CN113114232B - 一种压控振荡器频率校准电路的校准方法 - Google Patents

一种压控振荡器频率校准电路的校准方法 Download PDF

Info

Publication number
CN113114232B
CN113114232B CN202110284838.8A CN202110284838A CN113114232B CN 113114232 B CN113114232 B CN 113114232B CN 202110284838 A CN202110284838 A CN 202110284838A CN 113114232 B CN113114232 B CN 113114232B
Authority
CN
China
Prior art keywords
frequency
controlled oscillator
voltage
calibration
frequency band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110284838.8A
Other languages
English (en)
Other versions
CN113114232A (zh
Inventor
谢翔宇
侯照临
张文锋
金广华
陈昌锐
刘武广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110284838.8A priority Critical patent/CN113114232B/zh
Publication of CN113114232A publication Critical patent/CN113114232A/zh
Application granted granted Critical
Publication of CN113114232B publication Critical patent/CN113114232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及一种压控振荡器频率校准电路和校准方法，压控振荡器频率校准电路包括控制单元、多段式压控振荡器、环路滤波器以及鉴相器；其校准方法为：步骤S1：将多段式压控振荡器不同频段中未校准的最高频率和最低频率写入控制单元；步骤S2：对该频段的最高频率进行校准，并记录在控制单元中；步骤S3：在对该频段的最高频率进行校准后，对该频段的最低频率进行校准，并记录在控制单元中；步骤S4：直至完成多段式压控振荡器所有频段的最高频率和最低频率校准，校准结束。本发明能够保证不同批次间多段式压控振荡器、全温(高温、低温、常温)状态下同批次多段式压控振荡器频率分段均能完全覆盖宽带频率范围。

Description

一种压控振荡器频率校准电路的校准方法
技术领域
本发明涉及射频微波技术领域，更具体地讲，涉及一种压控振荡器频率校准电路的校准方法。
背景技术
锁相环广泛应用于射频微波电路与***。图1是典型单环锁相环原理框图。
锁相环电路是一个闭环***，该***最关键的三个器件是：鉴相器、环路滤波器、压控振荡器。压控振荡器是该电路的重要组成部分，通过输入端的调谐电压来控制输出合适的频率，压控振荡器通过分路器(功分器、耦合器等)将信号分成两路，其中一路直接对外输出，另外一路反馈回鉴相器，反馈信号与参考信号同时进入鉴相器进行鉴相，鉴相器产生的输出信号通过环路滤波器产生调谐电压，继而控制压控振荡器输出频率，直到这个反馈过程达到稳定状态，锁相环电路对外输出稳定的信号。
压控振荡器的频率范围决定了锁相环输出信号的带宽，宽带锁相环需要选择频段较宽的压控振荡器，传统的宽带压控振荡器的典型型号有：HMC6380、HMC733等，其典型特征是：最大调谐电压比较高，推频系数比较高。较高的调谐电压需要外部供电电路提供电压较高的直流电压，对供电电路的要求提高；较高的推频系数对锁相环电路鉴相器的配置及环路滤波器的设置有较高的要求。以HMC6380为例，输出频率8GHz-16GHz，最大调谐电压为23V，推频系数为：190MHz/V。近年来，出现并发展了一类频率多段式压控振荡器，典型型号有SIV100SP4、SIV019SP4等，频率多段式压控振荡器的典型特征是：将宽带压控振荡器的频率通过逻辑控制，分成若干段窄带压控振荡器，各段窄带压控振荡器拼接且完全覆盖宽带频率范围，实现对外输出宽带压控振荡器信号。频率多段式压控振荡器与传统宽带压控振荡器相比，具有更低的相位噪声。频率多段式压控振荡器的最大特点是将频率分成若干段，因此选择合适的频段组合完全覆盖所有频段是电路设计的关键点。以SIV019SP4为例，输出频率8-16GHz，最大调谐电压5V，推频系数20MHz/V，通过控制位S、S1、S2、S3控制频率分段：频段1(7.7GHz-8.5GHz)，频段2(8.0GHz-9.3GHz)，频段3(7.4GHz-9.7GHz)，频段4(8.9GHz-10.6GHz)，频段5(9.4GHz-11.0GHz)，频段6(9.8GHz-12.1GHz)，频段7(10.4GHz-12.7GHz)，频段8(11.6GHz-14.7GHz)，频段9(13.2GHz-16.3GHz)。可以选择频段1，频段2，频段4，频段6，频段8，频段9可以完全覆盖8-16GHz宽带频率范围。
多段式压控振荡器有它的优势，但是存在一个无法避免的缺点，由于材料、工艺等的限制，不同批次的产品的频段划分情况会有差异，因此会存在以下情况：A批次选择的频段组合可以完全覆盖A批次，但无法完全覆盖B批次的产品。同一批次的产品，在高温、低温、常温下的频段划分情况也会有漂移。因此，针对频率多段式压控振荡器需要对锁相环应用中的频率的分段情况进行校准。
发明内容
本发明所要解决的技术问题是，提供一种压控振荡器频率校准电路和校准方法，保证不同批次间多段式压控振荡器、全温(高温、低温、常温)状态下同批次多段式压控振荡器频率分段均能完全覆盖宽带频率范围。
本发明解决技术问题所采用的解决方案是：
一种压控振荡器频率校准电路，包括控制单元、多段式压控振荡器、环路滤波器以及鉴相器；
其中，控制单元分别与多段式压控振荡器、鉴相器连接；
所述环路滤波器位于多段式压控振荡器与鉴相器之间，且分别与多段式压控振荡器与鉴相器连接；
所述多段式压控振荡器还与鉴相器连接。
在一些可能的实施方式中，所述控制单元包括控制器与控制器连接的存储器。
在一些可能的实施方式中，所述环路滤波器为有源环路滤波器或无源环路滤波器。
另一方面，一种压控振荡器频率校准电路的校准方法，
步骤S1：将多段式压控振荡器不同频段中未校准的最高频率和最低频率写入控制单元；
步骤S2：对该频段的最高频率进行校准，并记录在控制单元中；
步骤S3：在对该频段的最高频率进行校准后，对该频段的最低频率进行校准，并记录在控制单元中；
步骤S4：直至完成多段式压控振荡器所有频段的最高频率和最低频率校准，校准结束。
在一些可能的实施方式中，所述步骤S1具体包括以下步骤：
步骤S11：将多段式压控振荡器中不同频段的压控振荡器选段控制码、各频段最低频率Fmin_n和最高频率Fmax_n写入控制单元的存储器中；
步骤S12：设定频段变量n，n为自然数，初始值n＝0；
步骤S13：对频段变量n计数加1，并且赋值到n，覆盖上一个n值，即n＝n+1；
步骤S14：控制器向多段式压控振荡器发送指令，控制多段式压控振荡器在频段n工作。
在一些可能的实施方式中，所述步骤S2具体包括以下步骤：
步骤S21：设置变量k，k为整数，初始值k＝0；
步骤S22：对频段变量k计数加1，并且赋值到k，覆盖上一个k值，即k＝k+1；
步骤S23：控制器向鉴相器发送指令，计算鉴相器输出频率；
步骤S24：鉴相器向控制单元上报锁相环是否锁定的状态；
步骤S25：控制器判断锁相环是否锁定；
若未锁定，返回步骤S21，直至锁定；
若锁定，将已锁定的频率值记录在存储器中，该频率值为校准后的频段n的最高频率Fmax_n。
在一些可能的实施方式中，所述步骤S23中，计算鉴相器输出频率的计算方法具体是指：
Fmax_nk＝fmax_n+(fmax_n-fmin_n)×a×k；
其中，Fmax_nk为校准过程的中间频率值；
fmax_n为某频段未校准的最高频率；
fmin_n为某频段未校准的最低频率；
k校准次数，属于校准过程的中间变量；
a为比例因子，a∈[0，1]。
在一些可能的实施方式中，所述步骤S3，具体包括以下步骤：
步骤S31：设置变量m，m为整数，初始值m＝0；
步骤S32：对频段变量m计数加1，并且赋值到m，覆盖上一个m值，即m＝m+1；
步骤S33：控制器向鉴相器发送指令，计算鉴相器输出频率；
步骤S34：鉴相器向控制单元上报锁相环是否锁定的状态；
步骤S35：控制器判断锁相环是否锁定；
若未锁定，返回步骤S31，直至锁定；
若锁定，将已锁定的频率值记录在存储器中，该频率值为校准后的频段n的最低频率Fmin_n。
在一些可能的实施方式中，所述步骤S33中，计算鉴相器输出频率的计算方法为：
Fmin_nm＝fmin_n+(fmax_n-fmin_n)×b×m；
其中，Fmin_nm为校准过程的中间频率值；
fmax_n为某频段未校准的最高频率；
fmin_n为某频段未校准的最低频率；
m为校准次数，属于校准过程的中间变量；
b为比例因子，b∈[0，1]。
在一些可能的实施方式中，所述步骤S4具体是指：
控制器判断多段式压控振荡器所有频段是否全部校准完成；
若未完成，返回步骤S1，并执行步骤S1-步骤S4；
如果已全部校准完成，校准过程结束。
与现有技术相比，本发明的有益效果：
本发明能够保证不同批次间多段式压制振荡器在全温(高温、低温、常温)状态下同批次多段式VCO频率分段均能完全覆盖宽带频率范围；有效的解决了A批次选择的频段组合可以完全覆盖A批次，但无法完全覆盖B批次的产品
附图说明
图1为本发明中校准电路的连接关系示意图；
图2为本发明中控制单元的电路接口示意图；
图3为本发明中鉴相器的电路接口示意图；
图4为本发明中多段式压控振荡器的电路接口示意图；
图5为本发明中环路滤波器采用的一种无源环路滤波器的电路图；
图6为本发明中校准方法的工作流程图；
图7为本发明中控制单元、鉴相器、多段式压控振荡器、环路滤波器的连接关系示意图；
其中：1、电阻器一；2、电阻器二；3、；电容器一；4、电阻器三；5、电容器二；6、电容器三；7、电容器四。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。
在本发明的描述中，需要理解的是，指示方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的附图中，需要理解的是，不具有相互替代性的不同技术特征显示在同一附图，仅是为了便于简化附图说明及减少附图数量，而不是指示或暗示参照所述附图进行描述的实施例包含所述附图中的所有技术特征，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。本申请所提及的″第一″、″第二″以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，″一个″或者″一″等类似词语也不表示数量限制，而是表示存在至少一个。在本申请实施中，“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。在本申请实施例的描述中，除非另有说明，
“多个”的含义是指两个或两个以上。例如，多个定位柱是指两个或两个以上的定位柱。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下面对本发明中进行详细说明。
如图1-图5所示，
一种压控振荡器频率校准电路，包括控制单元、多段式压控振荡器、环路滤波器以及鉴相器；
其中，控制单元分别与多段式压控振荡器、鉴相器连接；
所述环路滤波器位于多段式压控振荡器与鉴相器之间，且分别与多段式压控振荡器与鉴相器连接；
所述多段式压控振荡器还与鉴相器连接。
在一些可能的实施方式中，所述控制单元包括控制器与控制器连接的存储器。
在一些可能的实施方式中，所述环路滤波器为有源环路滤波器或无源环路滤波器。
优选的，鉴相器选用HMC704；环路滤波器采用无源环路滤波器；多段式压控振荡器选用SIV019SP4，其为集成分频器功能的宽带压控振荡器，无间隙的覆盖8-16GHz频段的输出频率；控制单元的控制器和存储器采用功能独立的器件实现，控制器采用XC4VLX25，存储器采用XCF32PFS48C。
其中，鉴相器的管脚19作为参考信号的输入端口，管脚5、管脚6作为反馈信号的输入端口，单端信号可以选择管脚5作为反馈输入，管脚6匹配到地即可；管脚4具备将锁相环是否锁定的状态进行上报的功能；管脚1、管脚2、管脚24可接受外部控制信号发送的频率码信息来控制输出频率，控制协议采用SPI三线协议；管脚16为鉴相输出信号的输出端口，与无源环路滤波器连接，由环路滤波器输出端引出控制电压；
优选的，参考信号采用恒温晶振产生的100MHz信号；
如图5所示，无源环路滤波器包括依次串联的电阻器一1和电阻器二2、分别与电阻器一的输入端连接的电容器一3和电阻器三4、与电阻器一1的输出端和电阻器二2的输入端分别连接的电容器二5、与电阻器二2输出端连接的电容器三6、以及与电阻器三4的输出端连接的电容器四7；其中电容器一3、电容器二5、电容器三6、电容器四7的输出端均接地。
多段式压控振荡器的管脚4与无源滤波器的输出端连接，管脚15输出射频信号，管脚20可以输出/2、/4、/8、/16可编程分频信号，可以将RF/N输出的信号作为反馈信号，反馈回鉴相器，实现图分路器的功能，简化电路设计。
多段式压控振荡器的管脚5、管脚6、管脚7、管脚8连接至控制单元的XC4VLX25，控制多段式压控振荡器选段。
反馈信号从多段式压控振荡器的分频输出端口管脚20连接至鉴相器的管脚5，输出信号从多段式压控振荡器的输出端口管脚15对外输出。
鉴相器的管脚1、管脚2、管脚24、管脚4连接到控制单元；其中管脚1、管脚2、管脚24作为控制频率码的输入端口，管脚4作为鉴相器向控制单元上报控制信号(上报LD状态的)输出端口。
在本发明中，控制单元具有如下特征：
1、具有可根据一定控制协议内容发送控制信号的控制器件；该控制器具有可接受外部电路输入的状态信息并进行处理的功能。
2、具有存储功能的存储器件，该存储器具有***掉电后存储信息不清除的功能。
3、控制器和存储器可以是集成在一起实现控制单元功能，也可以是相互独立的器件通过一定方式连接在一起实现控制单元功能。
鉴相器具有如下特征：
1、具有作为鉴相器的不可删减的基本功能。
2、具有参考信号输入端口和射频反馈信号输入端口。
3、具有将锁相环是否锁定的状态进行上报的功能，一种比较典型的锁定状态上报方法(但不仅限于该方法)是通过锁定指示(LD)进行上报，通常情况下，锁定指示(LD)为高，锁定，锁定指示(LD)为低，未锁定，但不排除其他锁定指示状态的情况。
4、具有可接受外部控制信号发送的频率码信息来控制输出频率的功能，对于控制协议形式本发明不作限定。
环路滤波器具有如下特征：可以是有源或无源环路滤波器，优选无源环路滤波器。
多段式压控振荡器具有如下特征：
1、具有作为压控振荡器的不可删减的基本功能。
2、具有可接受外部控制信号，将宽带频率范围段划分成若干段窄带压控振荡器，通过控制信号选择不同频段。
3、各段窄带压控振荡器拼接必须完全覆盖宽带频率范围。
4、4、由于材料、工艺等的限制，不同批次的产品的频段划分情况会有差异，或者同一批次的产品，在高温、低温、常温下的频段划分情况会有差异。
本发明中的校准电路的***配置电路可以依据器件手册及厂商提供的参考电路进行搭建，不再详述。
另一方面，如图6所示，基于上述校准电路的校准方法，具体包括以下步骤：
步骤S1：将多段式压控振荡器不同频段中未校准的最高频率和最低频率写入控制单元；
具体包括以下步骤：
步骤S11：将多段式压控振荡器中不同频段的压控振荡器选段控制码、各频段最低频率Fmin_n和最高频率Fmax_n写入控制单元的存储器中；
步骤S12：设定频段变量n，n为自然数，初始值n＝0；
步骤S13：对频段变量n计数加1，并且赋值到n，覆盖上一个n值，即n＝n+1；
步骤S14：控制器向多段式压控振荡器发送指令，控制多段式压控振荡器在频段n工作。
步骤S2：对该频段的最高频率进行校准，并记录在控制单元中；具体包括以下步骤：
步骤S21：设置变量k，k为整数，初始值k＝0；
步骤S22：对频段变量k计数加1，并且赋值到k，覆盖上一个k值，即k＝k+1；
步骤S23：制器向鉴相器发送指令，计算鉴相器输出频率；计算鉴相器输出频率的计算方法具体是指：
Fmax_nk＝fmax_n+(fmax_n-fmin_n)×a×k；其中a取值5％；
其中，Fmax_nk为校准过程的中间频率值；
fmax_n为某频段未校准的最高频率；
fmin_n为某频段未校准的最低频率；
k校准次数，属于校准过程的中间变量；
a为比例因子，a∈[0，1]；
a越小，校准后的频率值越接近实际值，但此时校准次数k会增加，校准时间变长；例如对某款多段式压控振荡器，选择a为5％-10％(不限于该值)，兼顾校准的准确度与校准时间。
步骤S24：鉴相器向控制单元上报锁相环是否锁定的状态；
步骤S25：控制器判断锁相环是否锁定；
若未锁定，返回步骤S21，直至锁定；
若锁定，将已锁定的频率值记录在存储器中，该频率值为校准后的频段n的最高频率fmax_n。
步骤S3：在对该频段的最高频率进行校准后，对该频段的最低频率进行校准，并记录在控制单元中；具体包括以下步骤：
步骤S31：设置变量m，m为整数，初始值m＝0；
步骤S32：对频段变量m计数加1，并且赋值到m，覆盖上一个m值，即m＝m+1；
步骤S33：控制器向鉴相器发送指令，计算鉴相器输出频率；计算鉴相器输出频率的计算方法为：
Fmin_nm＝fmin_n+(fmax_n-fmin_n)×b×m；其中b取值5％
其中，Fmin_nm为校准过程的中间频率值；
fmax_n为某频段未校准的最高频率；
fmin_n为某频段未校准的最低频率；
m为校准次数，属于校准过程的中间变量；
b为比例因子，b∈[0，1]；
b越小，校准后的频率值越接近实际值，但此时校准次数k会增加，校准时间变长；例如对某款多段式压控振荡器，选择b为5％-10％(不限于该值)，兼顾校准的准确度与校准时间；a和b的取值可以相同，也可以不同。
步骤S34：鉴相器向控制单元上报锁相环是否锁定的状态；
步骤S35：控制器判断锁相环是否锁定；
若未锁定，返回步骤S31，直至锁定；
若锁定，将已锁定的频率值记录在存储器中，该频率值为校准后的频段n的最低频率Fmin_n。
步骤S4：直至完成多段式压控振荡器所有频段的最高频率和最低频率校准，校准结束；具体是指：
控制器判断多段式压控振荡器所有频段是否全部校准完成；
若未完成，返回步骤S1，并执行步骤S1-步骤S4；
如果已全部校准完成，校准过程结束。
需要说明的是，当n＝1时，本校准方法可以用于常规压控振荡器的频率校准。
本发明中，“n＝n+1，k＝k+1，m＝m+1”中的“＝”表示运算并且赋值，不代表该公式一定为等式。
针对多段式VCO由于材料、工艺等因素导致的分段频率偏移，本发明能够有效的解决解决“A批次选择的频段组合可以完全覆盖A批次，但无法完全覆盖B批次的产品。”的问题。
本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (5)

1.一种压控振荡器频率校准电路的校准方法，其特征在于，包括控制单元、多段式压控振荡器、环路滤波器以及鉴相器；
其中，控制单元分别与多段式压控振荡器、鉴相器连接；鉴相器通过输出端口向控制单元上报控制信号；
所述环路滤波器位于多段式压控振荡器与鉴相器之间，且分别与多段式压控振荡器与鉴相器连接；
所述多段式压控振荡器还与鉴相器连接；
具体包括以下步骤：
步骤S1：将多段式压控振荡器不同频段中未校准的最高频率和最低频率写入控制单元；
步骤S2：对该频段的最高频率进行校准，并记录在控制单元中；具体包括以下步骤：
步骤S21：设置变量k，k为整数，初始值k＝0；
步骤S22：对频段变量k计数加1，并且赋值到k，覆盖上一个k值，即k＝k+1；
步骤S23：控制器向鉴相器发送指令，计算鉴相器输出频率；
所述步骤S23中，计算鉴相器输出频率的计算方法具体是指：
Fmax_nk＝fmax_n+(fmax_n-fmin_n)×a×k；
其中，Fmax_nk为校准过程的中间频率值；
fmax_n为某频段未校准的最高频率；
fmin_n为某频段未校准的最低频率；
k校准次数，属于校准过程的中间变量；
a为比例因子，a∈[0，1]；
步骤S24：鉴相器向控制单元上报锁相环是否锁定的状态；
步骤S25：控制器判断锁相环是否锁定；
若未锁定，返回步骤S21，直至锁定；
若锁定，将已锁定的频率值记录在存储器中，该频率值为校准后的频段n的最高频率Fmax_n；
步骤S3：在对该频段的最高频率进行校准后，对该频段的最低频率进行校准，并记录在控制单元中；具体包括以下步骤：
步骤S31：设置变量m，m为整数，初始值m＝0；
步骤S32：对频段变量m计数加1，并且赋值到m，覆盖上一个m值，即m＝m+1；
步骤S33：控制器向鉴相器发送指令，计算鉴相器输出频率；所述步骤S33中，计算鉴相器输出频率的计算方法为：
Fmin_nm＝fmin_n+(fmax_n-fmin_n)×b×m；
其中，Fmin_nm为校准过程的中间频率值；
fmax_n为某频段未校准的最高频率；
fmin_n为某频段未校准的最低频率；
m为校准次数，属于校准过程的中间变量；
b为比例因子，b∈[0，1]；
步骤S34：鉴相器向控制单元上报锁相环是否锁定的状态；
步骤S35：控制器判断锁相环是否锁定；
若未锁定，返回步骤S31，直至锁定；
若锁定，将已锁定的频率值记录在存储器中，该频率值为校准后的频段n的最低频率Fmin_n；
步骤S4：直至完成多段式压控振荡器所有频段的最高频率和最低频率校准，校准结束。
2.根据权利要求1所述的一种压控振荡器频率校准电路的校准方法，其特征在于，所述控制单元包括控制器与控制器连接的存储器。
3.根据权利要求2所述的一种压控振荡器频率校准电路的校准方法，其特征在于，所述环路滤波器为有源环路滤波器或无源环路滤波器。
4.根据权利要求1所述的一种压控振荡器频率校准电路的校准方法，其特征在于，所述步骤S1具体包括以下步骤：
步骤S11：将多段式压控振荡器中不同频段的压控振荡器选段控制码、各频段最低频率Fmin_n和最高频率Fmax_n写入控制单元的存储器中；
步骤S12：设定频段变量n，n为自然数，初始值n＝0；
步骤S13：对频段变量n计数加1，并且赋值到n，覆盖上一个n值，即n＝n+1；
步骤S14：控制器向多段式压控振荡器发送指令，控制多段式压控振荡器在频段n工作。
5.根据权利要求1所述的一种压控振荡器频率校准电路的校准方法，其特征在于，所述步骤S4具体是指：
控制器判断多段式压控振荡器所有频段是否全部校准完成；
若未完成，返回步骤S1，并执行步骤S1-步骤S4；
如果已全部校准完成，校准过程结束。
CN202110284838.8A 2021-03-17 2021-03-17 一种压控振荡器频率校准电路的校准方法 Active CN113114232B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110284838.8A CN113114232B (zh) 2021-03-17 2021-03-17 一种压控振荡器频率校准电路的校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110284838.8A CN113114232B (zh) 2021-03-17 2021-03-17 一种压控振荡器频率校准电路的校准方法

Publications (2)

Publication Number Publication Date
CN113114232A CN113114232A (zh) 2021-07-13
CN113114232B true CN113114232B (zh) 2023-08-29

Family

ID=76711650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110284838.8A Active CN113114232B (zh) 2021-03-17 2021-03-17 一种压控振荡器频率校准电路的校准方法

Country Status (1)

Country Link
CN (1) CN113114232B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114665870B (zh) * 2022-02-24 2024-01-26 中国电子科技集团公司第二十九研究所 一种多段式vco频率校准电路及校准方法
CN116743158B (zh) * 2023-08-15 2023-11-07 慷智集成电路(上海)有限公司 提取输入信号频率相位的方法及数字信号传输***

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036560A (zh) * 2012-12-13 2013-04-10 广州润芯信息技术有限公司 锁相环、其闭环频率自动校准电路及方法
CN103095295A (zh) * 2012-12-28 2013-05-08 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN106788404A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种锁相环路频率合成器自动校准电路及方法
CN109714049A (zh) * 2019-02-27 2019-05-03 上海创远仪器技术股份有限公司 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法
CN110417406A (zh) * 2019-06-25 2019-11-05 成都九洲迪飞科技有限责任公司 采用集成多段式宽带vco实现宽带频率源的数字锁相环
CN110719099A (zh) * 2019-11-19 2020-01-21 中国电子科技集团公司第二十九研究所 基于合成器的环内混频式锁相环

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7486147B2 (en) * 2006-12-06 2009-02-03 Broadcom Corporation Low phase noise phase locked loops with minimum lock time
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及***

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103036560A (zh) * 2012-12-13 2013-04-10 广州润芯信息技术有限公司 锁相环、其闭环频率自动校准电路及方法
CN103095295A (zh) * 2012-12-28 2013-05-08 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
CN106788404A (zh) * 2016-11-15 2017-05-31 中国电子科技集团公司第四十研究所 一种锁相环路频率合成器自动校准电路及方法
CN109714049A (zh) * 2019-02-27 2019-05-03 上海创远仪器技术股份有限公司 针对集成频率合成器实现频率快速校准和扫描的电路结构及方法
CN110417406A (zh) * 2019-06-25 2019-11-05 成都九洲迪飞科技有限责任公司 采用集成多段式宽带vco实现宽带频率源的数字锁相环
CN110719099A (zh) * 2019-11-19 2020-01-21 中国电子科技集团公司第二十九研究所 基于合成器的环内混频式锁相环

Also Published As

Publication number Publication date
CN113114232A (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
EP2033318B1 (en) Continuous gain compensation and fast band selection in a multi-standard, multi-frequencey synthesizer
CN113114232B (zh) 一种压控振荡器频率校准电路的校准方法
US7042253B2 (en) Self-calibrating, fast-locking frequency synthesizer
KR100532476B1 (ko) 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
US6670861B1 (en) Method of modulation gain calibration and system thereof
US6844763B1 (en) Wideband modulation summing network and method thereof
US7129793B2 (en) Device for calibrating the frequency of an oscillator, phase looked loop circuit comprising said calibration device and related frequency calibration method
US7154342B2 (en) Phase locked loop circuit with a tunable oscillator and an independent frequency converter and frequency counter
US8010072B1 (en) Charge pump current compensation for phase-locked loop frequency synthesizer systems
CN103346790B (zh) 一种快速锁定的频率综合器
EP2267900A1 (en) High resolution auto-tuning for a voltage controlled oscillator
CN110719099B (zh) 基于合成器的环内混频式锁相环
US6972633B2 (en) Calibrating a loop-filter of a phase locked loop
CN102195645A (zh) 一种适用于软件无线电***的频率综合器
CN113489487B (zh) 一种集成vco式鉴相器及环内混频式锁相环电路
CN114665870B (zh) 一种多段式vco频率校准电路及校准方法
CN117254805B (zh) 一种sub-1g全频覆盖频率综合电路
CN109889193A (zh) 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路
KR102321030B1 (ko) Pll의 2점 변조 방식에 따른 주파수 변위 차이를 자동 보상하는 신호 합성기, 신호 합성 방법 및 통신 장치
Curtin Design a direct 6-GHz local oscillator with a wideband integer-N PLL synthesizer
US6597246B2 (en) Methods and apparatus for alteration of terminal counts of phase-locked loops
EP1638207B1 (en) Method of calibrating the frequency of an oscillator in a phase locked loop circuit
CN117220700A (zh) 一种宽带接收机本振杂散规避电路及方法
CN116414181A (zh) 宽频带捷变源及信号模拟器
JP2003318730A (ja) Ｐｌｌシンセサイザ発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant