CN113097310A - 一种具有电子积累效应的鳍式EAFin-LDMOS器件 - Google Patents
一种具有电子积累效应的鳍式EAFin-LDMOS器件 Download PDFInfo
- Publication number
- CN113097310A CN113097310A CN202110362550.8A CN202110362550A CN113097310A CN 113097310 A CN113097310 A CN 113097310A CN 202110362550 A CN202110362550 A CN 202110362550A CN 113097310 A CN113097310 A CN 113097310A
- Authority
- CN
- China
- Prior art keywords
- region
- drain
- ldmos
- control structure
- eafin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000694 effects Effects 0.000 title claims abstract description 19
- 238000009825 accumulation Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 241001354791 Baliga Species 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000004088 simulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种具有电子积累效应的鳍式EAFin‑LDMOS器件，属于半导体技术领域。该器件分为：衬底、埋氧层和器件上面部分；其中器件上面部分包括：栅氧化层；栅氧化层外侧部分：从左至右依次是源极P+区、源极N+区、P‑body、漂移区和漏极N+区；栅氧化层内侧部分：从左至右依次是栅极P+区、栅极P‑body、控制结构的漂移区、控制结构的漏极N+区和控制结构的漏极P+区。本发明在器件中使用了电子积累效应，并采用了鳍式结构，在保持较高的击穿电压下大幅度降低Ron,sp，最终提高了Baliga优值FOM。
Description
技术领域
本发明属于半导体技术领域，涉及一种具有电子积累效应的鳍式EAFin-LDMOS器件。
背景技术
随着对功率半导体器件需求的持续增大，促进了功率半导体器件的发展。其中用于处理中低功率的横向双扩散场效应晶体管(LDMOS)在这个过程中扮演着非常重要的角色，并且LDMOS的制作工艺可以与传统的CMOS工艺相兼容，制造工艺简单而且稳定性好。由于LDMOS是一种电压控制的器件，与通过电流控制的器件(比如：功率双极型晶体管，传统的晶闸管)相比，它的输入阻抗很高，驱动电路更加的容易。而且它只有多数载流子导电，没有少数载流子存贮效应，可以获得更高的开关速度，所以其工作频率会比其它多种载流子导电的器件具有更高的工作频率。LDMOS的这些优势也使得它在功率半导体行业中具有极大的竞争力，同时推动功率半导体器件的良性发展。使用LDMOS进行中低功率处理，能够对电能的利用更加的高效，节约能源，提升效果。
另外由于SOI(Silicon-On-Insulator)基衬底独特的结构特点克服了诸多体硅材料的不足，将其使用在集成电路中能够充分发挥硅集成电路技术的潜力。基于SOI衬底的高压集成电路(High Voltage Integrated Circuit，HVIC)集SOI技术、微电子技术和功率电子技术于一体，从而得到了迅速发展，在武器装备、航空航天、工业自动化、电力电子和其它高新技术产业有着极为广泛的应用前景。SOI HVIC的基石和核心部分之一为SOI-LDMOS(Lateral Double-diffused Metal-Oxide-Semiconductor)器件，该器件目前的主要问题在于，比导通电阻Ron,sp∝BV2.5。即为获得高的击穿电压(BV)必然要求长且浓度较低的横向漂移区，因而器件比导通电阻(Ron,sp)较高，BV与Ron,sp之间矛盾较为突出。为了更好衡量器件的综合性能，使用Baliga优值成为评价器件的重要指标FOM(figure of merit)，其中FOM＝BV2/Ron,sp。
为了解决这一矛盾关系，打破这种硅器件电学性能极限，亟需一种新的LDMOS器件，能够减小器件比导通电阻，并保持较高BV来获得更大的FOM。
发明内容
有鉴于此，本发明的目的在于提供一种具有电子积累效应的鳍式EAFin-LDMOS器件，在器件中使用电子积累效应，并采用鳍式结构，在保持较高的击穿电压下大幅度降低Ron,sp，最终提高了Baliga优值FOM。
为达到上述目的，本发明提供如下技术方案：
一种具有电子积累效应的鳍式EAFin-LDMOS器件，该器件分为：
1)器件上面部分，包括：栅氧化层6、栅氧化层6外侧部分和栅氧化层6内侧部分；
栅氧化层6外侧部分(是一个传统的LDMOS结构)：从左至右依次是源极P+区1、源极N+区2、P-body 3、漂移区4和漏极N+区5；所述源极P+区1和源极N+区2位于整个器件的左上区域，被P-body 3包围；P-body 3的右侧与漂移区4的左侧接触；漏极N+区5位于整个器件的右上区域，左边和下边被漂移区4所包围；
栅氧化层6内侧部分(是一个栅极控制结构)：从左至右依次是栅极P+区12、栅极P-body 13、控制结构的漂移区9、控制结构的漏极N+区8和控制结构的漏极P+区7；所述栅极P+区12的右侧和栅极P-body 13的左侧相接触；栅极P-body 13的右侧和控制结构的漂移区9的左侧相接触；控制结构的漏极N+区8位于器件的右上区域，被控制结构的漂移区9所包围，同时控制结构的漏极N+区8的右上角也包围着控制结构的漏极P+区7；
2)器件中间部分：由埋氧层10组成，位于器件上面部分之下，位于器件底部部分之上；
3)器件底部部分：由衬底11组成，位于器件中间部分下。
优选的，漂移区4和控制结构的漂移区9都可以增加P型区，使用RESURF技术提高器件性能。
优选的，漂移区4和控制结构的漂移区9都可以增加超结P型区，使用超结技术提高器件性能。
优选的，所述栅氧化层6外侧部分还包括：表面栅氧化层16，位于源极N+区2和漂移区4之间的P-body 3的上表面，并连接栅极P+区12。
优选的，将控制结构的漏极P+区7延伸到栅氧化层6的外侧部分，形成漏极P+区17，使得漏极N+区5与漏极P+区17直接接触。
优选的，所述栅氧化层6内侧部分的Z方向宽度和厚度可以根据需要改变。
优选的，该器件是N型LDMOS器件，能对应切换成P型LDMOS器件。
优选的，在栅氧化层6外侧的源端的源极P+区1和源极N+区2可以由器件表面设计为器件左侧的内部。
优选的，该器件结构同样适用于VDMOS器件和IGBT器件。
优选的，该器件结构能将栅氧化层6的内侧部分与外侧部分结构调换，使得LDMOS器件结构位于栅氧化层6内侧，栅极控制结构位于栅氧化层6外侧。
优选的，该器件可以不使用埋氧层10，衬底11与埋氧层10上方直接接触。
优选的，该器件可以使用栅氧化层6的LDMOS结构将栅极控制结构完全包裹在其中。
优选的，漂移区4和控制结构的漂移区9可以使用变浓度掺杂。
优选的，漏极N+区5、控制结构的漏极N+区8和控制结构的漏极P+区7可以根据需要改变它们的掺杂浓度和结构大小。
优选的，栅极P+区12可以根据需要改变为其它导电材料，包括但不限于铝和多晶硅。
优选的，栅极P+区12的掺杂浓度可以根据需要改变。
本发明的有益效果在于：
本发明器件在传统的LDMOS器件的内部增加一个控制结构，并使用栅氧化层隔离开来，使得LDMOS器件埋氧层上方可以分为三个部分，分别是栅氧化层、栅氧化层内侧的控制结构和栅氧化层外侧的LDMOS结构。在正向导通时，栅极P+区加栅电压，此时栅极P-body和控制结构的漂移区的PN结正偏，控制结构的漏极N+区和控制结构的漏极P+区的PN结反偏。
这样栅电压从栅极P+区，经过栅极P-body和控制结构的漂移区，最后到控制结构的漏极N+区的电压下降不大，使得正向导通时在靠近栅氧化层的P-body和漂移区形成电子积累层，极大降低器件比导通的电阻。同时由于控制结构的漏极N+区和控制结构的漏极P+区的PN反偏结的存在，使得栅极与漏极也不导通的。在器件关断时，控制结构的漏极N+区和控制结构的漏极P+区的PN结正偏，整个器件是P-body和漂移区的反偏PN结，以及栅极P-body和控制结构的漂移区的反偏PN结耐压。同时由于P-body和栅极P-body，漂移区和控制结构的漂移区，以及漏极N+区和控制结构的漏极N+区参数一样，所以在栅氧化层内外的相同位置处电压变化不大，漂移区的栅氧化层附近的漂移区并不会被提前击穿，所以器件仍然能够获得较大的击穿电压。
本发明极大的降低了器件的比导通电阻，还能够使得器件拥有较大的击穿电压。解决了传统MOSFET的比导通电阻和击穿电压之间不可调和的矛盾关系，从而打破了硅极限。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
图1为本发明实施例1的EAFin-LDMOS器件的结构示意图；
图2为本发明实施例1的EAFin-LDMOS器件的Z方向中间的结构示意图，所切平面如图1中虚线所示；
图3为本发明实施例2的EAFin-LDMOS器件的结构示意图；
图4为本发明实施例3的EAFin-LDMOS器件的结构示意图；
图5为本发明实施例4的EAFin-LDMOS器件的结构示意图；
图6为本发明实施例5的EAFin-LDMOS器件的结构示意图；
图7为本发明实施例5的EAFin-LDMOS器件的Z方向中间的结构示意图，所切平面如图6中虚线所示；
图8为本发明实施例1的EAFin-LDMOS器件和传统SOI-LDMOS器件的漂移区掺杂浓度在2×1015cm-3到4.5×1015cm-3之间的击穿电压对比图；
图9为本发明实施例1的EAFin-LDMOS器件在漂移区掺杂浓度为2×1015cm-3和传统SOI-LDMOS器件漂移区掺杂浓度在2×1015cm-3、3×1015cm-3、3.5×1015cm-3和4.5×1015cm-3的漏极电压与漏极电流的关系图；
图10为本发明实施例1在VGS＝10V、VDS＝0V时，漂移区掺杂浓度为3.5×1015cm-3的CON-LDMOS的漂移区电子密度分布情况和漂移区掺杂浓度为4×1015cm-3的EAFin-LDMOS靠近栅氧化层外侧的漂移区的电子密度分布情况；
图11为本发明实施例1在VGS＝10V、VDS＝1V和Y＝5μm时，漂移区掺杂浓度为3.5×1015cm-3的CON-LDMOS(左)和漂移区掺杂浓度为4×1015cm-3的EAFin-LDMOS(右)的漂移区截面处电子电流密度分布情况；
图12为本发明实施例1在VGS＝10V、VDS＝1V时，漂移区掺杂浓度为3.5×1015cm-3的CON-LDMOS和漂移区掺杂浓度为4×1015cm-3的EAFin-LDMOS的漂移区沿着Y轴方向的电子电流密度分布情况；
图13为本发明实施例1的EAFin-LDMOS器件和传统SOI-LDMOS器件的漂移区掺杂浓度在2×1015cm-3到4.5×1015cm-3之间的比导通电阻对比图；
图14为本发明实施例1的EAFin-LDMOS器件和传统SOI-LDMOS器件的漂移区掺杂浓度在2×1015cm-3到4.5×1015cm-3之间的Baliga优值FOM对比图；
图15为本发明实施例1的EAFin-LDMOS器件控制结构的电压沿着Y轴的分布图；
图16为本发明实施例1的EAFin-LDMOS器件的等效电路图；
图17为本发明实施例1的EAFin-LDMOS器件的主要工艺流程示意图；
附图标记：1-源极P+区，2-源极N+区，3-P-body，4-漂移区，5-漏极N+区，6-栅氧化层，7-控制结构的漏极P+区，8-控制结构的漏极N+区，9-控制结构的漂移区，10-埋氧层，11-衬底，12-栅极P+区，13-栅极P-body，14-P型区，15-超结P型区，16-表面栅氧化层，17-漏极P+区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
实施例1：
如图1和图2所示，本实施例设计了一种具有电子积累效应的鳍式EAFin-LDMOS器件，包括：源极P+区1、源极N+区2、P-body 3、漂移区4、漏极N+区5、栅氧化层6、控制结构的漏极P+区7、控制结构的漏极N+区8、控制结构的漂移区9、埋氧层10、衬底11、栅极P+区12和栅极P-body13。
1)器件上面部分：器件上面部分又可分为三部分，分别是栅氧化层6部分、栅氧化层6外侧部分和栅氧化层6内侧部分。具体如下：
栅氧化层6部分：氧化隔离层主要是由栅氧化层6组成。
栅氧化层6外侧部分：这部分是一个传统的LDMOS结构，从左至右依次是源极P+区1、源极N+区2、P-body3、漂移区4和漏极N+区5。其中源极P+区1和源极N+区2位于整个器件的左上区域，被P-body 3包围；P-body 3的右侧与漂移区4的左侧接触；漏极N+区5位于整个器件的右上区域，左边和下边被漂移区4所包围。
栅氧化层6内侧部分：这一部分是一个PNP结构，从左至右依次是栅极P+区12、栅极P-body13、控制结构的漂移区9、控制结构的漏极N+区8和控制结构的漏极P+区7。其中栅极P+区12的右侧和栅极P-body13的左侧相接触；栅极P-body13的右侧和控制结构的漂移区9的左侧相接触；控制结构的漏极N+区8位于器件的右上区域，被控制结构的漂移区9所包围，同时其右上角也包围着控制结构的漏极P+区7。
2)器件中间部分：器件中间部分位于器件上面部分之下，位于器件底部部分之上，该层由埋氧层10组成。
3)器件底部部分：器件底部部分位于器件中间部分下面，该层由衬底11组成。
其中，衬底11为厚度为1.5μm的掺杂硅，宽度为10μm，掺杂选择浓度为8×1014cm-3的硼。埋氧层10是厚度为2μm的二氧化硅，宽度为10μm。
在器件的上面部分，源极P+区1在x方向的长度为1μm、y方向的长度为0.5μm和z方向的长度为1μm，掺杂浓度为1×1019cm-3；源极N+区2在x方向的长度为1μm、y方向的长度为0.5μm和z方向的长度为1μm，掺杂浓度为1×1019cm-3；P-body 3在x方向的长度为3μm、y方向的长度为1.5μm和z方向的长度为1μm，掺杂浓度为1×1017cm-3；漂移区4在x方向的长度为3μm、y方向的长度为7.5μm和z方向的长度为1μm，掺杂浓度为4×1015cm-3；漏极N+区5在x方向的长度为1.5μm、y方向的长度为1μm和z方向的长度为1μm，掺杂浓度为1×1019cm-3；栅氧化层6的厚度为0.1μm、y方向的长度为10μm和z方向的长度为0.6μm；控制结构的漏极P+区7在x方向的长度为0.6μm、y方向的长度为0.5μm和z方向的长度为0.4μm，掺杂浓度为1×1019cm-3；控制结构的漏极N+区8在x方向的长度为1.1μm、y方向的长度为1μm和z方向的长度为0.4μm，掺杂浓度为1×1019cm-3；控制结构的漂移区9在x方向的长度为2.6μm、y方向的长度为7.5μm和z方向的长度为0.4μm，掺杂浓度为4×1015cm-3；栅极P+区12在x方向的长度为3μm、y方向的长度为1μm和z方向的长度为0.4μm，掺杂浓度为1×1019cm-3；栅极P-body13在x方向的长度为3μm、y方向的长度为0.5μm和z方向的长度为0.4μm，掺杂浓度为1×1017cm-3。
实施例2：
如图3所示，本实施例设计了一种具有电子积累效应的鳍式EAFin-LDMOS器件，包括：源极P+区1、源极N+区2、P-body 3、漂移区4、漏极N+区5、栅氧化层6、控制结构的漏极P+区7、控制结构的漏极N+区8、控制结构的漂移区9、埋氧层10、衬底11、栅极P+区12、栅极P-body13、P型区14。
在实施例1的结构基础之上，在原有的栅氧化层6外侧的LDMOS结构的漂移区4中间增加P型区14，使用RESURF技术优化器件的比导通电阻和击穿电压。其中P型区14在漂移区中的位置，大小和掺杂浓度都可以根据实际情况进行改变。
实施例3：
如图4所示，本实施例设计了一种具有电子积累效应的鳍式EAFin-LDMOS器件，包括：源极P+区1、源极N+区2、P-body 3、漂移区4、漏极N+区5、栅氧化层6、控制结构的漏极P+区7、控制结构的漏极N+区8、控制结构的漂移区9、埋氧层10、衬底11、栅极P+区12、栅极P-body13、超结P型区15。
在器件漂移区中增加超结P型区15，使用超结技术使得器件的掺杂浓度可以进一步提高，优化器件的比导通电阻和击穿电压。其中超结P型区15在漂移区中的厚度、宽度和掺杂浓度都可以根据实际情况进行改变。
实施例4：
如图5所示，本实施例设计了一种具有电子积累效应的鳍式EAFin-LDMOS器件，包括源极P+区1、源极N+区2、P-body 3、漂移区4、漏极N+区5、栅氧化层6、控制结构的漏极P+区7、控制结构的漏极N+区8、控制结构的漂移区9、埋氧层10、衬底11、栅极P+区12、栅极P-body13、表面栅氧化层16。
在实施例1的结构基础之上，在源极N+区2和漂移区4之间的P-body 3的上表面再增加一层栅氧化层，并连接栅极，可以使得正向导通的时候增加电子通道，进一步降低比导通电阻。其中栅氧化层在x方向的厚度为0.1μm，在y方向的长度为1μm，在z方向的长度为1μm。
实施例5：
如图6和图7所示，本实施例设计了一种具有电子积累效应的鳍式EAFin-LDMOS器件，包括源极P+区1、源极N+区2、P-body 3、漂移区4、漏极N+区5、栅氧化层6、控制结构的漏极P+区7、控制结构的漏极N+区8、控制结构的漂移区9、埋氧层10、衬底11、栅极P+区12、栅极P-body13、漏极P+区17。
在实施例1的结构基础之上，将原本位于栅氧化层6内侧的控制结构的漏极P+区7延伸到栅氧化层6的外部，形成漏极P+区17，使得漏极N+区5与漏极P+区17直接接触。其中漏极P+区17的大小和掺杂浓度都可以根据实际情况进行改变。
仿真实验：
借助Sentaurus仿真软件可得，对传统SOI-LDMOS，以及本发明实例1的新型EAFin-LDMOS进行仿真比较，在仿真过程中两种结构的仿真参数一致，其中漂移区总厚度为3μm，漏极与P-body距离为7.5μm，环境温度为300K，漂移区掺杂浓度Nd，栅极P+区的掺杂浓度，氧化隔离层的厚度、LDMOS结构和控制结构在Z方向的厚度等均可调。
表1两种器件的基本结构参数
| 传统SOI-LDMOS | 新结构EAFin-LDMOS | |
| X方向的漂移区长度(μm) | 3 | 3 |
| Y方向的漂移区长度(μm) | 7.5 | 7.5 |
| Z方向的器件长度(μm) | 1 | 1 |
| 栅氧化层厚度(μm) | 0.1 | 0.1 |
| 控制结构厚度(μm) | - | 0.1 |
| X方向的控制结构的漏极P+区长度(μm) | - | 0.6 |
| Y方向的控制结构的漏极P+区长度(μm) | - | 0.5 |
| 漂移区掺杂浓度(cm<sup>-3</sup>) | 3.5×10<sup>15</sup> | 4.0×10<sup>15</sup> |
| 漏极P+区掺杂浓度(cm<sup>-3</sup>) | - | 1.0×10<sup>19</sup> |
图8是室温下T＝300K时，漂移区浓度从2×1015cm-3到4.5×1015cm-3时，传统LDMOS(CON-LDMOS)和新结构SOI-LDMOS器件(EAFin-LDMOS)在雪崩击穿状态下的耐压比较图。由Sentaurus仿真得到的数据结果再通过Origin工具绘制的对比图如图8所示，可以看出：在这个漂移区浓度区间内，随着漂移区浓度的增加CON-LDMOS的击穿电压呈现先升高在降低的趋势，EAFin-LDMOS的击穿电压呈现升高的趋势，其中CON-LDMOS在3.5×1015cm-3处达到最大值，EAFin-LDMOS在4×1015cm-3处达到最大值。
图9是CON-LDMOS器件和EAFin-LDMOS器件在不同漂移区掺杂浓度下，漏极电流随漏极电压的变化情况。从图9中可以看到在相同漏极电压下，EAFin-LDMOS器件的漏极电流要远大于CON-LDMOS器件的漏极电流，由此可以推断出EAFin-LDMOS器件的比导通电阻要低于CON-LDMOS器件的比导通电阻。
图10是当VGS＝10V、VDS＝0V时，漂移区掺杂浓度为3.5×1015cm-3的CON-LDMOS的漂移区电子密度分布情况和漂移区掺杂浓度为4×1015cm-3的EAFin-LDMOS靠近栅氧化层外侧的漂移区的电子密度分布情况。从图10中可以看出EAFin-LDMOS靠近栅氧化层外侧的漂移区电子密度为1.9×1017cm-3，CON-LDMOS的漂移区电子密度为3.5×1015cm-3，此时EAFin-LDMOS的电子电子密度远大于CON-LDMOS的漂移区电子密度。
图11为本发明实施例1在VGS＝10V、VDS＝1V和Y＝5μm时，漂移区掺杂浓度为3.5×1015cm-3的CON-LDMOS(左)和漂移区掺杂浓度为4×1015cm-3的EAFin-LDMOS(右)靠近栅氧化层外侧的漂移区截面处电子电流密度分布情况。图11中CON-LDMOS(左)的漂移区电子电流密度为4.5×102A/cm2，EAFin-LDMOS(右)靠近栅氧化层外侧的漂移区电子电流密度为8.2×103A/cm2。另外，EAFin-LDMOS靠近栅氧化层外侧的漂移区为图11中EAFin-LDMOS的箭头所指位置。
图12为本发明实施例1在VGS＝10V、VDS＝1V时，漂移区掺杂浓度为3.5×1015cm-3的CON-LDMOS和漂移区掺杂浓度为4×1015cm-3的EAFin-LDMOS靠近栅氧化层外侧的漂移区沿着Y轴方向的电子电流密度分布情况。从图12中可以看出，EAFin-LDMOS靠近栅氧化层外侧的漂移区的电子电流密度为8.2×103A/cm2要大于CON-LDMOS的电子电流密度4.5×102A/cm2。
图13为本发明实施例1的EAFin-LDMOS器件和传统SOI-LDMOS器件的漂移区掺杂浓度在2×1015cm-3到4.5×1015cm-3之间的比导通电阻对比图。图13显示了在室温下T＝300K时，漂移区浓度从2×1015cm-3到4.5×1015cm-3时，传统LDMOS(CON-LDMOS)和新结构SOI-LDMOS器件(EAFin-LDMOS)在正向导通状态下的比导通电阻比较图。从图13中可以看出随着漂移区浓度的升高CON-LDMOS的比导通电阻呈现快速得下降，最后数值接近6；另外随着漂移区浓度得升高，EAFin-LDMOS的比导通电阻总体上还是呈现下降的趋势，但是个范围的漂移区浓度对EAFin-LDMOS的比导通电阻影响不大，这是因为正向导通时控制结构中的漂移区对LDMOS结构中的漂移区有电子积累的作用，使得LDMOS结构中靠近氧化隔离层处的电子浓度很大，相当于进行了一个掺杂浓度很大的重掺杂，这极大的减小了器件的比导通电阻，也使得EAFin-LDMOS在这个浓度范围内比导通电阻随漂移区浓度的变化比较小。
表2不同漂移区掺杂浓度下，两种器件的FOM优值
图14为本发明实施例1的EAFin-LDMOS器件和传统SOI-LDMOS器件的漂移区掺杂浓度在2×1015cm-3到4.5×1015cm-3之间的Baliga优值FOM对比图。图14显示了在室温下T＝300K时，漂移区浓度从2×1015cm-3到4.5×1015cm-3时，传统LDMOS(CON-LDMOS)和新结构SOI-LDMOS器件(EAFin-LDMOS)的Baliga优值(FOM)比较图。从图14中可以看出CON-LDMOS器件的FOM先上升再下降，在3.5×1015cm-3处获得最大值3.4MW/cm2，而EAFin-LDMOS器件的FOM在4×1015cm-3处获得最大值23MW/cm2，比较两种结构可知EAFin-LDMOS的FOM远高于CON-LDMOS。
图15为本发明实施例1的EAFin-LDMOS器件控制结构的电压沿着Y轴的分布图。图15所示的是新结构EAFin-LDMOS器件的控制结构的电压沿着Y轴的分布图；从图中15中可以看到控制结构中的栅极和漂移区的电势基本相等，这使得器件开启时能够在栅氧化层外侧的P-body和漂移区积累大量电子，降低器件比导通电阻。
本发明实施例1的EAFin-LDMOS器件的等效电路如图16所示。
本发明实施例1设计的具有电子积累效应的鳍式EAFin-LDMOS器件的主要工艺流程如图17所示，其具体实现方法包括：在SOI硅片上先采用离子注入、扩散等工艺完成新型EAFin-LDMOS的P-body、漏极N+区和控制结构的漏极P+区；然后再使用氧化形成纵向栅氧化层，在掺杂形成栅极P+区；再氧化形成表面栅氧化层；然后再在器件表面淀积一层硅材料，再通过掺杂型层源极N+区、源极P+区和漏极N+区；最后，在刻蚀氧化隔离层的右上角打孔淀积漏极金属接触。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (9)
1.一种具有电子积累效应的鳍式EAFin-LDMOS器件，其特征在于，该器件分为：
1)器件上面部分，包括：栅氧化层(6)、栅氧化层(6)外侧部分和栅氧化层(6)内侧部分；
栅氧化层(6)外侧部分：从左至右依次是源极P+区(1)、源极N+区(2)、P-body(3)、漂移区(4)和漏极N+区(5)；所述源极P+区(1)和源极N+区(2)位于整个器件的左上区域，被P-body(3)包围；P-body(3)的右侧与漂移区(4)的左侧接触；漏极N+区(5)位于整个器件的右上区域，左边和下边被漂移区(4)所包围；
栅氧化层(6)内侧部分：从左至右依次是栅极P+区(12)、栅极P-body(13)、控制结构的漂移区(9)、控制结构的漏极N+区(8)和控制结构的漏极P+区(7)；所述栅极P+区(12)的右侧和栅极P-body(13)的左侧相接触；栅极P-body(13)的右侧和控制结构的漂移区(9)的左侧相接触；控制结构的漏极N+区(8)位于器件的右上区域，被控制结构的漂移区(9)所包围，同时控制结构的漏极N+区(8)的右上角也包围着控制结构的漏极P+区(7)；
2)器件底部部分：由衬底(11)组成，位于器件上面部分之下。
2.根据权利要求1所述的鳍式EAFin-LDMOS器件，其特征在于，该器件还包括在漂移区(4)或控制结构的漂移区(9)增加P型区或超结P型区。
3.根据权利要求1所述的鳍式EAFin-LDMOS器件，其特征在于，所述栅氧化层(6)外侧部分还包括：表面栅氧化层(16)，位于源极N+区(2)和漂移区(4)之间的P-body(3)的上表面，并连接栅极P+区(12)。
4.根据权利要求1所述的鳍式EAFin-LDMOS器件，其特征在于，将控制结构的漏极P+区(7)延伸到栅氧化层(6)的外侧部分，形成漏极P+区(17)，使得漏极N+区(5)与漏极P+区(17)直接接触。
5.根据权利要求1～4中任意一项所述的鳍式EAFin-LDMOS器件，其特征在于，所述栅氧化层(6)内侧部分的Z方向宽度和厚度根据需要改变。
6.根据权利要求1～4中任意一项所述的鳍式EAFin-LDMOS器件，其特征在于，该器件是N型LDMOS器件，能对应切换成P型LDMOS器件。
7.根据权利要求1～4中任意一项所述的鳍式EAFin-LDMOS器件，其特征在于，该器件结构适用于VDMOS器件和IGBT器件。
8.根据权利要求1～4中任意一项所述的鳍式EAFin-LDMOS器件，其特征在于，该器件结构能将栅氧化层(6)的内侧部分与外侧部分结构调换，使得LDMOS器件结构位于栅氧化层(6)内侧，栅极控制结构位于栅氧化层(6)外侧。
9.根据权利要求1～4中任意一项所述的鳍式EAFin-LDMOS器件，其特征在于，该器件还包括：器件中间部分，由埋氧层(10)组成，位于器件上面部分之下，位于器件底部部分之上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110362550.8A CN113097310B (zh) | 2021-04-02 | 2021-04-02 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110362550.8A CN113097310B (zh) | 2021-04-02 | 2021-04-02 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113097310A true CN113097310A (zh) | 2021-07-09 |
| CN113097310B CN113097310B (zh) | 2023-03-24 |
Family
ID=76673268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110362550.8A Active CN113097310B (zh) | 2021-04-02 | 2021-04-02 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113097310B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089960A1 (en) * | 2001-11-13 | 2003-05-15 | United Microelectronics Corp. | Asymmetric high-voltage metal-oxide-semiconductor device |
| US20050156234A1 (en) * | 2003-11-14 | 2005-07-21 | Gammel Peter L. | Control of hot carrier injection in a metal-oxide semiconductor device |
| US20060113625A1 (en) * | 2004-11-30 | 2006-06-01 | Bude Jeff D | Semiconductor device having improved power density |
| US20090278176A1 (en) * | 2008-05-12 | 2009-11-12 | Vishay-Siliconix | High current density power field effect transistor |
| US20110115018A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Mos power transistor |
| US20120211832A1 (en) * | 2011-02-18 | 2012-08-23 | Macronix International Co., Ltd. | Split-gte lateral diffused metal oxide semiconductor devise |
| JP2012175029A (ja) * | 2011-02-24 | 2012-09-10 | Sanken Electric Co Ltd | 半導体装置 |
| CN103560145A (zh) * | 2013-11-16 | 2014-02-05 | 重庆大学 | 一种具有界面栅的soi功率器件结构 |
| US20140091389A1 (en) * | 2012-09-28 | 2014-04-03 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device |
| CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN104733532A (zh) * | 2015-03-13 | 2015-06-24 | 西安电子科技大学 | 横向双扩散金属氧化物半导体场效应管 |
| US20150333178A1 (en) * | 2014-05-16 | 2015-11-19 | Nuvoton Technology Corporation | Semiconductor device and method of fabricating the same |
| CN111755523A (zh) * | 2020-07-09 | 2020-10-09 | 重庆邮电大学 | 一种具有低阻n型电子通道的超结soi-ldmos器件 |
| CN112466955A (zh) * | 2020-12-04 | 2021-03-09 | 重庆邮电大学 | 一种具有体内导电沟道的薄层soi-ldmos器件 |
-
2021
- 2021-04-02 CN CN202110362550.8A patent/CN113097310B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030089960A1 (en) * | 2001-11-13 | 2003-05-15 | United Microelectronics Corp. | Asymmetric high-voltage metal-oxide-semiconductor device |
| US20050156234A1 (en) * | 2003-11-14 | 2005-07-21 | Gammel Peter L. | Control of hot carrier injection in a metal-oxide semiconductor device |
| US20060113625A1 (en) * | 2004-11-30 | 2006-06-01 | Bude Jeff D | Semiconductor device having improved power density |
| US20090278176A1 (en) * | 2008-05-12 | 2009-11-12 | Vishay-Siliconix | High current density power field effect transistor |
| US20110115018A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Mos power transistor |
| US20120211832A1 (en) * | 2011-02-18 | 2012-08-23 | Macronix International Co., Ltd. | Split-gte lateral diffused metal oxide semiconductor devise |
| JP2012175029A (ja) * | 2011-02-24 | 2012-09-10 | Sanken Electric Co Ltd | 半導体装置 |
| US20140091389A1 (en) * | 2012-09-28 | 2014-04-03 | United Microelectronics Corp. | High voltage metal-oxide-semiconductor transistor device |
| CN103560145A (zh) * | 2013-11-16 | 2014-02-05 | 重庆大学 | 一种具有界面栅的soi功率器件结构 |
| US20150333178A1 (en) * | 2014-05-16 | 2015-11-19 | Nuvoton Technology Corporation | Semiconductor device and method of fabricating the same |
| CN104183646A (zh) * | 2014-08-29 | 2014-12-03 | 电子科技大学 | 一种具有延伸栅结构的soi ldmos器件 |
| CN104201206A (zh) * | 2014-08-29 | 2014-12-10 | 电子科技大学 | 一种横向soi功率ldmos器件 |
| CN104733532A (zh) * | 2015-03-13 | 2015-06-24 | 西安电子科技大学 | 横向双扩散金属氧化物半导体场效应管 |
| CN111755523A (zh) * | 2020-07-09 | 2020-10-09 | 重庆邮电大学 | 一种具有低阻n型电子通道的超结soi-ldmos器件 |
| CN112466955A (zh) * | 2020-12-04 | 2021-03-09 | 重庆邮电大学 | 一种具有体内导电沟道的薄层soi-ldmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113097310B (zh) | 2023-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN111755523A (zh) | 一种具有低阻n型电子通道的超结soi-ldmos器件 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN115376924A (zh) | 低体二极管正向导通压降的沟槽型碳化硅mosfet的制造方法 | |
| CN112820775A (zh) | 一种具有电子积累效应的soi-ldmos器件 | |
| CN104409487A (zh) | 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法 | |
| CN114512535A (zh) | 一种双通道SiC横向LDMOS功率器件的制造方法 | |
| US20150144990A1 (en) | Power semiconductor device and method of manufacturing the same | |
| CN116598361A (zh) | 一种具有超结***栅的ldmos器件 | |
| CN113097310B (zh) | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 | |
| CN112420846B (zh) | 一种具有表面和体内双沟道的横向超结薄层soi-ldmos器件 | |
| CN113921611A (zh) | 一种具有双侧面超结槽栅ldmos器件 | |
| CN104282754B (zh) | 高集成度l形栅控肖特基势垒隧穿晶体管 | |
| US11164964B2 (en) | Power semiconductor device and method of fabricating the same | |
| CN109888006B (zh) | 一种低功耗绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN109346515B (zh) | 一种碳化硅绝缘栅双极型晶体管 | |
| CN115117161A (zh) | 半导体装置 | |
| CN111129131B (zh) | 平面栅igbt器件 | |
| CN113488525B (zh) | 一种具有电荷积累效应的超结ea-sj-finfet器件 | |
| TWI641131B (zh) | 橫向雙擴散金屬氧化半導體元件 | |
| KR102636054B1 (ko) | 단일 mosfet 능동 인덕터 소자 | |
| CN108172610A (zh) | 一种具有内置镇流电阻的高压igbt器件 | |
| CN113921602B (zh) | 功率半导体装置 | |
| CN113571577B (zh) | 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 | |
| CN113921603B (zh) | 一种功率半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |