CN113096705A - 电阻式存储器件及其操作方法 - Google Patents

电阻式存储器件及其操作方法 Download PDF

Info

Publication number
CN113096705A
CN113096705A CN202010630541.8A CN202010630541A CN113096705A CN 113096705 A CN113096705 A CN 113096705A CN 202010630541 A CN202010630541 A CN 202010630541A CN 113096705 A CN113096705 A CN 113096705A
Authority
CN
China
Prior art keywords
memory cell
pulse
state
applying
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010630541.8A
Other languages
English (en)
Other versions
CN113096705B (zh
Inventor
严浩锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113096705A publication Critical patent/CN113096705A/zh
Application granted granted Critical
Publication of CN113096705B publication Critical patent/CN113096705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种电阻式存储器件及其操作方法。电阻式存储器件的操作方法包括：接收写入数据和地址；判断写入数据处于第一状态还是第二状态；当写入数据处于第一状态时，向多个存储单元之中的与所述地址相对应的目标存储单元施加第一脉冲；以及当写入数据处于第二状态时，根据写入数据与预读取数据的比较结果而选择性地向目标存储单元施加第二脉冲，所述预读取数据是从目标存储单元读取的预储存数据。

Description

电阻式存储器件及其操作方法
相关申请的交叉引用
本申请要求于2019年12月23日提交的申请号为No.10-2019-0173231的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的各种实施例涉及一种半导体设计技术，并且更具体地，涉及一种电阻式存储器件的写入操作。
背景技术
由于对具有高容量和低功耗的半导体存储器件的需求，已经对具有非易失性且不具有刷新性的下一代存储器件进行了研究。下一代存储器件包括使用相变材料的相变随机存取存储器(PRAM)，使用诸如过渡金属氧化物的可变电阻材料的电阻式随机存取存储器(RRAM)、以及使用铁磁材料的磁性随机存取存储器(MRAM)。构成下一代半导体存储元件的材料的电阻可以根据供应给存储器件的电压或电流而变化。即使电流或电压供应中断，不仅材料可以保持电阻，而且还可以确保高的操作速度。
特别地，在这样的电阻式存储器件之中，由于PRAM是非易失性的并且可以随机存取数据，因此其可应用于各种半导体***和半导体存储器件。
发明内容
本发明的各个实施例针对一种能够根据取决于写入数据的操作顺序来执行选择性写入操作的电阻式存储器件，以及该电阻式存储器件的操作方法。
根据本发明的实施例，一种电阻式存储器件的操作方法可以包括：接收写入数据和地址；判断所述写入数据处于第一状态还是第二状态；当所述写入数据处于第一状态时，向多个存储单元之中的与所述地址相对应的目标存储单元施加第一脉冲；以及当所述写入数据处于第二状态时，根据所述写入数据与预读取数据的比较结果而选择性地向所述目标存储单元施加第二脉冲，所述预读取数据是从所述目标存储单元读取的预储存数据。
根据本发明的实施例，一种电阻存储器件可以包括：存储单元阵列，其包括多个存储单元；和***电路，其适用于判断写入数据处于第一状态还是第二状态，当所述写入数据处于第一状态时，向所述存储单元之中的与地址相对应的目标存储单元施加第一脉冲，以及当所述写入数据处于第二状态时，根据所述写入数据与预读取数据的比较结果而选择性地向所述目标存储单元施加第二脉冲，所述预读取数据是从所述目标存储单元读取的预储存数据。
根据本发明的实施例，一种存储***可以包括：控制器，其适用于提供写入数据和地址；和电阻式存储器件，其包括多个存储单元，并且适用于判断所述写入数据是处于第一状态还是第二状态，当所述写入数据处于第一状态时，向与所述地址相对应的目标存储单元施加第一脉冲，以及当所述写入数据处于第二状态时，根据所述写入数据和预读取数据的比较结果而选择性地向所述目标存储单元施加第二脉冲，所述预读取数据是从所述目标存储单元读取的预储存数据。
根据本发明的实施例，一种电阻式存储器件的操作方法可以包括：当写入数据处于设置状态时，向目标存储单元施加设置脉冲；当写入数据处于复位状态时，将所述写入数据与所述目标存储单元的预读取数据进行比较；以及当比较的结果指示所述预读取数据处于设置状态时，向所述目标存储单元施加复位脉冲。
附图说明
图1是示出电阻式存储器件的存储单元的示意图。
图2是用于描述电阻式存储器件的存储单元的相变材料的特性的曲线图。
图3是用于描述电阻式存储器件的选择性写入操作的流程图。
图4是示出根据本发明的实施例的电阻式存储器件的框图。
图5是示出图4的写入控制电路的详细框图。
图6是用于描述根据本发明的实施例的电阻式存储器件的选择性写入操作的流程图。
图7是用于将常规的选择性写入操作与根据本发明实施例的选择性写入操作进行比较的比较表。
图8是示出根据本发明的实施例的包括电阻式存储器件的计算***的框图。
具体实施方式
下面将参考附图更详细地描述本发明的各种实施例。提供这些实施例使得本公开是彻底和完整的。本公开中提及的所有“实施例”是指本文公开的发明构思的实施例。所呈现的实施例仅是示例，并不旨在限制本发明的范围。
此外，应注意，本文所使用的术语仅用于描述实施例，而无意于限制本发明。如本文所使用的，单数形式也意图包括复数形式，除非上下文另外明确指出。还将理解的是，当在本说明书中使用时，术语“包括”、“包含”、“包括有”和/或“包含有”表示存在所述特征，但不排除存在或增加一个或更多个其他未说明的特征。如本文中所使用的，术语“和/或”表示一个或更多个相关列出项的任意和所有组合。还应注意，在本说明书中，“连接/耦接”不仅是指一个组件直接耦接另一组件，而且还指通过中间组件间接耦接另一组件。
将理解，尽管术语“第一”、“第二”、“第三”等在本文中可用于描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二或第三元件。
在下面的描述中，阐述了许多具体细节以便提供对本发明的透彻理解。然而，应注意，可以在没有某些或全部这些具体细节的情况下来实践本发明。
在其他情况下，未详细描述众所周知的工艺结构和/或工艺，以免不必要地混淆本发明主旨。
还应注意，在某些情况下，如对相关领域的技术人员清楚的，结合一个实施例描述的特征或元件可以单独使用或与另一实施例的其他特征或元件组合使用，除非另有明确说明。附图不一定按比例绘制，并且在某些情况下，可能已经放大比例以清楚地示出实施例的特征。
图1是示出电阻式存储器件的存储单元10的示意图。
参考图1，电阻式存储器件的存储单元10可以包括可变电阻器C和存取晶体管M。
可变电阻器C可以耦接到位线BL。存取晶体管M可以耦接在可变电阻器C与地之间。存取晶体管M的栅极可以耦接到字线WL。当向字线WL施加电压时，存取晶体管M可以导通。当存取晶体管M导通时，可变电阻器C可以通过位线BL接收电流IC。
在一个实施例中，电阻式存储器件可以由相变存储器件组成。例如，可变电阻器C可以包括由于温度变化而在结晶态和非晶态之间变化的相变材料，如硫属化物合金。
使用激光束的方法和使用电流的方法是众所周知的用于加热相变材料的方法。就易于实施存储芯片而言，优选的是使用电流的方法。因此，相变存储器件可以利用相变材料的特性，即根据通过位线BL供应的电流IC而变为结晶态或非晶态，以便写入数据。
图2是用于描述电阻式存储器件的存储单元(例如，图1中的电阻式存储器件的存储单元10)的相变材料的特性的曲线图。
在图2中，附图标记“AS”表示用于使相变材料变成非晶态的条件(以下称为复位脉冲AS)，以及附图标记“CS”表示用于使相变材料变成结晶态的条件(以下称为设置脉冲CS)。
参考图2，当在第一时间T1期间相变材料由于通过位线供应的复位脉冲AS而被加热到高于熔化温度Tm的温度、然后快速冷激(quench)时，所述材料变为非晶态。非晶态被称为复位状态，并且逻辑低电平(“0”)的数据可以被储存在处于非晶态(即复位状态)的相变材料中。
与上述情况不同，当在比第一时间T1长的第二时间T2(T2>T1)期间相变材料由于通过位线供应的设置脉冲CS而被加热到高于结晶温度Tc且低于熔化温度Tm的温度、然后缓慢地冷激时，所述材料变为结晶态。结晶态被称为设置状态，并且逻辑高电平(“1”)的数据可以被储存在处于结晶态(即设置状态)的相变材料中。存储单元的电阻随相变材料的非晶体积而变化。存储单元的电阻在非晶态下最高，而在结晶态下最低。
下面参考图1和图2描述相变存储器件的基本操作。
在相变存储器件的写入操作期间，当向字线WL施加电压时，存取晶体管M导通，并且电流IC通过位线BL被供应给可变电阻器C，即，相变材料。因此，可变电阻器C进入结晶态或非晶态。
写入操作包括：复位操作，其通过基于复位脉冲AS将相变材料的状态转变为复位状态来写入低数据“0”；以及设置操作，其通过基于设置脉冲CS将相变材料的状态转变为设置状态来写入高数据“1”。由于处于非晶态时的相变材料的电阻相对于处于结晶态时更高，因此在复位操作期间施加的复位脉冲AS的峰值电流比在设置操作期间施加的设置脉冲CS的峰值电流更大。与在复位操作期间施加的复位脉冲AS相比，在设置操作期间施加的设置脉冲CS被施加更长的时间，从而具有更大的电流消耗。
在相变存储器件的读取操作期间，当向字线WL施加电压时，存取晶体管M被导通，并且读取脉冲通过位线BL被供应给可变电阻器C，即，相变材料。在这种情况下，基于取决于相变材料的电阻的电流量来判断相变材料的状态，即，储存在相变材料中的数据。
通常，相变存储器件的写入操作与其读取操作相比可能需要更大的电流量和更长的潜伏时间(latency)来改变相变材料的状态。另一方面，相变存储器件的读取操作可以通过使用更小的电流量和更短的潜伏时间来读取数据的值，因为其仅感测相变材料的当前状态。
不管预储存在存储单元中的数据(以下称为“预储存数据”)的值如何，相变存储器件都执行写入操作以对存储单元写入从外部提供的数据。为了减少写入操作中的不必要的功耗，已经提出了选择性写入操作，即对预储存数据与写入数据进行比较并根据比较结果而选择性地执行写入操作。
图3是用于描述电阻式存储器件的选择性写入操作的流程图。
参考图3，在写入操作期间，将用于指定目标存储单元的地址和要写入目标存储单元的写入数据从外部控制器或外部测试设备提供给电阻式存储器件(在步骤S310处)。电阻式存储器件读取在与所述地址相对应的目标存储单元中预储存的数据(在步骤S320处)。在下文中，这样的读取操作可以被称为“预读取操作”，并且通过预读取操作获取的数据可以被称为“预读取数据”。电阻式存储器件将预读取数据与写入数据进行比较(在步骤S330处)。例如，可以逐位地比较写入数据和预读取数据。
当比较结果指示预读取数据和写入数据彼此不同时(在步骤S330处为“否”)，电阻式存储器件将写入数据写入目标存储单元(在步骤S340处)。在一个实施例中，可以将写入数据中的所有的位写入目标存储单元。在一个实施例中，可以在比较之后仅将预读取数据和写入数据之间不同的位写入目标存储单元。写入操作(在步骤S340处)可以包括预选择操作(在步骤S342处)以向与目标存储单元相关联的字线和位线施加偏压，以及脉冲施加操作(在步骤S344处)以向目标存储单元施加与写入数据相对应的设置/复位脉冲。
预选择操作(在步骤S342处)可以是以下操作：根据地址而向选中的字线和选中的位线施加偏压以选择位于其间的目标存储单元。在预选择操作期间(在步骤S342处)，可以控制电阻式存储器件，使得在向选中的字线和选中的位线施加偏压时，不选择与目标存储单元位于同一位线或同一字线上的相邻存储单元。例如，电阻式存储器件向选中的字线和选中的位线施加偏压，同时向其余的未选中的位线和未选中的字线施加接地电压(VSS)。此后，如果目标存储单元未被导通，则电阻式存储器件可以增大施加到选中的位线的偏压，同时向其余的未选中的字线施加高于接地电压(VSS)的偏压，从而防止位于同一位线上的存储单元被导通。
在脉冲施加操作期间(在步骤S344处)，当写入数据处于复位状态(例如，低数据“0”)时(在步骤S345处为“复位”)，电阻式存储器件可以向目标存储单元施加复位脉冲(在步骤S346处)。当写入数据处于设置状态(例如，高数据“1”)时(在步骤S345处为“设置”)，电阻式存储器件可以向目标存储单元施加设置脉冲(在步骤S347处)。然后，电阻式存储器件可以终止写入操作。
另一方面，当比较结果指示预读取数据和写入数据相同时(在步骤S330处为“是”)，电阻式存储器件可以终止写入操作而不将写入数据写入。此时，由于在步骤S320的预读取操作期间导通的目标存储单元的阈值电阻因为漂移现象而增大，因此设置状态的存储单元可能变为复位状态。因此，在终止写入操作之前，当写入数据(即，预读取数据)处于设置状态(在步骤S350处为“设置”)时，有必要对目标存储单元进行热退火(heat-anneal)(在步骤S360处)。
如上所述，如果写入数据与存储单元中的预储存数据相同，则电阻式存储器件可以通过选择性地执行写入操作来使写入操作期间消耗的功率最小化。然而，由于选择性写入操作中的预读取操作和比较操作所致的写入潜伏时间，写入操作所需的写入时间增加。特别地，对于设置状态的存储单元，单独的热退火工艺可能导致更大地增加整体写入时间。
在下文中，将描述根据所提出发明的实施例的用于减少写入潜伏时间和功耗的选择性写入操作。
图4是示出根据本发明实施例的电阻式存储器件200的框图。图5是示出图4的写入控制电路290的详细框图。
参考图4，电阻式存储器件200可以包括存储单元阵列210和***电路220。
存储单元阵列210可以包括多个存储单元MC。***电路220可以通过多个字线WL0至WLn和多个位线BL0至BLm耦接到存储单元MC。存储单元阵列210的存储单元MC可以设置在字线WL和位线BL的交叉点处。存储单元阵列210的存储单元MC可以包括相变材料，其在上面参考图1和图2进行了描述，存储器件200可以包括相变随机存取存储器(PCRAM)。每个存储单元MC可以包括相变材料具有结晶态的第一状态(即，设置状态)和相变材料具有非晶态的第二状态(即，复位状态)。
在写入操作期间，***电路220可以从外部控制器或测试设备(未示出)接收写入命令WT、写入数据WDATA和地址ADDR。在读取操作期间，***电路220可以从外部控制器或测试设备接收读取命令RD和地址ADDR，并输出读取数据RDATA。根据一个实施例，***电路220可以判断写入数据WDATA是处于设置状态还是处于复位状态。当写入数据WDATA处于设置状态时，***电路220可以向与地址ADDR相对应的目标存储单元施加第一脉冲(即，设置脉冲)。当写入数据WDATA处于复位状态时，***电路220可以执行预读取操作以从目标存储单元中读出预储存数据，并根据预读取数据DO与写入数据WDATA的比较结果而选择性地向目标存储单元施加第二脉冲(即，复位脉冲)。
详细地，***电路220可以包括地址解码器230、页缓冲器电路240、写入驱动器250、感测放大电路260、数据输入/输出(I/O)电路270和控制逻辑280。
控制逻辑280可以控制地址解码器230、页缓冲器电路240、写入驱动器250、感测放大电路260和数据I/O电路270。响应于写入命令WT和/或读取命令RD，控制逻辑280可以向地址解码器230提供行控制信号RCON，可以向写入驱动器250提供脉冲控制信号P_WT，可以向感测放大电路260提供感测控制信号P_RD，以及可以向数据I/O电路270提供I/O控制信号CON。
地址解码器230可以通过字线WL0至WLn耦接到存储单元阵列210。地址解码器230可以通过响应于从控制逻辑280接收的行控制信号RCON将地址ADDR解码来向选中的字线提供偏置电压。此外，地址解码器230可以产生用于选择位线BL0至BLm的选择信号Yi。选择信号Yi可以被提供给页缓冲器电路240。
页缓冲器电路240可以通过位线BL0至BLm耦接到存储单元阵列210。页缓冲器电路240可以响应于从地址解码器230提供的选择信号Yi来选择位线。响应于选择信号Yi，页缓冲器电路240可以在写入操作期间将位线BL与数据线DL耦接，并且可以在读取操作期间将位线BL与感测线SL耦接。
写入驱动器250可以响应于脉冲控制信号P_WT和输入数据DI而向数据线DL提供编程脉冲I_PGM。编程脉冲I_PGM可以包括设置脉冲、复位脉冲或用于预选择操作的偏压。
感测放大电路260可以响应于感测控制信号P_RD来对感测线SL的电压与参考电压VREF之间的差进行感测，并且可以读出目标存储单元中储存的数据并且将所述数据提供为输出数据DO(或预读取数据DO)。可以从参考电压发生电路(未示出)供应参考电压VREF。
响应于I/O控制信号CON，数据I/O电路270可以接收写入数据WDATA并且将其提供为输入数据DI，或者可以将从感测放大电路260提供的输出数据DO作为读取数据RDATA输出到控制器或测试设备。
根据一个实施例，数据I/O电路270可以包括写入控制电路290。写入控制电路290可以响应于I/O控制信号CON而在写入操作期间被激活。在写入操作期间，写入控制电路290可以判断写入数据WDATA是处于设置状态还是处于复位状态，从而输出判断信号SR_OUT。此外，写入控制电路290可以响应于判断信号SR_OUT而将预读取数据DO与写入数据WDATA进行比较，从而输出比较信号COMP_OUT。
参考图5，写入控制电路290可以包括判断电路292和比较电路294。判断电路292可以响应于I/O控制信号CON而在写入操作期间被激活。判断电路292可以判断写入数据WDATA是处于设置状态还是处于复位状态。判断电路292可以在写入数据WDATA处于设置状态时将判断信号SR_OUT使能到逻辑高电平，并且可以在写入数据WDATA处于复位状态时将判断信号SR_OUT禁止到逻辑低电平。当判断信号SR_OUT被禁止到逻辑低电平时，比较电路294可以将通过预读取操作获取的预读取数据DO与写入数据WDATA进行比较，从而输出比较信号COMP_OUT。当预读取数据DO与写入数据WDATA相同时，比较电路294可以产生逻辑高电平的比较信号COMP_OUT。
返回参考图4，当在写入操作期间写入命令WT被输入时，控制逻辑280可以根据判断信号SR_OUT和比较信号COMP_OUT来产生脉冲控制信号P_WT和感测控制信号P_RD。例如，如果判断信号SR_OUT被使能，则控制逻辑280可以产生脉冲控制信号P_WT以向目标存储单元施加设置脉冲。如果判断信号SR_OUT被禁止，则控制逻辑280可以产生感测控制信号P_RD以从目标存储单元读出预读取数据DO。然后，控制逻辑280可以根据比较信号COMP_OUT来产生脉冲控制信号P_WT，以选择性地向目标存储单元施加复位脉冲。例如，如果比较信号COMP_OUT处于逻辑高电平，则控制逻辑280可以不产生脉冲控制信号P_WT以防止写入驱动器250执行写入操作。如果比较信号COMP_OUT处于逻辑低电平，则控制逻辑280可以产生脉冲控制信号P_WT以向目标存储单元施加复位脉冲。
在向存储单元阵列210施加设置脉冲或复位脉冲之前，***电路220可以执行预选择操作，即向与目标存储单元相关联的字线和位线施加偏压。在预选择操作期间，控制逻辑280可以控制地址解码器230和写入驱动器250以通过向根据地址ADDR而选中的字线和位线施加偏压来选择目标存储单元。控制逻辑280可以控制地址解码器230和写入驱动器250，使得在向选中的字线和选中的位线施加偏压时，不选择与目标存储单元位于同一位线或同一字线上的相邻存储单元。例如，控制逻辑280可以控制地址解码器230和写入驱动器250以向选中的字线和选中的位线施加一定的偏压，并且向其余的未选中的位线和未选中的字线施加接地电压(VSS)。此后，如果目标存储单元未被导通，则控制逻辑280可以增大施加到选中的位线的偏压，同时向其余的未选中的字线施加高于接地电压(VSS)的偏压，从而防止位于同一位线上的单元被导通。
尽管图4示出了设置在数据I/O电路270内的写入控制电路290，但是所提出的发明不限于此。即，在一个实施例中，写入控制电路290可以位于数据I/O电路270的外部。例如，在一个实施例中，写入控制电路可以设置在控制逻辑280内。
在下文中，将参考图4至图6描述根据本发明的实施例的电阻式存储器件的操作。
图6是用于描述根据本发明的实施例的电阻式存储器件的选择性写入操作的流程图。
参考图6，电阻式存储器件200的***电路220从控制器或测试设备接收写入命令WT、用于指定目标存储单元的地址ADDR、以及要写入目标存储单元的写入数据WDATA(在步骤S610处)。详细地，响应于写入命令WT，控制逻辑280向地址解码器230提供行控制信号RCON，并向数据I/O电路270提供I/O控制信号CON。响应于I/O控制信号CON，数据I/O电路270接收写入数据WDATA并提供其作为输入数据DI。响应于行控制信号RCON，地址解码器230通过对地址ADDR进行解码来选择字线，并且产生用于选择位线的选择信号Yi。页缓冲器电路240响应于选择信号Yi来选择位线。目标存储单元可以设置在选中的字线与选中的位线的交叉点处。
写入控制电路290响应于I/O控制信号CON来判断写入数据WDATA是处于设置状态还是处于复位状态(在步骤S620处)。
当写入数据WDATA处于设置状态时(在步骤S620处为“设置”)，***电路220将设置状态的写入数据WDATA写入目标存储单元(在步骤S630处)。详细地，写入控制电路290将判断信号SR_OUT使能到逻辑高电平，并且控制逻辑280根据判断信号SR_OUT产生脉冲控制信号P_WT。结果，写入驱动器250根据输入数据DI和脉冲控制信号P_WT向数据线DL施加设置脉冲作为编程脉冲I_PGM。施加到数据线DL的设置脉冲可以通过选中的位线被写入到目标存储单元中(在步骤S634处)。此时，根据实施例，由于施加了设置脉冲，因此不需要执行额外的热退火处理。
在步骤S634处施加设置脉冲之前，***电路220可以执行预选择操作(在步骤S632处)，以通过对选中的字线和选中的位线施加偏压来预选择目标存储单元。例如，控制逻辑280向地址解码器230提供行控制信号RCON以便向选中的字线施加偏压，并且向写入驱动器250提供脉冲控制信号P_WT以便向选中的位线施加偏压。此时，控制逻辑280控制地址解码器230和写入驱动器250，使得向选中的字线和选中的位线施加一定的偏压，同时向其余的未选中的位线和未选中的字线施加接地电压(VSS)。此后，如果目标存储单元未被导通，则控制逻辑280增大施加到选中的位线的偏压，同时向其余的未选中的字线施加高于接地电压(VSS)的偏压，从而防止位于同一位线上的存储单元被导通。
当写入数据WDATA处于复位状态时(在步骤S620处为“复位”)，***电路220选择性地将复位状态的写入数据WDATA写入目标存储单元(在步骤S640处)。
***电路220执行预读取操作以从目标存储单元中读出预储存数据(在步骤S642处)。详细地，写入控制电路290将判断信号SR_OUT禁止到逻辑低电平，并且控制逻辑280根据判断信号SR_OUT而产生感测控制信号P_RD。感测放大电路260响应于感测控制信号P_RD从目标存储单元中读出预读取数据DO，然后写入控制电路290将预读取数据DO与写入数据WDATA进行比较以输出比较信号COMP_OUT(在步骤S644处)。此时，可以比较写入数据WDATA与预读取数据DO。在一个实施例中，可以逐位地比较写入数据WDATA与预读取数据DO。
当预读取数据DO和写入数据WDATA相同以使得比较信号COMP_OUT转变到逻辑高电平时(在步骤S644处为“是”)，控制逻辑280不产生脉冲控制信号P_WT并且写入操作终止。
当预读取数据DO和写入数据WDATA彼此不同以使得比较信号COMP_OUT转变到逻辑低电平时(在步骤S644处为“否”)，控制逻辑280产生脉冲控制信号P_WT并将其提供给写入驱动器250。写入驱动器250根据输入数据DI和脉冲控制信号P_WT向数据线DL施加复位脉冲作为编程脉冲I_PGM。施加到数据线DL的复位脉冲可以通过选中的位线被写入目标存储单元(在步骤S648处)。
在步骤S648处施加复位脉冲之前，***电路220可以执行预选择操作(在步骤S646处)，以通过对选中的字线和选中的位线施加偏压来预选择目标存储单元。同样地，控制逻辑280控制地址解码器230和写入驱动器250，使得向选中的字线和选中的位线施加一定的偏压，同时向其余的未选中的位线和未选中的字线施加接地电压(VSS)。此后，如果目标存储单元未被导通，则控制逻辑280增大施加到选中的位线的偏压，同时向其余的未选中的字线施加高于接地电压(VSS)的偏压，从而防止位于同一位线上的存储单元被导通。
图7是用于将常规的选择性写入操作与根据本发明实施例的选择性写入操作进行比较的比较表。
参考图7，当写入数据WDATA处于设置状态并且预读取数据DO处于复位状态时(情况1)，根据常规的选择性写入操作，顺序地执行预读取操作(图3的步骤S320)、预选择操作(图3的步骤S342)和设置脉冲施加操作(图3的步骤S347)。相比而言，在情况1中，根据本发明的选择性写入操作，顺序地执行预选择操作(图6的步骤S632)和设置脉冲施加操作(图6的步骤S634)。
在写入数据WDATA和预读取数据DO都处于复位状态的情况下(情况2)，对于常规的选择性写入操作和本发明的选择性写入操作，二者都执行预读取操作(图3的步骤S320或图6的步骤S642)。
在写入数据WDATA和预读取数据DO都处于设置状态的情况下(情况3)，根据常规的选择性写入操作，顺序地执行预读取操作(图3的步骤S320)和热退火操作(图3的步骤S360)。相比而言，在情况3中，根据本发明的选择性写入操作，顺序地执行预选择操作(图6的步骤S632)和设置脉冲施加操作(图6的步骤S634)。
在写入数据WDATA处于复位状态并且预读取数据DO处于设置状态的情况下(情况4)，对于常规的选择性写入操作和本发明的选择性写入操作，二者都顺序地执行预读取操作(图3的步骤S320或图6的步骤S642)、预选择操作(图3的步骤S342或图6的步骤S646)和复位脉冲施加操作(图3的步骤S346或图6的步骤S648)。
从以上描述清楚的是，根据本发明的实施例的电阻式存储器件可以通过在写入数据WDATA处于设置状态时不管预读取数据DO的值如何都执行脉冲施加操作来跳过或省略预读取操作。因此，因预读取操作引起的写入潜伏时间可以减少/最小化，并且因预读取操作引起的功耗可以减少/最小化。特别地，通过跳过或省略在常规的选择性写入操作中的在预读取操作之后对设置状态的数据执行的单独的退火处理，可以使写入潜伏时间进一步减少/最小化。
另外，在电阻式存储器件的存储单元阵列中放置多个单元矩阵，并且在单个写入操作期间针对每个矩阵写入128位的写入数据。在根据本发明实施例的选择性写入操作中，在写入数据处于设置状态时的预选择操作(图6的步骤S632)可以与在写入数据处于复位状态时的预读取操作(图6的步骤S642)同时执行。因此，写入潜伏时间可以显著减少。
图8是示出根据本发明的实施例的包括电阻式存储器件的计算***800的框图。
参考图8，计算***800可以包括：存储***810，其包括电阻式存储器件811和存储器控制器812；中央处理单元(CPU)830，其电连接到***总线850；用户接口840；以及电源设备820。
通过用户接口840提供的或由CPU 830处理的数据可以通过存储器控制器812被储存在电阻式存储器件811中。
电阻式存储器件811可以包括多个存储单元。根据一个实施例，存储器控制器812可以在写入操作期间向电阻式存储器件811提供：写入命令、用于指定多个存储单元之中的目标存储单元的地址、以及要被写入目标存储单元中的写入数据。图8所示的电阻式存储器件811可以利用图4至图6中所示的电阻式存储器件的配置和操作来实施。即，电阻式存储器件811可以判断写入数据是处于设置状态还是处于复位状态。当写入数据处于设置状态时，电阻式存储器件811可以向与所述地址相对应的目标存储单元施加第一脉冲(即，设置脉冲)。当写入数据处于复位状态时，电阻式存储器件811可以执行预读取操作以从目标存储单元读出预储存数据，并且根据预读取数据和写入数据的比较结果而选择性地向目标存储单元施加第二脉冲(即，复位脉冲)。
尽管在附图中未示出，但是可以进一步与计算***一起实施相机图像处理器(CIS)、移动DRAM等。
从以上描述清楚的是，根据本发明实施例的电阻式存储器件可以通过在选择性写入操作期间省略不必要的预读取操作来减少写入潜伏时间并降低功耗。
尽管已经针对特定实施例描述了本发明，但是这些实施例并不旨在是限制性的，而是描述性的。此外，应注意，在不脱离由所附权利要求书限定的本发明的精神和/或范围的情况下，可以由本领域技术人员通过替代、改变和修改所描述的实施例的各种特征而以各种其他方式来实现本发明。

Claims (21)

1.一种电阻式存储器件的操作方法，包括：
接收写入数据和地址；
判断所述写入数据处于第一状态还是第二状态；
当所述写入数据处于所述第一状态时，向多个存储单元之中的与所述地址相对应的目标存储单元施加第一脉冲；以及
当所述写入数据处于所述第二状态时，根据所述写入数据与预读取数据的比较结果，选择性地向所述目标存储单元施加第二脉冲，所述预读取数据是从所述目标存储单元读取的预储存数据。
2.根据权利要求1所述的操作方法，
其中，所述存储单元包括相变材料，以及
其中，每个所述存储单元包括所述第一状态和所述第二状态，在所述第一状态中所述相变材料具有结晶态，并且在所述第二状态中所述相变材料具有非晶态。
3.根据权利要求1所述的操作方法，还包括：在向所述目标存储单元施加所述第一脉冲之前，执行根据所述地址而向选中的字线和选中的位线施加偏压的预选择操作，以预选择所述目标存储单元。
4.根据权利要求3所述的操作方法，其中，所述预选择操作包括：
向所述选中的字线和所述选中的位线施加偏压，同时向其余的未选中的位线和未选中的字线施加接地电压；以及
增大施加到所述选中的位线的偏压，同时向所述其余的未选中的字线施加高于所述接地电压的偏压。
5.根据权利要求1所述的操作方法，其中，选择性地向所述目标存储单元施加所述第二脉冲包括：
当所述预读取数据和所述写入数据相同时，跳过施加所述第二脉冲的步骤。
6.根据权利要求1所述的操作方法，其中，选择性地向所述目标存储单元施加所述第二脉冲包括：
当所述预读取数据和所述写入数据彼此相同时，执行根据所述地址而向选中的字线和选中的位线施加偏压的预选择操作，以预选择所述目标存储单元；以及
当所述预读取数据和所述写入数据彼此不同时，向所述目标存储单元施加所述第二脉冲。
7.根据权利要求6所述的操作方法，其中，所述预选择操作包括：
向所述选中的字线和所述选中的位线施加偏压，同时向其余的未选中的位线和未选中的字线施加接地电压；以及
增大施加到所述选中的位线的偏压，同时向所述其余的未选中的字线施加高于所述接地电压的偏压。
8.一种电阻式存储器件，包括：
存储单元阵列，其包括多个存储单元；和
***电路，其适用于：
判断写入数据处于第一状态还是第二状态，
当所述写入数据处于所述第一状态时，向所述存储单元之中的与地址相对应的目标存储单元施加第一脉冲，以及
当所述写入数据处于所述第二状态时，根据所述写入数据与预读取数据的比较结果，选择性地向所述目标存储单元施加第二脉冲，所述预读取数据是从所述目标存储单元读取的预储存数据。
9.根据权利要求8所述的电阻式存储器件，
其中，所述存储单元包括相变材料，和
其中，每个所述存储单元包括所述第一状态和所述第二状态，在所述第一状态中所述相变材料具有结晶态，并且在所述第二状态中所述相变材料具有非晶态。
10.根据权利要求8所述的电阻式存储器件，其中，所述***电路包括：
写入驱动器，其适用于根据脉冲控制信号和所述写入数据而向所述目标存储单元施加所述第一脉冲或所述第二脉冲；
感测放大电路，其适用于根据感测控制信号而读出在所述目标存储单元中预储存的数据，并提供所述目标存储单元中预储存的数据作为所述预读取数据；
写入控制电路，其适用于判断所述写入数据处于所述第一状态还是所述第二状态以输出判断信号，并适用于根据所述判断信号将所述预读取数据与所述写入数据进行比较以输出比较信号；和
控制逻辑，其适用于根据所述判断信号和所述比较信号来产生所述脉冲控制信号和所述感测控制信号。
11.根据权利要求10所述的电阻式存储器件，其中，所述写入控制电路包括：
判断电路，其适用于在所述写入数据处于所述第一状态时将所述判断信号使能；和
比较电路，其适用于在所述判断信号被禁止时通过将所述预读取数据与所述写入数据进行比较来产生所述比较信号。
12.根据权利要求10所述的电阻式存储器件，
其中，当所述判断信号被使能时，所述控制逻辑产生所述脉冲控制信号以向所述目标存储单元施加所述第一脉冲，以及
其中，当所述判断信号被禁止时，所述控制逻辑产生所述感测控制信号以从所述目标存储单元读出所述预读取数据，并根据所述比较信号来产生所述脉冲控制信号以选择性地向所述目标存储单元施加所述第二脉冲。
13.根据权利要求8所述的电阻式存储器件，其中，在向所述目标存储单元施加所述第一脉冲或所述第二脉冲之前，所述***电路执行根据所述地址而向选中的字线和选中的位线施加偏压的预选择操作，以预选择所述目标存储单元。
14.根据权利要求13所述的电阻式存储器件，其中，所述***电路通过如下步骤来执行所述预选择操作：
向所述选中的字线和所述选中的位线施加偏压，同时向其余的未选中的位线和未选中的字线施加接地电压，以及
增大施加到所述选中的位线的偏压，同时向所述其余的未选中的字线施加高于所述接地电压的偏压。
15.根据权利要求8所述的电阻式存储器件，其中，所述***电路通过如下步骤来选择性地施加所述第二脉冲：
当所述预读取数据与所述写入数据相同时，跳过向所述目标存储单元施加所述第二脉冲，或者
当所述预读取数据与所述写入数据彼此不同时，向所述目标存储单元施加所述第二脉冲。
16.一种存储***，包括：
控制器，其适用于提供写入数据和地址；和
电阻式存储器件，其包括多个存储单元并适用于：
判断所述写入数据处于第一状态还是第二状态，
当所述写入数据处于所述第一状态时，向与所述地址相对应的目标存储单元施加第一脉冲，以及
当所述写入数据处于所述第二状态时，根据所述写入数据与预读取数据的比较结果，选择性地向所述目标存储单元施加第二脉冲，所述预读取数据是从所述目标存储单元读取的预储存数据。
17.根据权利要求16所述的存储***，
其中，所述存储单元包括相变材料，以及
其中，每个所述存储单元包括所述第一状态和所述第二状态，在所述第一状态中所述相变材料具有结晶态，在所述第二状态中所述相变材料具有非晶态。
18.根据权利要求16所述的存储***，其中，在向所述目标存储单元施加所述第一脉冲或所述第二脉冲之前，所述电阻式存储器件执行根据所述地址而向选中的字线和选中的位线施加偏压的预选择操作，以预选择所述目标存储单元。
19.根据权利要求18所述的存储***，其中，所述电阻式存储器件通过如下步骤来执行所述预选择操作：
向所述选中的字线和所述选中的位线施加偏压，同时向其余的未选中的位线和未选中的字线施加接地电压，以及
增大施加到所述选中的位线的偏压，同时向所述其余的未选中的字线施加高于所述接地电压的偏压。
20.根据权利要求16所述的存储***，其中，所述电阻式存储器件通过如下步骤来选择性地施加所述第二脉冲：
当所述预读取数据与所述写入数据相同时，跳过向所述目标存储单元施加所述第二脉冲，或者
当所述预读取数据与所述写入数据彼此不同时，向所述目标存储单元施加所述第二脉冲。
21.一种电阻式存储器件的操作方法，所述操作方法包括：
当写入数据处于设置状态时，向目标存储单元施加设置脉冲；
当所述写入数据处于复位状态时，将所述写入数据与所述目标存储单元的预读取数据进行比较；以及
当比较的结果指示所述预读取数据处于所述设置状态时，向所述目标存储单元施加复位脉冲。
CN202010630541.8A 2019-12-23 2020-07-03 电阻式存储器件及其操作方法 Active CN113096705B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0173231 2019-12-23
KR1020190173231A KR20210081049A (ko) 2019-12-23 2019-12-23 저항성 메모리 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
CN113096705A true CN113096705A (zh) 2021-07-09
CN113096705B CN113096705B (zh) 2024-06-07

Family

ID=76438702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010630541.8A Active CN113096705B (zh) 2019-12-23 2020-07-03 电阻式存储器件及其操作方法

Country Status (4)

Country Link
US (1) US11183239B2 (zh)
KR (1) KR20210081049A (zh)
CN (1) CN113096705B (zh)
TW (1) TW202125515A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820292A (zh) * 2003-07-11 2006-08-16 松下电器产业株式会社 显示装置及其驱动方法
CN101211657A (zh) * 2006-12-25 2008-07-02 尔必达存储器株式会社 半导体存储装置及其写入控制方法
CN101667452A (zh) * 2008-09-01 2010-03-10 株式会社瑞萨科技 半导体器件
CN104318956A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN107039071A (zh) * 2015-12-21 2017-08-11 爱思开海力士有限公司 电子设备及其驱动方法
CN109964274A (zh) * 2016-11-18 2019-07-02 甲骨文国际公司 具有高频写入策略模式的基于光存储***分频器的draw验证
CN110197687A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 操作电阻存储装置的方法、电阻存储装置和存储***

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080081656A (ko) 2007-03-06 2008-09-10 한국전자통신연구원 상 변화 메모리에서의 쓰기 전력 감소를 위한 선택적데이터 쓰기 장치 및 방법
KR100934851B1 (ko) 2007-08-10 2010-01-06 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR102178832B1 (ko) * 2014-07-22 2020-11-13 삼성전자 주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작 방법
KR102219293B1 (ko) * 2014-07-28 2021-02-23 삼성전자 주식회사 메모리 장치, 메모리 시스템, 상기 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법
KR102285785B1 (ko) * 2015-06-02 2021-08-04 삼성전자 주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치를 포함하는 메모리 시스템

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820292A (zh) * 2003-07-11 2006-08-16 松下电器产业株式会社 显示装置及其驱动方法
CN101211657A (zh) * 2006-12-25 2008-07-02 尔必达存储器株式会社 半导体存储装置及其写入控制方法
CN101667452A (zh) * 2008-09-01 2010-03-10 株式会社瑞萨科技 半导体器件
CN104318956A (zh) * 2014-09-30 2015-01-28 山东华芯半导体有限公司 一种阻变随机存储器存储阵列编程方法及装置
CN107039071A (zh) * 2015-12-21 2017-08-11 爱思开海力士有限公司 电子设备及其驱动方法
CN109964274A (zh) * 2016-11-18 2019-07-02 甲骨文国际公司 具有高频写入策略模式的基于光存储***分频器的draw验证
CN110197687A (zh) * 2018-02-27 2019-09-03 三星电子株式会社 操作电阻存储装置的方法、电阻存储装置和存储***

Also Published As

Publication number Publication date
US11183239B2 (en) 2021-11-23
CN113096705B (zh) 2024-06-07
US20210193223A1 (en) 2021-06-24
KR20210081049A (ko) 2021-07-01
TW202125515A (zh) 2021-07-01

Similar Documents

Publication Publication Date Title
US8031517B2 (en) Memory device, memory system having the same, and programming method of a memory cell
JP2020074252A (ja) メモリおよびその動作を含む装置および方法
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
KR101311499B1 (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
CN109841247B (zh) 具有电阻式存储器件的存储***及其操作方法
US8345464B2 (en) Resistive memory devices having a stacked structure and methods of operation thereof
US11948631B2 (en) Memory device and operating method thereof
US8050083B2 (en) Phase change memory device and write method thereof
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
US8451643B2 (en) Semiconductor memory device rewriting data after execution of multiple read operations
US8488367B2 (en) Semiconductor memory device and method for controlling the same
WO2014130604A1 (en) Smart read scheme for memory array sensing
US8897058B2 (en) Nonvolatile memory apparatus and method for driving the same
CN112289359B (zh) 存储装置及操作该存储装置的方法
CN112309463A (zh) 读干扰减少的存储器装置以及操作该存储器装置的方法
KR102187116B1 (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US10580488B2 (en) Memory device for generating a compensation current based on a difference between a first read voltage and a second read voltage and a method of operating the same
US20210090651A1 (en) Memory device and operating method of memory device
KR20140091961A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
KR102471567B1 (ko) 메모리 장치 및 메모리 장치의 제어 방법
CN113096705B (zh) 电阻式存储器件及其操作方法
KR20090031128A (ko) 반도체 메모리 장치 및 그 리프레쉬 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant