CN113096539B - 显示面板 - Google Patents

Abstract

一种显示面板，包括：基板、多条扫描线、多条数据线、多个子像素、导线层以及共用电极。多条扫描线位于基板上，且沿着第一方向延伸。多条数据线位于基板上，且沿着交错于第一方向的第二方向延伸。各子像素包括主动元件以及像素电极。主动元件电性连接至扫描线中对应的一条以及数据线中对应的一条。像素电极电性连接主动元件。导线层具有网状结构，且至少一条数据线及/或至少一条扫描线部分重叠导线层。共用电极电性连接导线层。

Description

显示面板

技术领域

本发明涉及一种显示面板。

背景技术

近年来，显示面板的主要发展方向是“窄边框、高画质”。阵列上栅极驱动(Gate-Driver-on-Array,GOA)电路是实现窄边框的技术之一；然而，当面板内部的共用电极信号因电阻电容负载(RC loading)的影响而偏移时，则需设计更复杂的GOA电路来进行电位偏移补偿，这使得显示面板的边框无法进一步缩小。此外，电阻电容负载还会延迟存储电容的充电时间，导致显示面板的扫描周期无法缩短、扫描频率无法提升，而无法实现高画质。

发明内容

本发明提供一种显示面板，具有较小的电阻电容负载。

本发明的一个实施例提出一种显示面板，包括：基板；多条扫描线，位于基板上，且沿着第一方向延伸；多条数据线，位于基板上，且沿着交错于第一方向的第二方向延伸；多个子像素，各子像素包括：主动元件，电性连接至扫描线中对应的一条以及数据线中对应的一条；以及像素电极，电性连接主动元件；导线层，具有网状结构，且至少一条数据线及/或至少一条扫描线部分重叠导线层；以及共用电极，电性连接导线层。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合说明书附图作详细说明如下。

附图说明

图1是本发明一实施例的显示面板10的局部俯视图。

图2是沿图1的剖面线A-A’所作的剖面示意图。

图3是本发明一实施例的显示面板20的局部俯视图。

图4是本发明一实施例的显示面板30的局部俯视图。

附图标记说明：

10、20、30：显示面板

110：基板

120：导线层

120a：第一导线

120b：第二导线

130：栅极绝缘层

131：第一绝缘层

132：第二绝缘层

133：第三绝缘层

A-A’：剖面线

AC：主动元件

CE：共用电极

CH：半导体层

D1：第一方向

D2：第二方向

DE：漏极

DL：数据线

GE：栅极

P1：第一部分

P2：第二部分

P3：第三部分

P4：第四部分

PE：像素电极

PX：像素

SE：源极

SL：扫描线

SP：子像素

SP1：第一色子像素

SP2：第二色子像素

SP3：第三色子像素

ST1：第一狭缝

ST2：第二狭缝

VA：通孔

W1、W2：宽度

具体实施方式

以下将以附图公开本发明的多个实施方式，为明确说明，许多实务上的细节将在以下叙述中一并说明。然而，应了解的是，这些实务上的细节不应用被以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些现有的结构与元件在附图中将省略或以简单示意的方式为之。

在整个说明书中，相同的附图标记表示相同或类似的元件。在附图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者所述元件与所述另一元件中间可以也存在其他元件。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，所述元件与所述另一元件中间不存在其他元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，二元件互相“电性连接”或“耦合”是可为二元件间存在其它元件。

图1是本发明一实施例的显示面板的局部俯视图。图2是沿图1的剖面线A-A’所作的剖面示意图。请同时参照图1至图2，显示面板10包括基板110、多条扫描线SL、多条数据线DL、多个子像素SP、导线层120以及共用电极CE。多条扫描线SL位于基板110上，且沿着第一方向D1延伸。多条数据线DL位于基板110上，且沿着交错于第一方向D1的第二方向D2延伸。各子像素SP包括：主动元件AC以及像素电极PE，其中主动元件AC电性连接至对应的一条扫描线SL以及对应的一条数据线DL，且像素电极PE电性连接主动元件AC。导线层120具有网状结构，且至少一条数据线DL及/或至少一条扫描线SL部分重叠导线层120。共用电极CE电性连接导线层120。

承上述，在本实施例中，利用导线层120的网状结构来传送信号至共用电极CE，可提高共用电极CE的电位均匀度，且至少一条数据线DL及/或至少一条扫描线SL部分重叠导线层120，能减少导线层120对开口率造成的影响。

以下，配合附图，继续说明显示面板10的各个元件与膜层的实施方式，但本发明不以此为限。

请参照图2，显示面板10的基板110可为透明基板，其材质包括石英基板、玻璃基板、高分子基板等，但本发明不限于此。基板110上可设置用以形成信号线、主动元件、驱动元件、存储电容等的各种膜层。在一些实施例中，显示面板10可包括另一基板(例如第二基板)与配置于基板110与第二基板之间的显示介质，但图2为了附图的清晰，省略了第二基板与显示介质。

请同时参照图1至图2，主动元件AC的栅极GE与扫描线SL(图2未示出)位于基板110上，其中主动元件AC的栅极GE电性连接至对应的一条扫描线SL，且扫描线SL沿着第一方向D1延伸。在本实施例中，栅极GE与扫描线SL属于相同膜层。栅极GE以及扫描线SL的材料例如包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、上述金属的合金、上述金属的氧化物、上述金属的氮化物或上述材料的组合或其他导电材料，但本发明不以此为限。

在一实施例中，栅极GE以及扫描线SL与基板110之间可以设置缓冲层，以增强栅极GE以及扫描线SL与第一基板110之间的粘合性。

栅极绝缘层130设置于栅极GE以及扫描线SL上方。栅极绝缘层130的厚度会影响主动元件AC的特性曲线，使主动元件AC的工作区间改变，因此，栅极绝缘层130的厚度可视实际需求进行调整。例如，栅极绝缘层130的厚度可为160纳米至400纳米。上述缓冲层以及栅极绝缘层130的材质可以包括透明的绝缘材料，例如氧化硅、氮化硅、氮氧化硅等等，但本发明不限于此。

主动元件AC的半导体层CH位于栅极绝缘层130上。半导体层CH与栅极GE重叠，且栅极绝缘层130位于半导体层CH与栅极GE之间。半导体层CH可包括经掺杂或未经掺杂的半导体材料，例如硅质半导体材料(例如多晶硅、非晶硅等)、氧化物半导体材料、有机半导体材料等。

主动元件AC的源极SE、主动元件AC的漏极DE以及数据线DL(图2未示出)位于栅极绝缘层130上，其中主动元件AC的源极SE与漏极DE彼此分离，且源极SE电性连接至对应的一条数据线DL。数据线DL沿着第二方向D2延伸，且第一方向D1可交错于第二方向D2。源极SE、漏极DE以及数据线DL属于相同膜层。源极SE、漏极DE以及数据线DL的材料例如包括铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、上述金属的合金、上述金属的氧化物、上述金属的氮化物或上述材料的组合或其他导电材料，但本发明不以此为限。

主动元件AC的源极SE与漏极DE电性连接半导体层CH，例如源极SE与漏极DE分别接触半导体层CH。在本实施例中，主动元件AC为底部栅极型薄膜晶体管，但本发明不限于此。在其他实施例中，栅极GE也可以位于半导体层120C上方，使得主动元件AC为顶部栅极型薄膜晶体管。另外，源极SE与半导体层CH之间以及漏极DE与半导体层CH之间还可以选择性地包括欧姆接触层，以增进源极SE与半导体层CH之间以及漏极DE与半导体层CH之间的电传导。

栅极GE、半导体层CH、源极SE以及漏极DE共同构成主动元件AC，且漏极DE电性连接至像素电极PE。主动元件AC可通过扫描线SL所传递的信号而开启或关闭，并且主动元件AC开启时可将数据线DL上所传递的信号传递给像素电极PE。

第一绝缘层131位于主动元件AC上，以避免主动元件AC之间发生不必要的短路。第一绝缘层131的材质可以包括透明的绝缘材料，例如氧化硅、氮化硅、氮氧化硅等等，但本发明不限于此。

第二绝缘层132覆盖第一绝缘层131，以增大扫描线SL以及数据线DL与共用电极CE以及像素电极PE之间的间距，从而减小扫描线SL以及数据线DL与共用电极CE以及像素电极PE之间的电容。在一实施例中，第二绝缘层132可提供大致平坦的表面。在一实施例中，第二绝缘层132可以具有凸出于表面的平台，以与例如第二基板上的间隙物一起保持液晶层间隙(liquid crystal cell gap)。第二绝缘层132的材质可以包括透明的绝缘材料，例如有机材料、亚克力(acrylic)材料、硅氧烷(siloxane)材料、聚酰亚胺(polyimide)材料、环氧树脂(epoxy)材料等，但本发明不限于此。

共用电极CE与导电层120按序位于第二绝缘层132上。大体上来说，具有多个第一狭缝ST1的共用电极CE设置于基板110的整个表面上。在一些实施例中，第一狭缝ST1平行于数据线DL。在一些实施例中，第一狭缝ST1平行于扫描线SL。在一些实施例中，一部分的第一狭缝ST1平行于数据线DL，另一部分的第一狭缝ST1平行于扫描线SL。在一些实施例中，共用电极CE的材质例如包括透明导电材料，举例来说，共用电极CE的材质包括铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物、或是上述至少二者的堆叠层，但本发明不限于此。

在本实施例中，第一狭缝ST1重叠于数据线DL，因此，可减小数据线DL重叠于共用电极CE的面积，进而减小数据线DL与共用电极CE之间的电阻电容负载(RC loading)。

一般来说，当第一狭缝ST1的宽度W1愈宽时，共用电极CE与数据线DL之间形成的电场愈弱，因此，第一狭缝ST1造成的漏光强度愈弱，但漏光范围愈大。反之，当第一狭缝ST1的宽度W1愈窄时，共用电极CE与数据线DL之间形成的电场愈强，此时，第一狭缝ST1造成的漏光强度愈强，但漏光范围愈小。为了在漏光强度与漏光范围之间取得平衡，在本实施例中，第一狭缝ST1的宽度W1稍大于数据线DL的宽度W2，但可视实际情况调整第一狭缝ST1的宽度W1与数据线DL的宽度W2的相对大小，本发明不以此为限。

导电层120电性连接共用电极CE。在一些实施例中，共用电极CE直接接触导线层120。在一些实施例中，导电层120贴合于共用电极CE且设置于共用电极CE上。大体上来说，导电层120于基板110的正投影重叠于扫描线SL以及数据线DL于基板110的正投影。导电层120可将来自显示面板10周边的信号传递至共用电极CE，以提高共用电极CE整体的电位均匀性。在一些实施例中，在显示区中，至少一条数据线DL部分重叠导线层120且部分不重叠导线层120。在一些实施例中，在显示区中，至少一条扫描线SL部分重叠导线层120且部分不重叠导线层120。在一些实施例中，每条数据线DL部分重叠导电层120且部分不重叠导线层120。在一些实施例中，每条扫描线SL部分重叠导电层120且部分不重叠导线层120。在一些实施例中，一部分的数据线DL部分重叠导电层120，且一部分的扫描线SL部分重叠导电层120。在一些实施例中，导电层120具有错位的网格形状，且每一网格围绕多个子像素SP或多个像素，请参见后续实施例的详细说明。导电层120的材质例如为铬、金、银、铜、锡、铅、铪、钨、钼、钕、钛、钽、铝、锌、上述金属的合金、上述金属的氧化物、上述金属的氮化物或上述材料的组合或其他导电材料，但本发明不以此为限。

第三绝缘层133覆盖共用电极CE、导电层120以及第二绝缘层132，且第三绝缘层133被夹于共用电极CE与像素电极PE之间，用于使共用电极CE与像素电极PE分离，使得共用电极CE与像素电极PE形成存储电容。第三绝缘层133的厚度会影响存储电容的大小，因此，第三绝缘层133的厚度可视实际需求进行调整。第三绝缘层133的材质例如包括氧化硅、氮化硅、氮氧化硅、有机绝缘材料等等，但本发明不以此为限。

像素电极PE位于第三绝缘层133上，且像素电极PE通过贯穿第一绝缘层131、第二绝缘层132以及第三绝缘层133的通孔VA电性连接至主动元件AC的漏极DE。像素电极PE的材质例如包括铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟镓锌氧化物、或是上述至少二者的堆叠层，但本发明不限于此。

像素电极PE具有多个第二狭缝ST2，且第二狭缝ST2实质上平行于第一狭缝ST1。当受到电场驱动时，像素电极PE与共用电极CE之间形成的电场可穿过像素电极PE中的第二狭缝ST2来驱动显示介质。在本实施例中，共用电极CE设置于第三绝缘层133下方，且像素电极PE设置于第三绝缘层133上方，但本发明不限于此。在一些实施例中，像素电极PE可设置于第三绝缘层133下方且不具有多个第二狭缝ST2，而共用电极CE可设置于第三绝缘层133上方并配置有多个第二狭缝ST2，如此一来，当受到电场驱动时，像素电极PE与共用电极CE之间形成的电场可穿过共用电极CE中的第二狭缝ST2来驱动显示介质。

以下，继续说明本发明的其他实施例。图3是本发明一实施例的显示面板20的局部俯视图。在图3中，显示面板20可以视为图1至图2的显示面板10的另一种实施方式，且显示面板20可具有显示面板10的所有构件。因此，本实施例沿用图1至图2的实施例中所采用的元件标号与相关内容。为了清楚呈现构件间的相对关系，图3示意性示出显示面板20的多条扫描线SL、多条数据线DL、多个子像素SP、导线层120以及共用电极CE，而这些构件的说明可参考图1至图2的实施例的说明，于此不再重复。

在本实施例中，显示面板20的显示区中，每条数据线DL部分重叠导线层120且部分不重叠导线层120。在本实施例中，显示面板20的显示区中，每条扫描线SL完全重叠导线层120。具体而言，每条数据线DL具有重叠于导线层120的多个第一部分P1与不重叠于导线层120的多个第二部分P2，且第一部分P1与第二部分P2沿着第二方向D2排列。另外，导线层120包括多条第一导线120a以及多条第二导线120b，其中第一导线120a沿着第一方向D1延伸，且第二导线120b沿着第二方向D2延伸，每个第二导线120b位于对应的第一导线120a的一侧。如图3所示，两条第一导线120a以及两条第二导线120b之间可围成一个包围三个子像素SP的网格，且该些网格在第二方向D2上错位排列。各条扫描线SL分别重叠于对应的一条第一导线120a，且各条数据线DL分别重叠于对应的多条第二导线120b。在本实施例中，数据线DL的第一部分P1分别重叠于对应的第二导线120b。

在第一方向D1上，部分相邻的子像素SP之间具有导线层120，而另一部分相邻的子像素SP之间没有导线层120。举例而言，子像素SP可以包括多个第一色子像素SP1、多个第二色子像素SP2以及多个第三色子像素SP3，其中部分的第一色子像素SP1与部分的第二色子像素SP2之间、部分的第二色子像素SP2与部分的第三色子像素SP3之间以及部分的第三色子像素SP3与部分的第一色子像素SP1之间没有导线层120。在一实施例中，第一色子像素SP1可以例如为红色子像素，第二色子像素SP2可以例如为绿色子像素，第三色子像素SP3可以例如为蓝色子像素，但本发明不以此为限。红色子像素、绿色子像素与蓝色子像素的排列顺序可以依照实际需求而进行调整。

在本实施例中，共用电极CE的第一狭缝ST1平行于数据线DL，且第一狭缝ST1分别重叠于数据线DL的第二部分P2。第一狭缝ST1设置于子像素SP之间，举例而言，部分的第一色子像素SP1与部分的第二色子像素SP2之间、部分的第二色子像素SP2与部分的第三色子像素SP3之间以及部分的第三色子像素SP3与部分的第一色子像素SP1之间设置有第一狭缝ST1，如此一来，可避免第一狭缝ST1对第一色子像素SP1、第二色子像素SP2以及第三色子像素SP3造成不一致的影响，以免不同颜色的子像素产生不同的颜色差异。在第一方向D1上，相邻的两个第一狭缝ST1之间可以间隔1个或2个子像素SP，但本发明不以此为限。

在一些实施例中，由于数据线DL的第二部分P2重叠于第一狭缝ST1，且每条数据线DL的第二部分P2的总面积约占该条数据线DL的总面积的2/3，因此，数据线DL与共用电极CE以及数据线DL与导线层120之间的电阻电容负载将可降低约2/3。如此一来，能够降低电阻电容负载造成的影响，例如可以减少数据线DL的起始充电信号到达稳态的时间，从而有助于缩短扫描周期，提高扫描频率。

图4是本发明一实施例的显示面板30的局部俯视图。在本实施例中，显示面板30的显示区中，每条扫描线SL部分重叠导线层120且部分不重叠导线层120。在本实施例中，显示面板30的显示区中，每条数据线DL完全重叠导线层120。具体而言，每条扫描线SL具有重叠于导线层120的多个第三部分P3与不重叠于导线层120的多个第四部分P4，且第三部分P3与第四部分P4沿着第一方向D1排列。同时，导线层120包括多条第一导线120a以及多条第二导线120b，且第一导线120a沿着第一方向D1延伸，且第二导线120b沿着第二方向D2延伸。第一导线120a位于对应的第二导线120b的一侧。如图4所示，两条第一导线120a以及两条第二导线120b之间可围成一个包围三个像素PX的网格，且该些网格在第一方向D1上错位排列。各条扫描线SL分别重叠于对应的多条第一导线120a，且各条数据线DL分别重叠于对应的一条第二导线120b。因此，扫描线SL的第三部分P3分别重叠于对应的第一导线120a。

显示面板30包括多个像素PX，子像素SP包括多个第一色子像素SP1、多个第二色子像素SP2以及多个第三色子像素SP3，且各个像素PX分别包括一个第一色子像素SP1、一个第二色子像素SP2以及一个第三色子像素SP3。在第二方向D2上，部分相邻的像素PX之间具有导线层120，而另一部分相邻的像素PX之间不具有导线层120。

在本实施例中，共用电极CE的第一狭缝ST1平行于扫描线SL，且第一狭缝ST1分别重叠于扫描线SL的第四部分P4。第一狭缝ST1是以规则的方式设置于像素PX之间，在第二方向D2上，相邻的两个第一狭缝ST1之间可以间隔1个或2个像素PX，但本发明不限于此。

在一些实施例中，由于扫描线SL的第四部分P4重叠于第一狭缝ST1，且每条扫描线SL的第四部分P4的总面积约占该条扫描线SL的总面积的2/3，因此，扫描线SL与共用电极CE以及扫描线SL与导线层120之间的电阻电容负载将可降低约2/3。如此一来，能够降低电阻电容负载造成的影响，例如可以减少扫描线SL的防错充时间，从而有助于缩短扫描周期，提高扫描频率。

在一些实施例中，数据线DL以及扫描线SL皆部分重叠于导线层120。举例而言，每条数据线DL可以交错的方式设置重叠于导线层120的多个第一部分P1与不重叠于导线层120的多个第二部分P2，且第一部分P1与第二部分P2的总面积比为2：1。同时，每条扫描线SL可以规则交错的方式设置重叠于导线层120的多个第三部分P3与不重叠于导线层120的多个第四部分P4，且第三部分P3与第四部分P4的总面积比为2：1。如此一来，共用电极CE与数据线DL之间的电阻电容负载将可降低约1/3，且共用电极CE与扫描线SL之间的电阻电容负载将可降低约1/3，借此同时降低数据线DL的起始充电信号到达稳态的时间以及扫描线SL的防错充时间，从而有助于缩短扫描周期，提高扫描频率。数据线DL的第一部分P1与第二部分P2的总面积比以及扫描线SL第三部分P3与第四部分P4的总面积比可以依照实际需求而进行调整。

综上所述，本发明利用具有网状结构的导线层来传送共用电极信号，可提高共用电极的电位均匀度，且导线层对应于扫描线及数据线设置，可提高子像素的开口率。另外，通过在共用电极设置狭缝，使得数据线及/或扫描线与共用电极之间的电阻电容负载能够降低，而可简化阵列上栅极驱动(GOA)以进一步窄化边框，并缩短扫描周期而实现高频扫描。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的构思和范围内，当可作些许的变动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (11)

1.一种显示面板，包括：

一基板；

多条扫描线，位于该基板上，且沿着一第一方向延伸；

多条数据线，位于该基板上，且沿着交错于该第一方向的一第二方向延伸；

多个子像素，各该子像素包括：

一主动元件，电性连接至该些扫描线中对应的一条以及该些数据线中对应的一条；以及

一像素电极，电性连接该主动元件；

一导线层，具有一网状结构，且至少一条数据线及/或至少一条扫描线部分重叠该导线层；以及

一共用电极，电性连接该导线层，

其中各该数据线具有重叠于该导线层的多个第一部分与不重叠于该导线层的多个第二部分，且该些第一部分与该些第二部分沿着该第二方向排列。

2.如权利要求1所述的显示面板，其中该共用电极具有多个第一狭缝，且该些第一狭缝平行于该些数据线，其中各该第一狭缝的宽度大于各该数据线的宽度。

3.如权利要求2所述的显示面板，其中该像素电极具有多个第二狭缝，且该些第二狭缝实质上平行于该些第一狭缝。

4.如权利要求1所述的显示面板，其中各该扫描线具有重叠于该导线层的多个第三部分与不重叠于该导线层的多个第四部分，且该些第三部分与该些第四部分沿着该第一方向排列。

5.如权利要求1所述的显示面板，其中在该第一方向上，部分相邻的该些子像素之间具有该导线层，另一部分相邻的该些子像素之间没有该导线层。

6.如权利要求5所述的显示面板，其中该些子像素包括多个第一色子像素、多个第二色子像素以及多个第三色子像素，部分的该些第一色子像素与部分的该些第二色子像素之间、部分的该些第二色子像素与部分的该些第三色子像素之间以及部分的该些第三色子像素与部分的该些第一色子像素之间没有该导线层。

7.如权利要求1所述的显示面板，其中该显示面板包括多个像素，该些子像素包括多个第一色子像素、多个第二色子像素以及多个第三色子像素，各该像素包括一个第一色子像素、一个第二色子像素以及一个第三色子像素，其中在该第二方向上，部分相邻的该些像素之间具有该导线层，另一部分相邻的该些像素之间不具有该导线层。

8.如权利要求1所述的显示面板，其中该共用电极直接接触该导线层。

9.如权利要求1所述的显示面板，其中该导线层包括多条第一导线以及多条第二导线，该些第一导线沿着该第一方向延伸，该些第二导线沿着该第二方向延伸，各该扫描线分别重叠于对应的一条第一导线，且各该数据线分别重叠于对应的多条第二导线。

10.如权利要求1所述的显示面板，其中该导线层包括多条第一导线以及多条第二导线，该些第一导线沿着该第一方向延伸，该些第二导线沿着该第二方向延伸，各该扫描线重叠于对应的多条第一导线，且各该数据线重叠于对应的一条第二导线。

11.如权利要求1所述的显示面板，还包括：

一第一绝缘层，位于该主动元件上；

一第二绝缘层，覆盖该第一绝缘层，其中该共用电极与该导线层按序位于该第二绝缘层上；

一第三绝缘层，覆盖该共用电极、该导线层与该第二绝缘层，其中该像素电极位于该第三绝缘层上，且通过贯穿该第一绝缘层、该第二绝缘层以及该第三绝缘层的通孔而连接至该主动元件。

Images