CN113093486B - 用于电子束光刻套刻的通用对准标记及其制造方法 - Google Patents

用于电子束光刻套刻的通用对准标记及其制造方法 Download PDF

Info

Publication number
CN113093486B
CN113093486B CN202110407727.1A CN202110407727A CN113093486B CN 113093486 B CN113093486 B CN 113093486B CN 202110407727 A CN202110407727 A CN 202110407727A CN 113093486 B CN113093486 B CN 113093486B
Authority
CN
China
Prior art keywords
alignment mark
substrate
layer
insulating layer
electron beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110407727.1A
Other languages
English (en)
Other versions
CN113093486A (zh
Inventor
权雪玲
程秀兰
王晓东
徐剑
刘民
黄胜利
凌天宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN202110407727.1A priority Critical patent/CN113093486B/zh
Publication of CN113093486A publication Critical patent/CN113093486A/zh
Application granted granted Critical
Publication of CN113093486B publication Critical patent/CN113093486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供了一种用于电子束光刻套刻的通用对准标记及其制造方法，包括衬底层、绝缘层和芯层；所述绝缘层位于所述衬底层上，所述芯层位于所述绝缘层上；所述对准标记为10‑20微米的正方形阵列，周期性分布在基片上；所述对准标记的结构贯穿芯层和绝缘层，截止在衬底层。本发明一次性可加工的基片数量增加，提高了加工效率并降低了加工成本。

Description

用于电子束光刻套刻的通用对准标记及其制造方法
技术领域
本发明涉及电子束光刻技术领域，具体地，涉及一种用于电子束光刻套刻的通用对准标记及其制造方法。
背景技术
随着微纳米科技的发展及器件结构的不断缩减，纳米结构的加工应用越来越广泛，而电子束光刻技术能够实现几个纳米至百纳米尺寸的精确刻写，使其成为重要的纳米结构加工方法之一。
随着器件的复杂程度越来越高，需要两次及以上的电子束套刻来实现结构的加工，这就需要在基片材料上加工用于电子束套刻的对准标记。目前常用的对准标记为金的十字或者方块对准标记，利用电子束曝光技术刻写在基片材料上，再进行金属沉积和剥离的方法进行加工。这样的加工方法，一个是因为电子束刻写的速度比较慢，且是串行的加工方式，需要一个图形一个图形的刻写，成本很高，而且这种标记采用的金层厚度往往还比较薄，进行过几次曝光套刻后就会被破坏，严重影响后面的使用；尤其与CMOS加工工艺结合后，硅基类的器件加工要求也越来越高，有些半导体的加工工艺中严禁使用金属材料，使得这类对准标记无法应用。
专利文献CN104698773A(申请号：CN201510149621.0)公开了一种光刻对准标记结构及其制造方法，是一种多层次相互对准精度图形结构设计及其制造方法，所有光刻对准图形在向任意层光刻对准图形所在平面投影时，均相对同一中心呈中心对称图形，且所有光刻对准图形的投影按照光刻对准图形的形成顺序由内向外依次嵌套和扩展。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种用于电子束光刻套刻的通用对准标记及其制造方法。
根据本发明提供的用于电子束光刻套刻的通用对准标记，包括衬底层、绝缘层和芯层；
所述绝缘层位于所述衬底层上，所述芯层位于所述绝缘层上；
所述对准标记为10-20微米的正方形阵列，周期性分布在基片上；
所述对准标记的结构贯穿芯层和绝缘层，截止在衬底层。
优选的，所述衬底层为硅、石英玻璃、二氧化硅、铌酸锂和锗中的一种或者其中几种的复合材料。
优选的，所述绝缘层为二氧化硅、氮化硅、氮氧化硅和非晶硅中的一种或者其中几种的复合材料。
优选的，所述芯层为二氧化硅、氮化硅、硅、铌酸锂和锗中的一种或者其中几种的复合材料。
优选的，所述周期为60微米至2毫米，所述阵列为2*2至11*11，阵列间距为500微米至1厘米。
优选的，所述正方形阵列包括第一周期阵列和第二周期阵列，所述第一周期阵列位于衬底片的边角且呈渐变式周期间距变化，所述第二周期阵列分布在中心和边角区域。
优选的，所述对准标记的布局包括：在任意面积大于1平方厘米的基片上进行周期排布。
根据本发明提供的用于电子束光刻套刻的通用对准标记的制造方法，包括：
步骤1：对芯层进行清洗，根据工艺需要选择有机湿法清洗或者无机湿法清洗；
步骤2：对清洁后的基片进行紫外掩模版光刻，根据刻蚀的深度进行光刻胶厚度的选择和对应曝光参数的设置，并进行显影；
步骤3：对显影后的基片，分别选择对应的干法等离子体刻蚀工艺对芯层、绝缘层、衬底层进行刻蚀，并实时监控刻蚀深度，将暴露的芯层和绝缘层刻穿，刻蚀至衬底层1-3微米深时停止刻蚀工艺；
步骤4：对芯层表面进行湿法工艺清洗，根据需求选择是否进行裂片使用。
与现有技术相比，本发明具有如下的有益效果：
(1)本发明一次性可加工的基片数量增加，提高了加工效率并降低了加工成本；
(2)本发明不引入外加的金属材料，解决了后序工艺中潜在的污染风险；
(3)本发明较目前技术而言，对准标记的耐用性提高。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为对准标记制备流程图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例：
根据本发明提供的用于电子束光刻套刻的通用对准标记，包括衬底层、绝缘层和芯层；所述绝缘层位于所述衬底层上，所述芯层位于所述绝缘层上；所述对准标记为10-20微米的正方形阵列，周期性分布在基片上；所述对准标记的结构贯穿芯层和绝缘层，截止在衬底层。
所述衬底层为硅、石英玻璃、二氧化硅、铌酸锂和锗中的一种或者其中几种的复合材料；所述绝缘层为二氧化硅、氮化硅、氮氧化硅和非晶硅中的一种或者其中几种的复合材料；所述芯层为二氧化硅、氮化硅、硅、铌酸锂和锗中的一种或者其中几种的复合材料；所述周期为60微米或2毫米，所述阵列为2*2、6*6或11*11，阵列间距为500微米或1厘米；所述正方形阵列包括第一周期阵列和第二周期阵列，所述第一周期阵列位于衬底片的边角且呈渐变式周期间距变化，所述第二周期阵列分布在中心和边角区域；所述对准标记的布局包括：在任意面积大于1平方厘米的基片上进行周期排布。
如图1，根据本发明提供的用于电子束光刻套刻的通用对准标记的制造方法，包括：步骤1：对芯层进行清洗，根据工艺需要选择有机湿法清洗或者无机湿法清洗；步骤2：对清洁后的基片进行紫外掩模版光刻，根据刻蚀的深度进行光刻胶厚度的选择和对应曝光参数的设置，并进行显影；步骤3：对显影后的基片，分别选择对应的干法等离子体刻蚀工艺对芯层、绝缘层、衬底层进行刻蚀，并实时监控刻蚀深度，将暴露的芯层和绝缘层刻穿，刻蚀至衬底层1-3微米深时停止刻蚀工艺；步骤4：对芯层表面进行湿法工艺清洗，根据需求选择是否进行裂片使用。
本发明提供了一套用于电子束光刻套刻的通用对准标记方法，可以有效解决上述问题，通过与紫外光刻技术的结合在基片材料上加工对准标记，不仅可以实现一次性低成本的加工多片的对准标记而且可以不引入金属材料，是实现高效率，低成本，高精度加工电子束套刻对准标记的有效方法。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (5)

1.一种用于电子束光刻套刻的通用对准标记，其特征在于，包括衬底层、绝缘层和芯层；
所述绝缘层位于所述衬底层上，所述芯层位于所述绝缘层上；
所述对准标记为10-20微米的正方形阵列，周期性分布在基片上；
所述对准标记的结构贯穿芯层和绝缘层，截止在衬底层；
所述衬底层为硅、石英玻璃、二氧化硅、铌酸锂和锗中的一种或者其中几种的复合材料；
所述周期为60微米至2毫米，所述阵列为2*2至11*11，阵列间距为500微米至1厘米；
所述正方形阵列包括第一周期阵列和第二周期阵列，所述第一周期阵列位于衬底片的边角且呈渐变式周期间距变化，所述第二周期阵列分布在中心和边角区域。
2.根据权利要求1所述的用于电子束光刻套刻的通用对准标记，其特征在于，所述绝缘层为二氧化硅、氮化硅、氮氧化硅和非晶硅中的一种或者其中几种的复合材料。
3.根据权利要求1所述的用于电子束光刻套刻的通用对准标记，其特征在于，所述芯层为二氧化硅、氮化硅、硅、铌酸锂和锗中的一种或者其中几种的复合材料。
4.根据权利要求1所述的用于电子束光刻套刻的通用对准标记，其特征在于，所述对准标记的布局包括：在任意面积大于1平方厘米的基片上进行周期排布。
5.一种用于电子束光刻套刻的通用对准标记的制造方法，其特征在于，制造如权利要求1所述的用于电子束光刻套刻的通用对准标记，所述制造方法包括：
步骤1：对芯层进行清洗，根据工艺需要选择有机湿法清洗或者无机湿法清洗；
步骤2：对清洁后的基片进行紫外掩模版光刻，根据刻蚀的深度进行光刻胶厚度的选择和对应曝光参数的设置，并进行显影；
步骤3：对显影后的基片，分别选择对应的干法等离子体刻蚀工艺对芯层、绝缘层、衬底层进行刻蚀，并实时监控刻蚀深度，将暴露的芯层和绝缘层刻穿，刻蚀至衬底层1-3微米深时停止刻蚀工艺；
步骤4：对芯层表面进行湿法工艺清洗，根据需求选择是否进行裂片使用。
CN202110407727.1A 2021-04-15 2021-04-15 用于电子束光刻套刻的通用对准标记及其制造方法 Active CN113093486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110407727.1A CN113093486B (zh) 2021-04-15 2021-04-15 用于电子束光刻套刻的通用对准标记及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110407727.1A CN113093486B (zh) 2021-04-15 2021-04-15 用于电子束光刻套刻的通用对准标记及其制造方法

Publications (2)

Publication Number Publication Date
CN113093486A CN113093486A (zh) 2021-07-09
CN113093486B true CN113093486B (zh) 2022-06-28

Family

ID=76678038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110407727.1A Active CN113093486B (zh) 2021-04-15 2021-04-15 用于电子束光刻套刻的通用对准标记及其制造方法

Country Status (1)

Country Link
CN (1) CN113093486B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383268A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种电子束对准标记的制作方法
CN102509696A (zh) * 2011-10-28 2012-06-20 上海宏力半导体制造有限公司 对准标记的形成方法
CN102969302A (zh) * 2012-11-21 2013-03-13 华中科技大学 基于二氧化铪的电子束套刻标记及其制作方法
CN102983119A (zh) * 2012-11-22 2013-03-20 华中科技大学 Soi上用于电子束套刻的凹陷型对准标记及制作方法
CN103165417A (zh) * 2011-12-16 2013-06-19 台湾积体电路制造股份有限公司 多层图案化覆盖拆分方法
CN107037699A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000018726U (ko) * 1999-03-26 2000-10-25 황인길 스텝퍼에 사용되는 기준 레티클의 마크 배열구조
US6468704B1 (en) * 2001-04-16 2002-10-22 Taiwan Semiconductor Manufacturing Company Method for improved photomask alignment after epitaxial process through 90° orientation change
JP2007049074A (ja) * 2005-08-12 2007-02-22 Oki Electric Ind Co Ltd 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
KR100699109B1 (ko) * 2005-12-29 2007-03-21 동부일렉트로닉스 주식회사 반도체 제조용 노광장비의 정렬도 측정마크 및 측정방법
US9136223B2 (en) * 2013-07-26 2015-09-15 Globalfoundries Inc. Forming alignment mark and resulting mark

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383268A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 一种电子束对准标记的制作方法
CN102509696A (zh) * 2011-10-28 2012-06-20 上海宏力半导体制造有限公司 对准标记的形成方法
CN103165417A (zh) * 2011-12-16 2013-06-19 台湾积体电路制造股份有限公司 多层图案化覆盖拆分方法
CN102969302A (zh) * 2012-11-21 2013-03-13 华中科技大学 基于二氧化铪的电子束套刻标记及其制作方法
CN102983119A (zh) * 2012-11-22 2013-03-20 华中科技大学 Soi上用于电子束套刻的凹陷型对准标记及制作方法
CN107037699A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法

Also Published As

Publication number Publication date
CN113093486A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
CN102122113A (zh) 光刻方法
JP2009218574A (ja) パターン形成方法、半導体装置の製造方法及び半導体装置の製造装置
CN113093486B (zh) 用于电子束光刻套刻的通用对准标记及其制造方法
US7678626B2 (en) Method and system for forming a thin film device
US8470515B2 (en) Method of forming an etch mask
US20120214103A1 (en) Method for fabricating semiconductor devices with fine patterns
CN113394083A (zh) 一种多次套刻的方法
CN114200796B (zh) 对准标记及其形成方法
CN111856888A (zh) 一种增强密集图形光刻分辨率的方法
KR20090103147A (ko) 반도체 소자의 형성 방법
CN106168739B (zh) 图案化光致抗蚀剂的去除
JP5423073B2 (ja) ステンシルマスク及び電子線露光方法
US20040013949A1 (en) Electron beam exposure-use mask and electron beam exposure method
JP2002237440A (ja) レジストパターン形成方法及び微細パターン形成方法
TWI626516B (zh) Manufacturing method of micron-sized imprinting mold and imprinting mold
KR100744242B1 (ko) 주사탐침현미경을 이용한 패터닝 방법
CN115458507A (zh) 对准标记及其形成方法
CN116449644A (zh) 光罩、光罩组、及图形化方法
KR100866725B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100823844B1 (ko) 반도체 소자의 패턴 형성방법
CN113064333A (zh) 一种微小晶片的光刻方法、晶片载片及光刻工装
KR20050030343A (ko) 반도체소자의 콘택홀 형성방법
JP2010147063A (ja) イオン注入用ステンシルマスク及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant