CN113079100A - 一种用于高速数据采集的NoC路由器 - Google Patents

一种用于高速数据采集的NoC路由器 Download PDF

Info

Publication number
CN113079100A
CN113079100A CN202110235227.4A CN202110235227A CN113079100A CN 113079100 A CN113079100 A CN 113079100A CN 202110235227 A CN202110235227 A CN 202110235227A CN 113079100 A CN113079100 A CN 113079100A
Authority
CN
China
Prior art keywords
data
microchip
flit
router
router body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110235227.4A
Other languages
English (en)
Inventor
许川佩
张硕
陈帅印
胡聪
张龙
朱爱军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guilin University of Electronic Technology
Original Assignee
Guilin University of Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guilin University of Electronic Technology filed Critical Guilin University of Electronic Technology
Priority to CN202110235227.4A priority Critical patent/CN113079100A/zh
Publication of CN113079100A publication Critical patent/CN113079100A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/60—Router architectures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种用于高速数据采集的NoC路由器，多个路由器本体，每个所述路由器本体与外部的模数转换芯片之间、每个所述路由器本体与上位机之间形成数据交互；每个所述路由器本体的东南西北四个方向均设置有输入端口和输出端口，以及在每个所述路由器本体的西南方向之间设置有本地端口，每个所述输入端口、每个所述输出端口和本体端口均与交换开关实现数据链路连接，以此设计出一种为高速数据采集***而专门设计的路由器。简化了用于高速数据采集的NoC路由器的结构，设计后的路由器时序更优、延时更低，解决了用于高速数据采集的NoC路由器不能满足高速数据采集带宽要求的缺陷，用于高速数据采集的NoC路由器接口灵活性差、可扩展性不强的缺点。

Description

一种用于高速数据采集的NoC路由器
技术领域
本发明涉及片上网络技术领域，尤其涉及一种用于高速数据采集的NoC路由器。
背景技术
随着科学技术的发展，数据采集对模数转换芯片(Analog-to-DigitalConverter,ADC)的采样率和分辨率等性能指标的要求越来越高。然而在工艺条件限制下，ADC的采样率和分辨率提高受限，并且国外对我国施行高性能ADC芯片禁运，多片ADC交替采集成为一种提高采样率的有效方法。现有的高速数据采集***大部分采用总线式的时间交织采样技术，当需要拓展采集节点时，全局时钟同步将变得非常困难。
片上网络(Network-on-Chip,NoC)技术借鉴和吸收了计算机网络通信中的分组交换和路由技术，使得通信效率大幅提高。采用IP核与通信网络分离的方式，***可重用性大大增强；采用全局异步局部同步(Globally Asynchronous and Locally Synchronous,GALS)通信技术，避免了庞大时钟树的产生，使得时钟网络功耗得以降低。
将片上网络技术和时间交替采样技术结合实现高速数据采集，充分利用了片上网络的优点，拓展了通信带宽和速率，以及更加灵活的资源节点的扩展。其中NoC中的路由器在整个高速数据采集***中占据着重要的作用，然而想要通过NoC来实现对高速数据的采集，就需要有与之相适应的NoC路由器，目前的NoC还没有为高速数据采集***而专门设计的路由器，低效率的路由器时序差，而且对整个***的数据吞吐率、数据传输延时以及***功耗有着重要的影响；而且路由器之间的接口协议多为自定义的，存在灵活性差、可扩展性不强等缺点，故本发明提出一种用于高速数据采集的NoC路由器设计，以解决以上不足。
发明内容
本发明的目的在于提供一种用于高速数据采集的NoC路由器，旨在解决现有技术中的NoC***还没有为高速数据采集***而专门设计的路由器，低效率的路由器时序差，而且对整个***的数据吞吐率、数据传输延时以及***功耗有着重要的影响；而且路由器之间的接口协议多为自定义的，存在灵活性差、可扩展性不强的技术问题。
为实现上述目的，本发明采用的一种用于高速数据采集的NoC路由器，包括多个路由器本体，每个所述路由器本体与外部的模数转换芯片之间、每个所述路由器本体与上位机之间形成数据交互；
每个所述路由器本体的东南西北四个方向均设置有输入端口和输出端口，以及在每个所述路由器本体的西南方向之间设置有本地端口，每个所述输入端口、每个所述输出端口和本体端口均与交换开关实现数据链路连接；
所述模数转换芯片，用于进行数据采集，并将采集的数据信息模数转换，得到资源节点的数据，并将所述资源节点的数据传输至对应的所述输入端口；
每个所述输入端口，用于接收所述模数转换芯片传输的所述资源节点的数据或上一级所述路由器本体发送的数据，并对其进行解析，再向所述输出端口输出数据；
所述输出端口，用于对输出的数据进行接收，并将接收到的数据发送给下一级所述路由器本体或所述上位机；
所述上位机，用于接收所述输出端口输出的数据，并对其进行分析处理。
其中，每个所述输入端口包括输入模块、虚通道模块和路由译码模块，所述输入模块分别与所述虚通道模块和所述路由译码模块连接，且所述虚通道模块和所述路由译码模块之间相互连接；
所述输入模块，用于接收模数转换芯片传来的资源节点或上一级所述路由器本体发送的微片数据和微片有效标志信号，并解析所述微片数据和所述微片有效标志信号，解析出的包含路由器地址信息的头微片和头微片有效标志信号发送至所述路由译码模块，同时将所述微片数据和所述微片有效标志信号输出至所述虚通道模块；
所述虚通道模块，用于接收所述输入模块发送的所述微片数据和所述微片有效标志信号，并缓存至FIFO构成的虚通道缓存中；
所述路由译码模块，用于对输入至所述虚通道模块的所述微片数据和所述微片有效标志信号进行路径规划，依据规划后的路径确定发送至所述交换开关，利用所述交换开关选择对东、南、西、北或本地方向输出请求信号，并与所述输出端口建立链接，输出所述微片数据；
所述输出端口，用于根据所述交换开关的链接，从对应的所述虚通道模块中的虚通道缓存的FIFO中读取所述微片数据，并将所述微片数据发送给资源节点或下一级所述路由器本体。
其中，所述输入模块包括第一微片有效标志信号接收单元、第一微片数据接收单元、第一微片有效标志信号解析单元、第一头微片数据解析单元、第一微片有效标志信号输出单元、第一微片数据输出单元；
所述第一微片有效标志信号接收单元，用于接收模数转换芯片传来的资源节点或上一级所述路由器本体发送的微片有效标志信号；
所述第一微片数据接收单元，用于接收模数转换芯片传来的资源节点或上一级所述路由器本体发送的微片数据；
所述第一微片有效标志信号解析单元，用于解析出所述微片有效标志信号，并发送至所述路由译码模块；
所述第一头微片数据解析单元，用于根据接收到的微片个数计数器卡出所述头微片数据，并将所述头微片数据发送至所述路由译码模块；
所述第一微片有效标志信号输出单元，用于将所述微片有效标志信号输出至所述虚通道模块；
所述第一微片数据输出单元，用于将所述微片数据输出至所述虚通道模块。
其中，所述虚通道模块包括第二微片有效标志信号接收单元、第二微片数据接收单元和第一头微片解析接收单元；
所述第二微片有效标志信号接收单元，用于接收所述第一微片有效标志信号输出单元输出的所述微片有效标志信号，并将所述微片有效标志信号缓存至FIFO构成的虚通道缓存中；
所述第二微片数据接收单元，用于接收所述第一微片数据输出单元输出的所述微片数据，并将所述微片数据缓存至FIFO构成的虚通道缓存中；
所述第一头微片解析接收单元，接收所述路由译码模块传来的完成通道头微片解析的标志信号。
其中，所述路由译码模块包括路由器本体地址获取单元、第二微片有效标志信号收取单元、第二头微片数据收取单元、南方向输出单元、北方向输出单元、西方向输出单元、东方向输出单元和本地方向输出单元；
所述路由器本体地址获取单元，用于获取当前所述路由器本体的地址；
所述第二微片有效标志信号收取单元，用于接收所述第一微片有效标志信号解析单元解析出的所述微片有效标志信号；
所述第二头微片数据收取单元，用于接收所述第一头微片数据解析单元发送的所述头微片数据；
所述南方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对南方向输出请求信号，完成所述头微片解析的标志信号；
所述北方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对北方向输出请求信号，完成所述头微片解析的标志信号；
所述西方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对西方向输出请求信号，完成所述头微片解析的标志信号；
所述东方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对东方向输出请求信号，完成所述头微片解析的标志信号；
所述本地方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，若相同，则将该信号同时传给所述虚通道模块和所述交换开关，对本地方向输出请求信号，完成所述头微片解析的标志信号。
本发明的有益效果体现在：通过多个路由器本体，每个所述路由器本体与外部的模数转换芯片之间、每个所述路由器本体与上位机之间形成数据交互；每个所述路由器本体的东南西北四个方向均设置有输入端口和输出端口，以及在每个所述路由器本体的西南方向之间设置有本地端口，每个所述输入端口、每个所述输出端口和本体端口均与交换开关实现数据链路连接，以此设计出一种为高速数据采集***而专门设计的路由器。简化了用于高速数据采集的NoC路由器的结构，降低了基于NoC的高速数据采集***整体的开发难度和周期，使得设计后的路由器时序更优、延时更低，解决了用于高速数据采集的NoC路由器不能满足高速数据采集带宽要求的缺陷，解决了用于高速数据采集的NoC路由器接口灵活性差、可扩展性不强的缺点。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的基于NoC的高速数据采集***结构示意图。
图2是本发明的单个路由器本体的内部结构示意图。
图3是本发明的单个方向输入端口和输出端口的内部结构图。
图4是本发明的输入模块的结构原理图。
图5是本发明的虚通道模块的结构原理图。
图6是本发明的路由译码模块的结构原理图。
图7是本发明的输出端口的结构原理图。
1-路由器本体、2-模数转换芯片、3-输入端口、4-输出端口、5-上位机、6-输入模块、7-虚通道模块、8-路由译码模块。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
本发明提供了一种用于高速数据采集的NoC路由器，包括多个路由器本体1，每个所述路由器本体1与外部的模数转换芯片2之间、每个所述路由器本体1与上位机5之间形成数据交互；
每个所述路由器本体1的东南西北四个方向均设置有输入端口3和输出端口4，以及在每个所述路由器本体1的西南方向之间设置有本地端口，每个所述输入端口3、每个所述输出端口4和本体端口均与交换开关实现数据链路连接；
所述模数转换芯片2，用于进行数据采集，并将采集的数据信息模数转换，得到资源节点的数据，并将所述资源节点的数据传输至对应的所述输入端口3；
每个所述输入端口3，用于接收所述模数转换芯片2传输的所述资源节点的数据或上一级所述路由器本体1发送的数据，并对其进行解析，再向所述输出端口4输出数据；
所述输出端口4，用于对输出的数据进行接收，并将接收到的数据发送给下一级所述路由器本体1或所述上位机5；
所述上位机5，用于接收所述输出端口4输出的数据，并对其进行分析处理。
在本实施方式中，如图1所示：以3×3mesh架构的NoC***为例，可以看到外部ADC与路由器本体1、路由器本体1与路由器本体1之间、路由器本体1与上位机5之间数据交互的结构关系，以及路由器本体1在基于NoC的高速数据采集***中的位置，本发明为解决NoC***还没有为高速数据采集***而专门设计的路由器，低效率的路由器时序差，而且对整个***的数据吞吐率、数据传输延时以及***功耗有着重要的影响；而且路由器之间的接口协议多为自定义的，存在灵活性差、可扩展性不强的技术问题对路由器内部结构进行改进设计。
进一步地，每个所述输入端口3包括输入模块6、虚通道模块7和路由译码模块8，所述输入模块6分别与所述虚通道模块7和所述路由译码模块8连接，且所述虚通道模块7和所述路由译码模块8之间相互连接；
所述输入模块6，用于接收模数转换芯片2传来的资源节点或上一级所述路由器本体1发送的微片数据和微片有效标志信号，并解析所述微片数据和所述微片有效标志信号，解析出的包含路由器地址信息的头微片和头微片有效标志信号发送至所述路由译码模块8，同时将所述微片数据和所述微片有效标志信号输出至所述虚通道模块7；
所述虚通道模块7，用于接收所述输入模块6发送的所述微片数据和所述微片有效标志信号，并缓存至FIFO构成的虚通道缓存中；
所述路由译码模块8，用于对输入至所述虚通道模块7的所述微片数据和所述微片有效标志信号进行路径规划，依据规划后的路径确定发送至所述交换开关，利用所述交换开关选择对东、南、西、北或本地方向输出请求信号，并与所述输出端口4建立链接，输出所述微片数据，其中用于对输入至所述虚通道模块7的所述微片数据和所述微片有效标志信号进行路径规划，其中路径规划采用XY确定性路由算法来实现路径的规划。
所述输出端口4，用于根据所述交换开关的链接，从对应的所述虚通道模块7中的虚通道缓存的FIFO中读取所述微片数据，并将所述微片数据发送给资源节点或下一级所述路由器本体1。
在本实施方式中，如图2所示，为单个路由器本体1的内部结构，该路由器本体1有五个端口，分别为东、西、南、北和本地方向，用于接收上一路由器本体1或连接ADC的资源节点的数据，也用于发送数据给下一路由器本体1或连接上位机5的资源节点，每个端口都采用相同的结构。中间还有一个交换开关，负责将不同端口的数据链路连接到一起。
图3为单个方向输入端口3和输出端口4的内部结构，每个输入端口3或输出端口4都采用相同的结构，故以西方向端口为例。其中输入端口3包括：输入模块6、虚通道模块7、路由译码模块8；输出端口4包括：输出模块。输入端口3和输出端口4中模块的接口协议都使用了AXI-Stream的模式，省去了复杂握手信号所带来的延时，简化了模块的结构。本发明示例为一个通道的路由器结构，该结构可根据实际需求增加通道数量，从而使路由器拥有更高的带宽。
进一步地，所述输入模块6包括第一微片有效标志信号接收单元、第一微片数据接收单元、第一微片有效标志信号解析单元、第一头微片数据解析单元、第一微片有效标志信号输出单元、第一微片数据输出单元；
所述第一微片有效标志信号接收单元，用于接收模数转换芯片2传来的资源节点或上一级所述路由器本体1发送的微片有效标志信号；
所述第一微片数据接收单元，用于接收模数转换芯片2传来的资源节点或上一级所述路由器本体1发送的微片数据；
所述第一微片有效标志信号解析单元，用于解析出所述微片有效标志信号，并发送至所述路由译码模块8；
所述第一头微片数据解析单元，用于根据接收到的微片个数计数器卡出所述头微片数据，并将所述头微片数据发送至所述路由译码模块8；
所述第一微片有效标志信号输出单元，用于将所述微片有效标志信号输出至所述虚通道模块7；
所述第一微片数据输出单元，用于将所述微片数据输出至所述虚通道模块7。
在本实施方式中，如图4所示，所述输入模块6主要负责接收上一级路由器的数据微片，然后对微片进行解析，并将分离出的头微片发送给路由译码模块8进行解析。信号端口详细解释如下：
router_clk：同步后的本路由器时钟。
rst_n：时钟同步完成信号作为路由器的复位。
所述第一微片有效标志信号接收单元(s_axi_rx_valid)：输入的微片有效标志信号。由资源节点或上一级路由器伴随着微片数据传来。
所述第一微片数据接收单元(s_axi_rx_flit[n-1:0])：输入的微片数据。由资源节点或上一级路由器伴随着微片有效标志信号传来。
所述第一微片有效标志信号解析单元(head_valid)：头微片有效标志信号。伴随着解析出的头微片数据有效标志信号传给路由译码模块8。
所述第一头微片数据解析单元(head_flit[n-1:0])：根据接收到的微片个数计数器卡出头微片数据。解析由资源节点或上一级路由器的微片数据，将取出的包含路由器地址信息的头微片传给路由译码模块8。
所述第一微片有效标志信号输出单元(m_axi_tx_valid)：输出的微片有效标志信号。伴随着微片数据有效标志信号传给虚通道模块7。
所述第一微片数据输出单元(m_axi_tx_flit[n-1:0])：输出的微片数据。将接收到的微片数据传给虚通道模块7。
工作过程如下：资源节点或上一级路由器发送过来的微片数据和微片数据有效标志信号进入到输入模块6后先对微片数据进行解析，解析出头微片发送给路由译码模块8，同时将微片数据和微片数据有效标志信号输出给虚通道模块7。
进一步地，所述虚通道模块7包括第二微片有效标志信号接收单元、第二微片数据接收单元和第一头微片解析接收单元；
所述第二微片有效标志信号接收单元，用于接收所述第一微片有效标志信号输出单元输出的所述微片有效标志信号，并将所述微片有效标志信号缓存至FIFO构成的虚通道缓存中；
所述第二微片数据接收单元，用于接收所述第一微片数据输出单元输出的所述微片数据，并将所述微片数据缓存至FIFO构成的虚通道缓存中；
所述第一头微片解析接收单元，接收所述路由译码模块8传来的完成通道头微片解析的标志信号。
所述虚通道模块7还包括第二读使能信号单元和第二虚通道缓存读取单元，所述第二读使能信号单元，读取虚通道缓存FIFO的读使能信号。
所述第二虚通道缓存读取单元，用于从虚通道缓存的FIFO中读取出所述微片数据。
在本实施方式中，如图5所示，所述虚通道模块7，其主要功能是控制微片数据什么时候往虚通道缓存中存取微片数据,并对输入虚通道的微片数据进行缓存。信号端口详细解释如下：
router_clk：同步后的本路由器时钟。
rst_n：时钟同步完成信号作为路由器的复位。
rd_clk：虚通道缓存读微片数据的时钟。
所述第二微片有效标志信号接收单元(s_axi_rx_valid)：输入虚通道缓存的微片有效标志信号。由输入模块6伴随着微片数据传来。
所述第二微片数据接收单元(s_axi_rx_flit[n-1:0])：输入虚通道缓存的微片数据。由输入模块6伴随着微片有效标志信号传来。
第一头微片解析接收单元(req_x_s)：路由译码模块8完成通道头微片解析的标志信号。由路由译码模块8传来。
第二读使能信号单元(m_axi_tx_valid)：虚通道的读使能信号。也是虚通道缓存FIFO的读使能信号。
第二虚通道缓存读取单元(m_axi_tx_flit[n-1:0])：虚通道读出的微片数据。也是虚通道缓存FIFO读出的微片数据。
工作过程如下：负责接收输入模块6两个通道发送过来的微片数据，然后将微片数据存到由FIFO构成的虚通道缓存中，每个FIFO的深度为一帧微片数据，宽度为一个微片的位宽，当收到路由译码模块8的译码结果后就从FIFO中读取微片数据，并将该微片数据传给交换开关。
进一步地，所述路由译码模块8包括路由器本体1地址获取单元、第二微片有效标志信号收取单元、第二头微片数据收取单元、南方向输出单元、北方向输出单元、西方向输出单元、东方向输出单元和本地方向输出单元；
所述路由器本体1地址获取单元，用于获取当前所述路由器本体1的地址；
所述第二微片有效标志信号收取单元，用于接收所述第一微片有效标志信号解析单元解析出的所述微片有效标志信号；
所述第二头微片数据收取单元，用于接收所述第一头微片数据解析单元发送的所述头微片数据；
所述南方向输出单元，用于将所述路由器本体1地址获取单元中获取的当前所述路由器本体1地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块7和所述交换开关，对南方向输出请求信号，完成所述头微片解析的标志信号；
所述北方向输出单元，用于将所述路由器本体1地址获取单元中获取的当前所述路由器本体1地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块7和所述交换开关，对北方向输出请求信号，完成所述头微片解析的标志信号；
所述西方向输出单元，用于将所述路由器本体1地址获取单元中获取的当前所述路由器本体1地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块7和所述交换开关，对西方向输出请求信号，完成所述头微片解析的标志信号；
所述东方向输出单元，用于将所述路由器本体1地址获取单元中获取的当前所述路由器本体1地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块7和所述交换开关，对东方向输出请求信号，完成所述头微片解析的标志信号；
所述本地方向输出单元，用于将所述路由器本体1地址获取单元中获取的当前所述路由器本体1地址和所述头微片解析出的地址进行比较，若相同，则将该信号同时传给所述虚通道模块7和所述交换开关，对本地方向输出请求信号，完成所述头微片解析的标志信号。
在本实施方式中，如图6所示，路由译码模块8所示，主要功能是负责对输入到虚通道模块7中的数据进行路径规划，并采用XY确定性路由算法来实现路径的规划。信号端口详细解释如下：
router_clk：同步后的本路由器时钟。
rst_n：时钟同步完成信号作为路由器的复位。
所述路由器本体1地址获取单元(router_addr[m:0])：当前路由器的地址。用于和头微片解析的地址进行比较确定数据的流向。
第二微片有效标志信号收取单元(head_valid)：头微片有效标志信号。
第二头微片数据收取单元(head_flit[n-1:0])：头微片数据。由输入模块6传来，解析后和当前路由器的地址进行比较。
所述南方向输出单元(req_x_s)：发送至交换开关对南方向输出请求信号，也是完成头微片解析的标志信号。将当前路由器的地址和头微片解析出的地址进行比较，如果相同则将该信号同时传给虚通道模块7和交换开关。
所述北方向输出单元(req_x_n)：发送至交换开关对北方向输出请求信号，也是完成头微片解析的标志信号。将当前路由器的地址和头微片解析出的地址进行比较，如果相同则将该信号同时传给虚通道模块7和交换开关。
所述西方向输出单元(req_x_w)：发送至交换开关对西方向输出请求信号，也是完成头微片解析的标志信号。将当前路由器的地址和头微片解析出的地址进行比较，如果相同则将该信号同时传给虚通道模块7和交换开关。
所述东方向输出单元(req_x_e)：发送至交换开关对东方向输出请求信号，也是完成头微片解析的标志信号。将当前路由器的地址和头微片解析出的地址进行比较，如果相同则将该信号同时传给虚通道模块7和交换开关。
所述本地方向输出单元(req_x_l)：发送至交叉开关对本地方向输出请求信号，也是完成头微片解析的标志信号。将当前路由器的地址和头微片解析出的地址进行比较，如果相同则将该信号同时传给虚通道模块7和交换开关。
工作过程如下：将输入模块6传来的头微数据和当前路由器的地址进行比较，通过XY确定性路由算法确定发送至交换开关模块对哪个方向输出请求信号，使之与输出模块建立链接，输出微片数据。
进一步地，所述输出模块包括虚通道缓存的微片有效标志信号接收单元、虚通道缓存的微片数据接收单元、虚通道的读使能信号单元、虚通道读出的微片数据输出单元；
所述虚通道缓存的微片有效标志信号接收单元，用于接收所述虚通道缓存的微片有效标志信号；
所述虚通道缓存的微片数据接收单元，用于接收所述虚通道缓存的微片数据；
所述虚通道的读使能信号单元，用于输出虚通道的读使能信号，并伴随微片数据传给资源节点或下一级路由器；
所述虚通道读出的微片数据输出单元，用于输出虚通道读出的微片数据。
在本实施方式中，如图7所示，所述输出模块主要功能是负责将交换开关链接后传来的微片数据发送给资源节点或下一级路由器。信号端口详细解释如下：
router_clk：同步后的本路由器时钟。
rst_n：时钟同步完成信号作为路由器的复位。
所述虚通道缓存的微片有效标志信号接收单元(s_axi_rx_valid)：输入虚通道缓存的微片有效标志信号。由虚通道模块7伴随着微片数据传来。
所述虚通道缓存的微片数据接收单元(s_axi_rx_flit[n-1:0])：输入虚通道缓存的微片数据。虚通道缓存中读取的微片数据。
所述虚通道的读使能信号单元(m_axi_tx_valid)：虚通道的读使能信号。伴随着微片数据传给资源节点或下一级路由器。
所述虚通道读出的微片数据输出单元(m_axi_tx_flit[n-1:0])：虚通道读出的微片数据。伴随着微片数据有效标志信号传给资源节点或下一级路由器。
工作过程如下：根据交换开关的链接从对应的虚通道模块7中的虚通道缓存的FIFO中读取微片数据，并将该数据发送给资源节点或下一级路由器。
综上所述，通过首次使用AXI-Stream总线协议作为路由器之间通信的接口，并且将静态路由算法用于高速数据采集的NoC路由器中来提高性能，总的来说通过此设计，简化了用于高速数据采集的NoC路由器的结构，降低了基于NoC的高速数据采集***整体的开发难度和周期，使得设计后的路由器时序更优、延时更低；解决了用于高速数据采集的NoC路由器不能满足高速数据采集带宽要求的缺陷；解决了用于高速数据采集的NoC路由器接口灵活性差、可扩展性不强的缺点。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (5)

1.一种用于高速数据采集的NoC路由器，其特征在于，包括多个路由器本体，每个所述路由器本体与外部的模数转换芯片之间、每个所述路由器本体与上位机之间形成数据交互；
每个所述路由器本体的东南西北四个方向均设置有输入端口和输出端口，以及在每个所述路由器本体的西南方向之间设置有本地端口，每个所述输入端口、每个所述输出端口和本体端口均与交换开关实现数据链路连接；
所述模数转换芯片，用于进行数据采集，并将采集的数据信息模数转换，得到资源节点的数据，并将所述资源节点的数据传输至对应的所述输入端口；
每个所述输入端口，用于接收所述模数转换芯片传输的所述资源节点的数据或上一级所述路由器本体发送的数据，并对其进行解析，再向所述输出端口输出数据；
所述输出端口，用于对输出的数据进行接收，并将接收到的数据发送给下一级所述路由器本体或所述上位机；
所述上位机，用于接收所述输出端口输出的数据，并对其进行分析处理。
2.如权利要求1所述的用于高速数据采集的NoC路由器，其特征在于，每个所述输入端口包括输入模块、虚通道模块和路由译码模块，所述输入模块分别与所述虚通道模块和所述路由译码模块连接，且所述虚通道模块和所述路由译码模块之间相互连接；
所述输入模块，用于接收模数转换芯片传来的资源节点或上一级所述路由器本体发送的微片数据和微片有效标志信号，并解析所述微片数据和所述微片有效标志信号，解析出的包含路由器地址信息的头微片和头微片有效标志信号发送至所述路由译码模块，同时将所述微片数据和所述微片有效标志信号输出至所述虚通道模块；
所述虚通道模块，用于接收所述输入模块发送的所述微片数据和所述微片有效标志信号，并缓存至FIFO构成的虚通道缓存中；
所述路由译码模块，用于对输入至所述虚通道模块的所述微片数据和所述微片有效标志信号进行路径规划，依据规划后的路径确定发送至所述交换开关，利用所述交换开关选择对东、南、西、北或本地方向输出请求信号，并与所述输出端口建立链接，输出所述微片数据；
所述输出端口，用于根据所述交换开关的链接，从对应的所述虚通道模块中的虚通道缓存的FIFO中读取所述微片数据，并将所述微片数据发送给资源节点或下一级所述路由器本体。
3.如权利要求2所述的用于高速数据采集的NoC路由器，其特征在于，所述输入模块包括第一微片有效标志信号接收单元、第一微片数据接收单元、第一微片有效标志信号解析单元、第一头微片数据解析单元、第一微片有效标志信号输出单元、第一微片数据输出单元；
所述第一微片有效标志信号接收单元，用于接收模数转换芯片传来的资源节点或上一级所述路由器本体发送的微片有效标志信号；
所述第一微片数据接收单元，用于接收模数转换芯片传来的资源节点或上一级所述路由器本体发送的微片数据；
所述第一微片有效标志信号解析单元，用于解析出所述微片有效标志信号，并发送至所述路由译码模块；
所述第一头微片数据解析单元，用于根据接收到的微片个数计数器卡出所述头微片数据，并将所述头微片数据发送至所述路由译码模块；
所述第一微片有效标志信号输出单元，用于将所述微片有效标志信号输出至所述虚通道模块；
所述第一微片数据输出单元，用于将所述微片数据输出至所述虚通道模块。
4.如权利要求3所述的用于高速数据采集的NoC路由器，其特征在于，所述虚通道模块包括第二微片有效标志信号接收单元、第二微片数据接收单元和第一头微片解析接收单元；
所述第二微片有效标志信号接收单元，用于接收所述第一微片有效标志信号输出单元输出的所述微片有效标志信号，并将所述微片有效标志信号缓存至FIFO构成的虚通道缓存中；
所述第二微片数据接收单元，用于接收所述第一微片数据输出单元输出的所述微片数据，并将所述微片数据缓存至FIFO构成的虚通道缓存中；
所述第一头微片解析接收单元，接收所述路由译码模块传来的完成通道头微片解析的标志信号。
5.如权利要求4所述的用于高速数据采集的NoC路由器，其特征在于，所述路由译码模块包括路由器本体地址获取单元、第二微片有效标志信号收取单元、第二头微片数据收取单元、南方向输出单元、北方向输出单元、西方向输出单元、东方向输出单元和本地方向输出单元；
所述路由器本体地址获取单元，用于获取当前所述路由器本体的地址；
所述第二微片有效标志信号收取单元，用于接收所述第一微片有效标志信号解析单元解析出的所述微片有效标志信号；
所述第二头微片数据收取单元，用于接收所述第一头微片数据解析单元发送的所述头微片数据；
所述南方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对南方向输出请求信号，完成所述头微片解析的标志信号；
所述北方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对北方向输出请求信号，完成所述头微片解析的标志信号；
所述西方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对西方向输出请求信号，完成所述头微片解析的标志信号；
所述东方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，如果相同，则将该信号同时传给所述虚通道模块和所述交换开关，对东方向输出请求信号，完成所述头微片解析的标志信号；
所述本地方向输出单元，用于将所述路由器本体地址获取单元中获取的当前所述路由器本体地址和所述头微片解析出的地址进行比较，若相同，则将该信号同时传给所述虚通道模块和所述交换开关，对本地方向输出请求信号，完成所述头微片解析的标志信号。
CN202110235227.4A 2021-03-03 2021-03-03 一种用于高速数据采集的NoC路由器 Pending CN113079100A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110235227.4A CN113079100A (zh) 2021-03-03 2021-03-03 一种用于高速数据采集的NoC路由器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110235227.4A CN113079100A (zh) 2021-03-03 2021-03-03 一种用于高速数据采集的NoC路由器

Publications (1)

Publication Number Publication Date
CN113079100A true CN113079100A (zh) 2021-07-06

Family

ID=76609769

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110235227.4A Pending CN113079100A (zh) 2021-03-03 2021-03-03 一种用于高速数据采集的NoC路由器

Country Status (1)

Country Link
CN (1) CN113079100A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114615215A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法
WO2023279369A1 (zh) * 2021-07-09 2023-01-12 华为技术有限公司 一种数据传输装置、方法及相关设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
CN104022950A (zh) * 2014-06-10 2014-09-03 复旦大学 一种可共享和自配置缓存的路由器结构
CN106209693A (zh) * 2016-06-20 2016-12-07 桂林电子科技大学 基于片上网络的高速数据采集方法
CN106302163A (zh) * 2016-09-30 2017-01-04 南京航空航天大学 一种具有多种工作模式的片上网络路由器及路由方法
US20170272381A1 (en) * 2014-11-28 2017-09-21 Huawei Technologies Co., Ltd. Network on Chip, Communication Control Method, and Controller
CN107454003A (zh) * 2017-08-18 2017-12-08 南京航空航天大学 一种可动态切换工作模式的片上网络路由器及方法
CN110557216A (zh) * 2019-08-27 2019-12-10 桂林电子科技大学 一种基于片上网络的高速数据体系结构及数据传输方法
CN111447031A (zh) * 2020-04-02 2020-07-24 桂林电子科技大学 一种具有时钟同步功能的片上网络路由器结构
CN111475460A (zh) * 2020-04-06 2020-07-31 桂林电子科技大学 基于NoC的高速数据采集***与上位机通信接口控制器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102685017A (zh) * 2012-06-07 2012-09-19 桂林电子科技大学 一种基于fpga的片上网络路由器
CN104022950A (zh) * 2014-06-10 2014-09-03 复旦大学 一种可共享和自配置缓存的路由器结构
US20170272381A1 (en) * 2014-11-28 2017-09-21 Huawei Technologies Co., Ltd. Network on Chip, Communication Control Method, and Controller
CN106209693A (zh) * 2016-06-20 2016-12-07 桂林电子科技大学 基于片上网络的高速数据采集方法
CN106302163A (zh) * 2016-09-30 2017-01-04 南京航空航天大学 一种具有多种工作模式的片上网络路由器及路由方法
CN107454003A (zh) * 2017-08-18 2017-12-08 南京航空航天大学 一种可动态切换工作模式的片上网络路由器及方法
CN110557216A (zh) * 2019-08-27 2019-12-10 桂林电子科技大学 一种基于片上网络的高速数据体系结构及数据传输方法
CN111447031A (zh) * 2020-04-02 2020-07-24 桂林电子科技大学 一种具有时钟同步功能的片上网络路由器结构
CN111475460A (zh) * 2020-04-06 2020-07-31 桂林电子科技大学 基于NoC的高速数据采集***与上位机通信接口控制器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
许川佩等: ""基于FPGA的NoC路由节点的设计"", 《微电子学与计算机》 *
许川佩等: ""基于高速数据采集的NoC路由器设计"", 《微电子学与计算机》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279369A1 (zh) * 2021-07-09 2023-01-12 华为技术有限公司 一种数据传输装置、方法及相关设备
CN114615215A (zh) * 2022-03-25 2022-06-10 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法
CN114615215B (zh) * 2022-03-25 2024-04-09 中国电子科技集团公司第五十八研究所 一种支撑片上片间一体化路由的数据包编码方法

Similar Documents

Publication Publication Date Title
CN101753388B (zh) 适用于多核处理器片上和片间扩展的路由及接口装置
CN113079100A (zh) 一种用于高速数据采集的NoC路由器
CN110557216B (zh) 一种基于片上网络的高速数据体系结构及数据传输方法
CN106209693B (zh) 基于片上网络的高速数据采集方法
CN102685017A (zh) 一种基于fpga的片上网络路由器
CN108683536B (zh) 异步片上网络的可配置双模式融合通信方法及其接口
US6772269B1 (en) Bus switch and bus switch system for increased data transfer
CN113220627B (zh) 一种二维片上网络路由节点结构
CN108462620B (zh) 一种吉比特级SpaceWire总线***
CN101136841B (zh) 基于现场可编程门阵列的隧道实现装置及方法
CN111475460B (zh) 基于NoC的高速数据采集***与上位机通信接口控制器
CN112653638B (zh) 一种多路中频与基带高速交换路由的装置及其通信方法
CN114185840B (zh) 一种三维多裸片互连网络结构
CN111475434A (zh) 一种基于片上网络的多层次数据采集方法
CN111147522A (zh) 多通道RocketIO协议与FC协议实时转换方法
CN116506524B (zh) 一种毫米波雷达数据采集卡及其数据采集控制方法
CN113093585A (zh) 基于NoC的高速数据采集***与上位机通信接口控制器
CN215376139U (zh) 基于arm和fpga的高效数据采集***
Nambinina et al. Extension of the lisnoc (network-on-chip) with an axi-based network interface
CN112468162B (zh) 双发万兆网中频信号处理机和双路径***及数据传输方法
WO2021098449A1 (zh) 多路数据的传输方法、装置、设备和存储介质
CN113726693A (zh) 一种fpga片间低速并行异步通信方法及通信***
CN112631985A (zh) 一种链路共享的片上网络
CN114637710B (zh) 一种基于异构平台的高速数据采集与处理***
CN110995604A (zh) 一种扩展SpaceWire端口的SpaceWire路由器级联结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210706

RJ01 Rejection of invention patent application after publication