CN108683536B - 异步片上网络的可配置双模式融合通信方法及其接口 - Google Patents
异步片上网络的可配置双模式融合通信方法及其接口 Download PDFInfo
- Publication number
- CN108683536B CN108683536B CN201810480209.0A CN201810480209A CN108683536B CN 108683536 B CN108683536 B CN 108683536B CN 201810480209 A CN201810480209 A CN 201810480209A CN 108683536 B CN108683536 B CN 108683536B
- Authority
- CN
- China
- Prior art keywords
- data
- asynchronous
- chip
- network
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000006854 communication Effects 0.000 title claims abstract description 112
- 238000004891 communication Methods 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000005540 biological transmission Effects 0.000 claims abstract description 38
- 230000001360 synchronised effect Effects 0.000 claims abstract description 37
- 230000007246 mechanism Effects 0.000 claims abstract description 34
- 238000013500 data storage Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 10
- 230000003993 interaction Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 claims description 3
- 239000000284 extract Substances 0.000 claims description 3
- 230000002452 interceptive effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000010365 information processing Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/14—Network analysis or design
- H04L41/145—Network analysis or design involving simulating, designing, planning or modelling of a network
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Abstract
本发明提供一种异步片上网络的可配置双模式融合通信方法及其接口，涉及数字集成电路技术领域。该通信方法为将片上网络中传递的数据分为控制类信息和数据类信息两大类；该通信接口包括模式控制器和可配置数据通信接口，模式控制器用于判断路由节点发送数据的类型为控制类信息还是数据类信息；可配置数据通信接口包括一个输入多路选择器模块、数据缓冲存储模块和一个输出多路选择器模块。本发明提供的异步片上网络的可配置双模式融合通信方法及其接口，根据是否需要跨岛通信，配置为同步或者异步通信方式，增加了基于电压频率岛的GALS片上网络中路由节点的通用性，并解决了现有异步FIFO通信机制FIFO深度小、数据传输通道单一等问题。
Description
技术领域
本发明涉及数字集成电路技术领域，尤其涉及一种异步片上网络的可配置双模式融合通信方法及其接口。
背景技术
在实际的工程中，尤其是基于异步片上网络的智能信息处理嵌入式***中，例如视频采集和处理***，***内部的各个功能模块往往需要工作在不同频率的时钟域中。因此，不同时钟频率的IP核之间如何通信，即异步片上网络的通信机制及其设计方法近年来成为了片上网络的研究热点。将多时钟的全局异步局部同步(Globally Asynchronous andLocally Synchronous，GALS)异步片上网络应用于视频处理领域，对异步片上网络的信息交互能力提出了更高的要求。目前已有的片上网络通信接口电路的数据传输性能有限，无法充分满足基于异步片上网络的视频处理***对大数据量实时传输的要求。因此，如何在减小通信延迟的基础上实现异步片上网络大数据量的信息传输是目前的技术难点。
发明内容
针对现有技术的缺陷，本发明提供一种异步片上网络的可配置双模式融合通信方法及其接口，实现异步片上网络大数据量的信息传输。
一方面，本发明提供一种异步片上网络的可配置双模式融合通信方法，具体为：
根据片上网络交互数据的特点，将片上网络中传递的数据分为控制类信息和数据类信息两大类，所述控制类信息采用同步通信机制传输，所述数据类信息采用同步通信和异步通信相结合的机制传输；
所述控制类信息为：当片上网络挂载多个处理器或者IP核，且多处理器及IP核中的任务并行执行时，处理器及IP核之间需要进行处理器与IP核之间的任务调度，复杂任务的分解以及并行任务的控制这些基本通信操作；这些操作由指令信息、实现数据通信的地址，数据长度的信息构成；这类数据从片上网络挂载的处理器直接发出，数据量较小，定义为控制类信息；所述控制类信息在GALS片上网络***中，均在单一的电压频率岛内传递；
所述数据类信息为：片上网络***执行的数据密集型处理任务；当片上网络挂载的处理器之间或处理器与IP核之间需要大数据量的数据交互时，如视频数据采集IP核与视频数据处理IP核之间的数据交互，数据通常会从一个IP核所在的存储空间传输到另一个IP核所在的存储空间，每个IP核分别执行各自的运算及操作；这类数据定义为数据类信息，且这类数据在同一个电压频率岛内传递或在不同的电压频率岛之间传递。
优选地，所述控制类信息在GALS片上网络***中，均在单一的电压频率岛内传递，不涉及频率变换问题，采用同步通信机制传输；
所述数据类信息，在传输过程中，根据IP核所处的电压频率岛及其对应路由节点的具***置，判断源路由节点和目标路由节点是否处于同一电压频率岛；如果是，则通过同步通信方式将数据从源路由节点挂载的IP核传输到目标路由节点挂载的IP核；否则，通过异步通信机制将数据从源路由节点挂载的IP核传输到目标节点挂载的IP核；根据片上网络的拓扑结构和路由算法，路由信息表会提示跨岛传输过程中要经过的路由节点；当数据类信息通过该路由节点时，需要进行数据的跨时钟域传输，即异步通信过程，而当数据在其他路由节点之间传递时，采用的是同步的通信机制。
另一方面本发明还提供一种采用上述异步片上网络的可配置双模式融合数据通信方法进行通信的通信接口，包括模式控制器和可配置数据通信接口；
所述模式控制器用于判断路由节点发送数据的类型为控制类信息还是数据类信息，如果是数据类信息需要进一步判断是否需要跨电压频率岛通信，从而配置数据通信接口的工作方式采用同步通信机制还是异步通信机制；
模式控制器首先根据数据结构定义检测数据有效信息位来确定路由节点是否有有效数据输出及发送数据的类型，提取出发送端路由节点所处电压频率域的nbits数据，并与路由信息表中的下一跳路由节点的频率进行比较；如果频率相同，模式控制器控制可配置数据通信接口工作在同步通信机制下；如果两者频率不同，模式控制器将可配置数据通信接口配置为异步传输模式；
所述可配置数据通信接口包括一个输入多路选择器模块、数据缓冲存储模块和一个输出多路选择器模块；所述数据缓冲存储模块包括4个基于令牌环的环形异步FIFO；每个环形异步FIFO包括令牌环结构，每个令牌环结构包括八个锁存器，八个锁存器的连接方式为上一级锁存器的输出端连接到下一级锁存器的输入端，最后一级锁存器的输出端连接到第一级锁存器的输入端。
优选地，所述基于令牌环的环形异步FIFO，数据采用串行输入串行输出的模式；环形异步FIFO的读写指针控制逻辑应用环形结构，并与其对应的数据传输通道之间互相独立；在异步FIFO的环形结构中，读指针令牌和写指针令牌将最后一级的输出与第一级的输入相连构成一个环形，最后一个锁存器中的数值将被转移到第一个锁存器中，即通过“令牌”的移动和调整来产生读指针和写指针；所述基于令牌环的环形异步FIFO中有且只有一个读指针和一个写指针，它们均以“令牌”的形式在令牌环中顺时针传递；当基于令牌环的环形异步 FIFO进行写操作时，写指针指向数据存储单元进行数据存储，存储完数据后，写指针指向下一级数据存储单元；同理，当基于令牌环的环形异步FIFO进行读操作时，读指针指向基于令牌环的环形异步FIFO数据存储单元进行数据读出，完成读数据后，读指针指向下一级的数据存储单元。
优选地，所述可配置的数据通信接口通过模式控制器的输出，改变环形异步FIFO的空/ 满状态判断电路；当环形异步FIFO中的写指针和读指针相等，即两者均指向内存中的同一位置时，异步FIFO处于空或满两种状态；通过判断写指针从后方赶上了读指针，还是读指针从后方赶上了写指针，来确定异步FIFO是处于满状态还是空状态；如果模式控制器将可配置数据通信接口电路配置为同步工作方式，则直接通过比较读写指针来产生空或满标志信号，若模式控制器将可配置数据通信接口电路配置为异步工作模式，则将满标志信号与写时钟进行同步，将写指针与读时钟进行同步；为了在不增加判断电路复杂度的基础上，更好的区别异步FIFO的空和满状态，当深度为N的异步FIFO中包含N-1个内容单元时，则异步FIFO处于满状态，生成满标志信号；
如果模式控制器将通信接口配置为异步工作方式，则进一步通过两级同步器将满标志信号与写时钟进行同步，最后通过模式控制器选择输出的满标志信号Full；
所述空状态判断通过比较读指针和写指针来判断电路中FIFO的状态；若模式控制器将可配置数据通信接口配置为异步工作模式，首先将写指针与读时钟进行同步，设同步后的信号为Sync_W，然后通过判断读指针是否等于Sync_W来判断异步FIFO的状态是否为空；如果读指针等于Sync_W，则异步FIFO状态为空，异步FIFO的读使能信号output_enable无效，否则，异步FIFO状态为非空，异步FIFO的读使能信号output_enable有效。
由上述技术方案可知，本发明的有益效果在于：本发明提供的异步片上网络的可配置双模式融合通信方法，将处理器对IP核的任务控制操作封装为控制类信息，采用同步通信机制传输，有效的避免了跨时钟域传输时可能遇到的亚稳态问题，保证了控制类信息传输的准确性和高速性。将片上网络挂载的IP核与IP核，或IP核与处理器之间的大数据量的数据交互封装为数据类信息，通过判断源路由节点和目标路由节点是否处于同一电压频率岛来选择同步或异步通信机制传输数据，更加适合于GALS片上网络中大数据量传输。同时，本发明提供的异步片上网络的可配置双模式融合通信接口，通过模式控制器，能够动态的改变片上网络中数据的通信机制，使基于VFI的GALS片上网络中数据传输形式更加灵活，也能够满足控制类信息稳定传输的需求。此外，模式控制器和路由节点内的其他模块采用并行工作的方式，没有增加原有异步通信接口的关键路径延迟，即不会影响整个片上网络***的延迟和吞吐量。通过多路选择器的设计，可以选择不同的传输通道，有效的解决了传统异步FIFO通信机制数据传输通道单一的问题，满足片上网络对大量数据的处理需求。
附图说明
图1为本发明实施例提供的异步片上网络的可配置双模式融合通信方法的数据分类传输示意图；
图2为本发明实施例提供的应用可配置双模式融合数据通信接口的异步片上网络路由节点结构图；
图3为本发明实施例提供的异步片上网络的可配置双模式融合通信接口的结构框图；
图4为本发明实施例提供的基于令牌环的环形异步FIFO进行满状态判断的电路结构图；
图5为本发明实施例提供的基于令牌环的环形异步FIFO进行空状态判断的电路结构图，其中，(a)为根据路由节点的工作模式判断后输出的写指针信号电路，(b)为空标志产生的电路。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本实施例以H-annularMesh拓扑结构的片上网络为例，使用本发明的异步片上网络的可配置双模式融合通信方法及其接口实现该异步片上网络中大数据量的信息传输。
一种异步片上网络的可配置双模式融合通信方法，具体为：
根据片上网络交互数据的特点，将片上网络中传递的数据分为控制类信息和数据类信息两大类，如图1所示，控制类信息采用同步通信机制传输，数据类信息采用同步通信和异步通信相结合的机制传输。
控制类信息为：当片上网络挂载多个处理器或者IP核，且多处理器及IP核中的任务并行执行时，处理器及IP核之间需要进行处理器与IP核之间的任务调度，复杂任务的分解以及并行任务的控制这些基本通信操作；这些操作由指令信息、实现数据通信的地址，数据长度的信息构成；这类数据从片上网络挂载的处理器直接发出，数据量较小，定义为控制类信息。控制类信息在GALS片上网络***中，均在单一的电压频率岛内传递，不涉及频率变换问题，采用同步通信机制传输。
数据类信息为：片上网络***执行的数据密集型处理任务；当片上网络挂载的处理器之间或处理器与IP核之间需要大数据量的数据交互时，如视频数据采集IP核与视频数据处理 IP核之间的数据交互，数据通常会从一个IP核所在的存储空间传输到另一个IP核所在的存储空间，每个IP核分别执行各自的运算及操作；这类数据定义为数据类信息，且这类数据在同一个电压频率岛内传递或在不同的电压频率岛之间传递。数据类信息，在传输过程中，根据IP核所处的电压频率岛及其对应路由节点的具***置，判断源路由节点和目标路由节点是否处于同一电压频率岛；如果是，则通过同步通信方式将数据从源路由节点挂载的IP核传输到目标路由节点挂载的IP核；否则，通过异步通信机制将数据从源路由节点挂载的IP核传输到目标节点挂载的IP核；根据片上网络的拓扑结构和路由算法，路由信息表会提示跨岛传输过程中要经过的路由节点；当数据类信息通过该路由节点时，需要进行数据的跨时钟域传输，即异步通信过程，而当数据在其他路由节点之间传递时，采用的是同步的通信机制。
本实施例中，H-annularMesh拓扑结构的片上网络如图2所示，每个路由节点有五个端口，分别为东部端口，西部端口，南部端口，北部端口和本地端口，部分路由节点还具有Tx端口或Ty端口。本实施例以具有五个端口的路由节点为例进行分析，可知异步通信传输过程可能发生在路由节点的东、西、南、北四个方向之一，而本地端口传输/接收数据的过程采用的是同步的通信机制。
异步片上网络的可配置双模式融合数据通信接口，如图3所示，包括模式控制器和可配置数据通信接口；
模式控制器用于判断路由节点发送数据的类型为控制类信息还是数据类信息，如果是数据类信息需要进一步判断是否需要跨电压频率岛通信，从而配置数据通信接口的工作方式采用同步通信机制还是异步通信机制；
模式控制器首先根据数据结构定义检测数据有效信息位来确定路由节点是否有有效数据输出及发送数据的类型，提取出发送端路由节点所处电压频率域的nbits数据，并与路由信息表中的下一跳路由节点的频率进行比较；如果频率相同，模式控制器控制可配置数据通信接口工作在同步通信机制下；如果两者频率不同，模式控制器将可配置数据通信接口配置为异步传输模式；
可配置数据通信接口包括一个输入多路选择器模块、数据缓冲存储模块和一个输出多路选择器模块。数据缓冲存储模块包括4个基于令牌环的环形异步FIFO；每个环形异步FIFO 包括令牌环结构，每个令牌环结构包括八个锁存器，八个锁存器的连接方式为上一级锁存器的输出端连接到下一级锁存器的输入端，最后一级锁存器的输出端连接到第一级锁存器的输入端。可配置数据通信接口通过多路选择器的设计，选择不同的传输通道，有效的解决了传统异步FIFO通信机制数据传输通道单一的问题，并满足片上网络对大规模数据的处理需求。
基于令牌环的环形异步FIFO，数据采用串行输入串行输出的模式。环形异步FIFO的读写指针控制逻辑应用环形结构，并与其对应的数据传输通道之间互相独立；在异步FIFO的环形结构中，读指针令牌和写指针令牌将最后一级的输出与第一级的输入相连构成一个环形，最后一个锁存器中的数值将被转移到第一个锁存器中，即通过“令牌”的移动和调整来产生读指针和写指针；基于令牌环的环形异步FIFO中有且只有一个读指针和一个写指针，它们均以“令牌”的形式在令牌环中顺时针传递；当基于令牌环的环形异步FIFO进行写操作时，写指针指向数据存储单元进行数据存储，存储完数据后，写指针指向下一级数据存储单元；同理，当基于令牌环的环形异步FIFO进行读操作时，读指针指向基于令牌环的环形异步FIFO 数据存储单元进行数据读出，完成读数据后，读指针指向下一级的数据存储单元。
可配置的数据通信接口通过模式控制器的输出，改变环形异步FIFO的空/满状态判断电路；当环形异步FIFO中的写指针和读指针相等，即两者均指向内存中的同一位置时，异步 FIFO处于空或满两种状态；通过判断写指针从后方赶上了读指针，还是读指针从后方赶上了写指针，来确定异步FIFO是处于满状态还是空状态；如果模式控制器将可配置数据通信接口电路配置为同步工作方式，则直接通过比较读写指针来产生空或满标志信号，若模式控制器将可配置数据通信接口电路配置为异步工作模式，则将满标志信号与写时钟进行同步，将写指针与读时钟进行同步。为了在不增加判断电路复杂度的基础上，更好的区别异步FIFO的空和满状态，当深度为N的异步FIFO中包含N-1个内容单元时，则异步FIFO处于满状态，生成满标志信号；
本实施例中，满标志信号的生成电路如图4所示，通过比较读指针和写指针产生满标志，当异步FIFO处于满状态，则Full_s＝'1'，其他状态下Full_s＝'0'。如果模式控制器将通信接口电路配置为异步工作方式，需要进一步通过两级同步器将满标志信号与写时钟进行同步，最后通过模式控制器选择输出的满标志信号Full。
本实施例中，空状态判断电路如图5中的 (a)和(b)所示。同样是通过比较读指针和写指针来判断电路中FIFO的状态；若模式控制器将可配置数据通信接口配置为异步工作模式，首先将写指针与读时钟进行同步，设同步后的信号为Sync_W，然后通过判断读指针是否等于Sync_W来判断异步FIFO的状态是否为空；如果读指针等于Sync_W，则异步FIFO状态为空，异步FIFO的读使能信号output_enable无效，否则，异步FIFO状态为非空，异步FIFO的读使能信号output_enable有效。
与传统的异步FIFO相比，基于令牌的异步环形FIFO采用“令牌”轮询机制来产生读指针和写指针，简化了常规的异步FIFO单元，避免了使用大量的同步器，从而减少了其占用的逻辑资源数目和面积空间，适于在基于片上网络的智能信息处理***上使用。另外，通过设计基于令牌的异步环形FIFO的工作协议，保证了数据在跨时钟域传输时的延时无关性，并避免了在跨时钟域传输时可能导致的亚稳态问题。且由于其数据传输通道与读写指针控制逻辑互相独立，因此该结构可以支持多种格式及传输协议的数据，提高了接口电路的可重用性，也使其性能有了显著地提高，从而可以满足大数据量视频数据实时传输的要求。通过模式控制器，可以配置异步FIFO的工作方式，保证片上网络中传递的控制类信息和数据类信息能够采用不同的通信机制在GALS片上网络中有效的传输。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。
Claims (4)
1.一种异步片上网络的可配置双模式融合通信方法，其特征在于：具体为：
根据片上网络交互数据的特点，将片上网络中传递的数据分为控制类信息和数据类信息两大类，所述控制类信息采用同步通信机制传输，所述数据类信息采用同步通信和异步通信相结合的机制传输；
所述控制类信息为：当片上网络挂载多个处理器或者IP核，且多处理器及IP核中的任务并行执行时，处理器及IP核之间需要进行处理器与IP核之间的任务调度，复杂任务的分解以及并行任务的控制这些基本通信操作；这些操作由指令信息、实现数据通信的地址，数据长度的信息构成；这类数据从片上网络挂载的处理器直接发出，数据量较小，定义为控制类信息；所述控制类信息在 GALS片上网络***中，均在单一的电压频率岛内传递；
所述数据类信息为：片上网络***执行的数据密集型处理任务；当片上网络挂载的处理器之间或处理器与IP核之间需要大数据量的数据交互时，数据会从一个IP核所在的存储空间传输到另一个IP核所在的存储空间，每个IP核分别执行各自的运算及操作；这类数据定义为数据类信息，且这类数据在同一个电压频率岛内传递或在不同的电压频率岛之间传递；
所述控制类信息在 GALS片上网络***中，均在单一的电压频率岛内传递，不涉及频率变换问题，采用同步通信机制传输；
所述数据类信息，在传输过程中，根据IP核所处的电压频率岛及其对应路由节点的具***置，判断源路由节点和目标路由节点是否处于同一电压频率岛；如果是，则通过同步通信方式将数据从源路由节点挂载的IP核传输到目标路由节点挂载的IP核；否则，通过异步通信机制将数据从源路由节点挂载的IP核传输到目标节点挂载的IP核；根据片上网络的拓扑结构和路由算法，路由信息表会提示跨岛传输过程中要经过的路由节点；当数据类信息通过该路由节点时，需要进行数据的跨时钟域传输，即异步通信过程，而当数据在其他路由节点之间传递时，采用的是同步的通信机制。
2.一种异步片上网络的可配置双模式融合通信接口，采用权利要求1所述的异步片上网络的可配置双模式融合通信方法，其特征在于：包括模式控制器和可配置数据通信接口；
所述模式控制器用于判断路由节点发送数据的类型为控制类信息还是数据类信息，如果是数据类信息需要进一步判断是否需要跨电压频率岛通信，从而配置数据通信接口的工作方式采用同步通信机制还是异步通信机制；
模式控制器首先根据数据结构定义检测数据有效信息位来确定路由节点是否有有效数据输出及发送数据的类型，提取出发送端路由节点所处电压频率域的n bits数据，并与路由信息表中的下一跳路由节点的频率进行比较；如果频率相同，模式控制器控制可配置数据通信接口工作在同步通信机制下；如果两者频率不同，模式控制器将可配置数据通信接口配置为异步传输模式；
所述可配置数据通信接口包括一个输入多路选择器模块、数据缓冲存储模块和一个输出多路选择器模块；所述数据缓冲存储模块包括4个基于令牌环的环形异步FIFO；每个环形异步FIFO包括令牌环结构，每个令牌环结构包括八个锁存器，八个锁存器的连接方式为上一级锁存器的输出端连接到下一级锁存器的输入端，最后一级锁存器的输出端连接到第一级锁存器的输入端。
3.根据权利要求2所述的异步片上网络的可配置双模式融合通信接口，其特征在于：所述基于令牌环的环形异步FIFO，数据采用串行输入串行输出的模式；环形异步FIFO的读写指针控制逻辑应用环形结构，并与其对应的数据传输通道之间互相独立；在异步FIFO的环形结构中，读指针令牌和写指针令牌将最后一级的输出与第一级的输入相连构成一个环形，最后一个锁存器中的数值将被转移到第一个锁存器中，即通过“令牌”的移动和调整来产生读指针和写指针；所述基于令牌环的环形异步FIFO中有且只有一个读指针和一个写指针，它们均以“令牌”的形式在令牌环中顺时针传递；当基于令牌环的环形异步FIFO进行写操作时，写指针指向数据存储单元进行数据存储，存储完数据后，写指针指向下一级数据存储单元；同理，当基于令牌环的环形异步FIFO进行读操作时，读指针指向基于令牌环的环形异步FIFO数据存储单元进行数据读出，完成读数据后，读指针指向下一级的数据存储单元。
4.根据权利要求3所述的异步片上网络的可配置双模式融合通信接口，其特征在于：所述可配置的数据通信接口通过模式控制器的输出，改变环形异步FIFO的空/满状态判断电路；当环形异步FIFO中的写指针和读指针相等，即两者均指向内存中的同一位置时，异步FIFO处于空或满两种状态；通过判断写指针从后方赶上了读指针，还是读指针从后方赶上了写指针，来确定异步FIFO是处于满状态还是空状态；如果模式控制器将可配置数据通信接口电路配置为同步工作方式，则直接通过比较读写指针来产生空或满标志信号，若模式控制器将可配置数据通信接口电路配置为异步工作模式，则将满标志信号与写时钟进行同步，将写指针与读时钟进行同步；当深度为N的异步FIFO中包含N-1个内容单元时，则异步FIFO处于满状态，生成满标志信号；
如果模式控制器将通信接口配置为异步工作方式，则进一步通过两级同步器将满标志信号与写时钟进行同步，最后通过模式控制器选择输出的满标志信号Full；
所述空状态判断通过比较读指针和写指针来判断电路中FIFO的状态；若模式控制器将可配置数据通信接口配置为异步工作模式，首先将写指针与读时钟进行同步，设同步后的信号为Sync_W，然后通过判断读指针是否等于Sync_W来判断异步FIFO的状态是否为空；如果读指针等于Sync_W，则异步FIFO状态为空，异步FIFO的读使能信号output_enable无效，否则，异步FIFO状态为非空，异步FIFO的读使能信号output_enable有效。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810480209.0A CN108683536B (zh) | 2018-05-18 | 2018-05-18 | 异步片上网络的可配置双模式融合通信方法及其接口 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810480209.0A CN108683536B (zh) | 2018-05-18 | 2018-05-18 | 异步片上网络的可配置双模式融合通信方法及其接口 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108683536A CN108683536A (zh) | 2018-10-19 |
| CN108683536B true CN108683536B (zh) | 2021-01-12 |
Family
ID=63806876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810480209.0A Expired - Fee Related CN108683536B (zh) | 2018-05-18 | 2018-05-18 | 异步片上网络的可配置双模式融合通信方法及其接口 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108683536B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11777873B1 (en) * | 2020-11-12 | 2023-10-03 | Inspur Suzhou Intelligent Technology Co., Ltd. | Method and apparatus for managing buffering of data packet of network card, terminal and storage medium |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110889497B (zh) * | 2018-12-29 | 2021-04-23 | 中科寒武纪科技股份有限公司 | 一种人工智能处理器的学习任务编译方法及相关产品 |
| CN113190291B (zh) * | 2021-05-25 | 2023-06-02 | 电子科技大学 | 一种基于片上网络数据采集的可配置协议转换***及方法 |
| CN113946541B (zh) * | 2021-10-15 | 2023-09-08 | 南京大学 | 一种具有轮询仲裁和地址编码更新简化功能的异步路由器 |
| CN115622715B (zh) * | 2022-11-16 | 2023-03-03 | 深圳市杉岩数据技术有限公司 | 一种基于令牌的分布式存储***、网关和方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101536479A (zh) * | 2006-10-31 | 2009-09-16 | 摩托罗拉公司 | 用于双模式双向音频通信的方法和设备 |
| CN104049672A (zh) * | 2013-03-14 | 2014-09-17 | 辉达公司 | 使用可选择同步器跨异步边界数据同步以最小化延迟 |
| CN105632535A (zh) * | 2014-11-24 | 2016-06-01 | 三星电子株式会社 | 存储设备和存储设备的操作方法 |
| CN106233270A (zh) * | 2014-04-29 | 2016-12-14 | 华为技术有限公司 | 共享存储器控制器及其使用方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8391281B2 (en) * | 2010-03-31 | 2013-03-05 | Toshiba America Research, Inc. | Router design for 3D network-on-chip |
-
2018
- 2018-05-18 CN CN201810480209.0A patent/CN108683536B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101536479A (zh) * | 2006-10-31 | 2009-09-16 | 摩托罗拉公司 | 用于双模式双向音频通信的方法和设备 |
| CN104049672A (zh) * | 2013-03-14 | 2014-09-17 | 辉达公司 | 使用可选择同步器跨异步边界数据同步以最小化延迟 |
| CN106233270A (zh) * | 2014-04-29 | 2016-12-14 | 华为技术有限公司 | 共享存储器控制器及其使用方法 |
| CN105632535A (zh) * | 2014-11-24 | 2016-06-01 | 三星电子株式会社 | 存储设备和存储设备的操作方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于可重构平台的片上多处理器***相关技术研究;陆振林;《中国博士学位论文全文数据库 信息科技辑》;20160315(第2016年第3期);第二章 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11777873B1 (en) * | 2020-11-12 | 2023-10-03 | Inspur Suzhou Intelligent Technology Co., Ltd. | Method and apparatus for managing buffering of data packet of network card, terminal and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108683536A (zh) | 2018-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108683536B (zh) | 异步片上网络的可配置双模式融合通信方法及其接口 | |
| US8352774B2 (en) | Inter-clock domain data transfer FIFO circuit | |
| US10027433B2 (en) | Multiple clock domains in NoC | |
| EP1670199B1 (en) | Design of channel alignment, error handling, and clock routing using hard-wired blocks for data transmission within programmable logic integrated circuits | |
| Bainbridge et al. | Chain: a delay-insensitive chip area interconnect | |
| CN101753388B (zh) | 适用于多核处理器片上和片间扩展的路由及接口装置 | |
| US5768529A (en) | System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers | |
| US20080005402A1 (en) | Gals-based network-on-chip and data transfer method thereof | |
| JP3992100B2 (ja) | 伝送リンク層コア速度を高くするためのネットワーク | |
| US6249875B1 (en) | Interface circuit using plurality of synchronizers for synchronizing respective control signals over a multi-clock environment | |
| US8006008B2 (en) | Apparatus and method for data processing having an on-chip or off-chip interconnect between two or more devices | |
| US20090150706A1 (en) | Wrapper circuit for globally asynchronous locally synchronous system and method for operating the same | |
| CN104915303A (zh) | 基于PXIe总线的高速数字I/O*** | |
| CN111290986B (zh) | 一种基于神经网络的总线互联*** | |
| CN114679423B (zh) | 一种面向流控机制的无死锁可扩展互连裸芯架构 | |
| CN110515879B (zh) | 一种异步传输装置及其传输方法 | |
| CN115129657A (zh) | 一种可编程逻辑资源扩展装置和服务器 | |
| JP3475857B2 (ja) | ソースシンクロナス転送方式 | |
| US20110058570A1 (en) | Programmable crossbar structures in asynchronous systems | |
| Weber et al. | Exploring asynchronous end-to-end communication through a synchronous NoC | |
| US5828872A (en) | Implementation of high speed synchronous state machines with short setup and hold time signals | |
| Jara-Berrocal et al. | SCORES: A scalable and parametric streams-based communication architecture for modular reconfigurable systems | |
| JP7337021B2 (ja) | 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール | |
| Weber et al. | Reducing NoC Energy Consumption Exploring Asynchronous End-to-end GALS Communication | |
| CN219842685U (zh) | 一种基于fpga平台lvds并行总线带宽增速的装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210112 |