CN113078182A - 三维电阻式存储器装置 - Google Patents
三维电阻式存储器装置 Download PDFInfo
- Publication number
- CN113078182A CN113078182A CN202010727739.8A CN202010727739A CN113078182A CN 113078182 A CN113078182 A CN 113078182A CN 202010727739 A CN202010727739 A CN 202010727739A CN 113078182 A CN113078182 A CN 113078182A
- Authority
- CN
- China
- Prior art keywords
- layer
- resistive
- word line
- memory device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 211
- 239000010410 layer Substances 0.000 claims description 179
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- -1 chalcogenide compound Chemical class 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000002041 carbon nanotube Substances 0.000 claims description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 3
- 230000005294 ferromagnetic effect Effects 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052961 molybdenite Inorganic materials 0.000 claims description 3
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052723 transition metal Inorganic materials 0.000 claims description 3
- 150000003623 transition metal compounds Chemical class 0.000 claims description 3
- 150000003624 transition metals Chemical class 0.000 claims description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims 4
- 239000011787 zinc oxide Substances 0.000 claims 2
- 239000002356 single layer Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 21
- 238000012545 processing Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000005291 magnetic effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000005415 magnetization Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
- H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
一种三维电阻式存储器装置包括：垂直字线柱、多个电阻层、多个绝缘层、栅极绝缘层和沟道层。垂直字线柱形成在半导体基板上。电阻层顺序层叠在垂直字线柱的两侧。绝缘层与电阻层交替层叠。栅极绝缘层插置在垂直字线柱和电阻层之间。沟道层布置在栅极绝缘层和电阻层之间。
Description
技术领域
各种实施方式可以总体涉及一种非易失性存储器装置，更具体地，涉及一种三维电阻式存储器装置(resistive memory device)。
背景技术
为了以低成本实现良好的性能，可能需要提高半导体存储器装置的集成度。因为半导体存储器装置的集成度可能是决定电子装置价格的重要因素，所以可能需要提高集成度。
在二维或平面半导体存储器装置中，可以根据单位存储器单元的占用面积来确定二维或平面半导体存储器装置的集成度，使得集成度可能极大地受到用于形成精细图案的技术水平的影响。然而，由于可能要使用具有高成本的半导体制造设备来形成精细图案，因此可能限制二维半导体存储器装置的集成度。
为了克服该限制，可以提出一种包括三维布置的存储器单元的三维半导体存储器装置。
近来，非易失性存储器装置的串中的存储器晶体管的数量可能显著增加，从而三维层叠存储器装置的高度也可能显著增加。而当三维层叠存储器装置的高度可能增加时，可能难以形成沟道层和狭缝。
发明内容
在本公开的示例性实施方式中，一种三维电阻式存储器装置可以包括：垂直字线柱、多个电阻层、绝缘层、栅极绝缘层和沟道层。垂直字线柱可以形成在半导体基板上。电阻层可以顺序层叠在垂直字线柱的两侧。绝缘层可以与电阻层交替层叠。栅极绝缘层可以插置在垂直字线柱和电阻层之间。沟道层可以布置在栅极绝缘层和电阻层之间。
在本公开的示例性实施方式中，一种三维电阻式存储器装置可以包括：半导体基板、单个字线柱、栅极绝缘层、多个电阻层、沟道层和多条位线。半导体基板可以在行方向和列方向上包括多个存储器组区域。单个字线柱可以在各个存储器组区域中从半导体基板的上表面垂直延伸。栅极绝缘层可以被配置成围绕字线柱的侧壁。电阻层可以垂直层叠在字线柱的两侧。沟道层可以插置在电阻层和栅极绝缘层之间。位线可以与电阻层电连接。
在本公开的示例性实施方式中，一种三维电阻式存储器装置可以包括：在行方向和列方向上布置的存储器组。每一个存储器组可以包括一条字线、与字线相交的多条位线以及连接在字线和位线之间的多个存储器单元。每一个存储器单元可以包括被配置成响应于字线的电压而导通的开关元件以及与开关元件并联连接的可变电阻器。
在本公开的示例性实施方式中，一种三维电阻式存储器装置可以包括：一对位线结构、多条字线和存储器单元。位线结构可以在列方向上延伸。字线可以通过均匀间隙彼此隔开。字线可以在垂直方向上延伸以与位线结构相交。存储器单元可以布置在字线和位线结构之间的交叉点处。每一个存储器单元可以包括被配置成响应于字线的电压而导通的开关元件，以及与开关元件并联连接并且与位线结构电连接的可变电阻器。
根据示例性实施方式，电阻层可以代替字线进行层叠，并且可以垂直形成字线。与具有较大厚度以具有布线电阻的字线不同，具有较小厚度的电阻层可以具有可变电阻器，使得三维电阻式存储器装置可以具有较低高度。
附图说明
根据以下结合附图的详细描述，将更清楚地理解本公开主题的上述和其它方面、特征和优点，其中：
图1是示出根据示例性实施方式的三维电阻式存储器装置的立体图；
图2A和图2B是示出根据示例性实施方式的三维电阻式存储器装置的存储器组的电路图；
图3是示出根据示例性实施方式的三维电阻式存储器装置的单位存储器单元的电路图；
图4是示出根据示例性实施方式的存储器组的平面图；
图5A至图5E是示出根据示例性实施方式的制造三维电阻式存储器装置的方法的截面图；
图6A至图6E是示出根据示例性实施方式的制造三维电阻式存储器装置的方法的立体图；
图7和图8是示出根据示例性实施方式的三维电阻式存储器装置的编程操作的电路图；
图9是示出根据示例性实施方式的三维电阻式存储器装置的读取操作的电路图；
图10A是示出根据示例性实施方式的字线具有第一宽度的三维电阻式存储器装置的平面图；
图10B是示出根据示例性实施方式的字线具有第二宽度的三维电阻式存储器装置的平面图；
图11是示出图10A和图10B中的三维电阻式存储器装置的电流-电压的曲线图。
图12是示出根据示例性实施方式的包括固态驱动器(SSD)的数据处理***的图；
图13是示出根据示例性实施方式的包括存储器***的数据处理***的图；
图14是示出根据示例性实施方式的包括存储器***的数据处理***的图；
图15是示出根据示例性实施方式的包括存储器***的网络***的图；以及
图16是示出根据示例性实施方式的存储器***中的存储存储器的框图。
具体实施方式
将参照附图更详细地描述本教导的各种实施方式。附图是各种实施方式(和中间结构)的示意图。这样，由于例如制造技术和/或公差的原因，可以预期图示的配置和形状的变化。因此，所描述的实施方式不应被解释为限于本文示出的特定配置和形状，而是可以包括不脱离如所附权利要求中限定的本教导的精神和范围的配置和形状的偏差。
本文参照本教导的理想化实施方式的截面图示和/或平面图示来描述本教导。然而，本教导的实施方式不应被解释为限制发明构思。尽管将会示出和描述本教导的一些实施方式，但是本领域普通技术人员可以理解，在不脱离本教导的原理和精神的情况下，可以对这些实施方式进行改变。
图1是示出根据示例性实施方式的三维电阻式存储器装置的立体图。
参照图1，示例性实施方式的三维电阻式存储器装置10可以包括存储器单元阵列CA和控制电路块CB。例如，存储器单元阵列CA可以层叠在控制电路块CB上。
存储器单元阵列CA可以包括多条字线、多条位线和多个存储器单元。可以基于字线将存储器单元阵列CA分类为存储器组GR11～GRmn。存储器组GR11～GRmn中的每一个可以与控制电路块CB电连接。存储器组GR11～GRmn可以独立操作。如本文所用，波浪符“～”表示组件的范围。例如，“GR11～GRmn”表示图1所示的存储器组GR11、GR12、……、GRmn-1和GRmn。
尽管在附图中没有详细描述，但是控制电路块CB可以包括被配置成驱动存储器组GR11～GRmn的控制逻辑、电压发生电路、读取/写入电路和解码电路。
图2A和图2B是示出根据示例性实施方式的三维电阻式存储器装置的存储器组的电路图。为了便于解释，可以示出存储器组GR11～GRmn中的第一存储器组GR11和第二存储器组GR12。
参照图2A和图2B，第一存储器组GR11和第二存储器组GR12中的每一个可以包括字线WL1和WL2、多条位线BL1至BLm以及多个存储器单元MC1_1～MC1_m和MC2_1～MC2_m
字线WL1和WL2可以分别被分配给存储器组GR11和GR12。字线WL1和WL2可以在图2A和图2B的z方向(即，基本垂直于半导体基板的表面的方向)上延伸。字线WL1和WL2中的每一条可以连接到控制电路块CB的解码电路DC，以被选择性地启用。位线BL1至BLm可以以两条位线为单位进行层叠。存储器单元MC1_1～MC1_m和MC2_1～MC2_m可以在z方向上层叠并且与存储器组GR11和GR12中的字线连接。例如，存储器组GR11和GR12中的任何一个中的存储器单元MC1_1～MC1_m和MC2_1～MC2_m可以基于字线形成成对存储器单元。存储器单元MC1_1～MC1_m和MC2_1～MC2_m中的成对存储器单元可以进行层叠。
例如，在第一存储器组GR11中，连接到第一位线BL1的第一存储器单元MC1_1和连接到第二位线BL2的第二存储器单元MC1_2可以分别连接到第一字线WL1。第一存储器单元MC1_1和第二存储器单元MC1_2可以彼此连接以形成第一叠层1st_ST。
在第一存储器组GR11中，连接到第三位线BL3的第三存储器单元MC1_3和连接到第四位线BL4的第四存储器单元MC1_4可以分别连接到第一字线WL1。第三存储器单元MC1_3和第四存储器单元MC1_4可以彼此连接，以在第一叠层1st_ST上形成第二叠层2nd_ST。可以以上述方式考虑存储器单元的数量来设置叠层的数量。
在示例性实施方式中，存储器组GR11和GR12中的每一个中的存储器单元MC1_1～MC1_m和MC2_1～MC2_m可以分别共同连接到字线WL1和WL2。因此，示例性实施方式的存储器组GR11和GR12可以被理解为垂直页(vertical page)。
此外，构成存储器组GR11和GR12中的每一个中的叠层的一对存储器单元可以分别连接到不同的位线BL1～BLm。位线BL1～BLm可以与字线WL1和WL2相交。位线BL1～BLm可以连接到层叠的存储器单元MC1_1～MC1_m和MC2_1～MC2_m。例如，位线BL1～BLm可以在y方向(即，列方向)上延伸。
例如，第一位线BL1和第二位线BL2可以在第一叠层1st_ST上平行地延伸。第一位线BL1和第二位线BL2可以分别连接到第一存储器单元MC1_1和第二存储器单元MC1_2。第三位线BL3和第四位线BL4可以在第二叠层2nd_ST上平行延伸。第三位线BL3和第四位线BL4可以分别连接到第三存储器单元MC1_3和第四存储器单元MC1_4。
位线BL1～BLm中的每一条可以与位于相同列和相同层(即，相同叠层)上的存储器单元电连接。例如，第一列上的存储器组GR11～GR1n的第一存储器单元MC1_1～MCn_1可以共同连接到第一位线BL1。
图3是示出根据示例性实施方式的三维电阻式存储器单元的单位存储器单元的电路图。
参照图3，存储器单元MC可以包括开关元件SW和可变电阻器VR。
例如，开关元件SW可以包括具有垂直沟道的垂直晶体管。例如，开关元件SW可以包括TFT(薄膜晶体管)。开关元件SW可以根据字线WL的电压电平而导通，以切换位线BL的电压。
可变电阻器VR可以与开关元件SW并联连接。例如，可变电阻器VR可以并联连接在开关元件SW的源极和漏极之间，即与开关元件SW的沟道层并联连接。当可变电阻器VR的一个端子和可变电阻器VR的另一端子之间的电压差可以是阈值电压或更高时，可变电阻器VR可以导通。当可变电阻器导通时，可变电阻器VR的电阻低于开关元件SW的截止电阻并且高于开关元件SW的导通电阻。
开关元件SW和可变电阻器VR可以共同连接在位线BL和地(或源极)之间。
当写入电压(或写入电流)被施加到位线BL并且字线WL被启用时，开关元件SW可以通过字线WL的电压电平和位线BL的电压电平之间的电压差而导通。因此，被施加到位线BL的写入电压(或写入电流)可以通过开关元件SW的沟道层传输到下一组上的存储器单元。
当在写入电压(或写入电流)被施加到位线BL情况下字线WL被禁用时，开关元件SW可以截止。然而，通过可变电阻器VR的阈值电压，可以在可变电阻器VR的一个端子和可变电阻器VR的另一端子之间产生电压差。因此，可变电阻器VR可以导通。并且然后，可以将写入电压(或写入电流)提供给导通的可变电阻器VR。导通的可变电阻器VR的电阻可以根据写入电压(或写入电流)而改变，以低于开关元件SW的截止电阻。
被施加到位线BL的电压或电流可以通过与开关元件SW并联连接的可变电阻器VR传输到下一组上的存储器单元，而不经过开关元件SW。在传输电流或电压期间，数据可以存储(或写入或编程)在可变电阻器VR中。
图4是示出根据示例性实施方式的存储器组的平面图。例如，图4示出了存储器组的一个叠层。
参照图4，存储器组GR11～GR12可以布置成矩阵形状。
字线WL11～WL23可以布置在存储器组GR11～GR23中的每一个中。
电阻层120可以在x方向上布置在字线WL11～WL23的两端。电阻层120中的每一层可以在y方向(列方向)上延伸而不断开。例如，电阻层120可以对应于图2A和图2B的可变电阻器VR。
栅极绝缘层140和沟道层130可以插置在字线WL11～WL23和电阻层120之间。例如，栅极绝缘层140可以形成在字线WL11～WL23和沟道层130之间。沟道层130可以形成在栅极绝缘层140和电阻层120之间。
类似于电阻层120，沟道层130可以在y方向(列方向)上延伸而不断开。
相同列上的字线WL11～WL23可以通过层间绝缘层135彼此电隔离。
电阻层120和沟道层130可以电连接到位线BLs_even和BLs_odd。例如，位于字线WL11～WL23左侧(或一侧)的电阻层120和沟道层130可以连接到偶数位线BLs_even中的一条。位于字线WL11～WL23右侧(或另一侧)的电阻层120和沟道层130可以连接到奇数位线BLs_odd中的一条。
在示例性实施方式中，可以位于相同的列并且连接到相同位线的存储器单元MC可以对应于一般的NAND闪存存储器的存储器串。
例如，当可能执行存储器串的存储器单元MC中的选定存储器单元的存储器操作时，可以禁用连接到选定存储器单元的字线，并且可以启用其余字线。然后，可以将用于存储器操作的写入电压和/或写入电流施加到与选定存储器单元连接的位线。因此，除了选定存储器单元之外的其余存储器单元的开关元件可以导通，并且只有选定存储器单元的开关元件可以截止。
因此，可以将位线的写入电压(和/或写入电流)传输到未选存储器单元的开关元件SW和选定存储器单元的电阻层120(即，可变电阻器)，从而可以对选定存储器单元的电阻层120(即，可变电阻器)执行存储器操作。
图5A至图5E是示出根据示例性实施方式的制造三维电阻式存储器装置的方法的截面图，并且图6A至图6E是示出根据示例性实施方式的制造三维电阻式存储器装置的方法的立体图。例如，图5A至图5E和图6A至图6E示出了位于相同行中的两个相邻存储器组。此外，图5A至图5E是沿图4中的线V-V’截取的截面图。
参照图5A和图6A，可以设置具有器件层的半导体基板100。例如，半导体基板100可以包括杂质区域。器件层可以包括用于驱动存储器装置的控制电路，例如其中可以集成包括解码电路的晶体管的层。
绝缘层110和电阻层120可以交替层叠在半导体基板100上以形成层叠结构S。例如，绝缘层110可以包括氧化硅层、氮化硅层等，但不限于特定的绝缘材料。电阻层120可以具有根据各种电学条件而改变的电阻值。电阻层120可以对应于图3中的可变电阻器VR。示例性实施方式的电阻层120可以包括硫族化合物(chalcogenide compound)、过渡金属化合物、铁电体、铁磁物质等，但不限于特定的材料。例如，电阻层120可以包括金属氧化物。金属氧化物可以包括过渡金属氧化物(例如，氧化镍、氧化钛、氧化铪、氧化锆、氧化钨、氧化钴等)、钙钛矿材料(例如STO(SrTiO)、PCMO(PrCaMnO))等。
此外，电阻层120可以包括相变材料。相变材料可以包括硫族化物材料(chalcogenide material)，例如Ge-Sb-Te(GST)。电阻层120可以通过加热而被稳定化至晶态或非晶态中的任何一种，以表现出在不同电阻状态之间的切换特性。
电阻层120可以包括具有插置在两个磁性层之间的隧穿势垒层(tunnel barrierlayer)的结构。磁性层可以包括NiFeCo、CoFe等。隧穿势垒层可以包括Al2O3等。根据磁性层的磁化方向，电阻层120可以具有在不同电阻状态之间的切换特性。例如，当两个磁性层的磁化方向彼此平行时，电阻层120可以具有低电阻状态。相反，当两个磁性层的磁化方向彼此反平行(anti-parallel)时，电阻层120可以具有高电阻状态。
电阻层120可以具有用于执行电阻变化操作的厚度。例如，电阻层120可以具有用于执行电阻变化操作的最小厚度。绝缘层110可以具有用于电隔离电阻层120的厚度。
层叠结构S的高度可以低于与层叠结构S具有基本相同的层数的NAND闪存结构的高度，所述NAND闪存结构可以包括层叠的字线。
如上所述，NAND闪存存储器可以包括层叠的字线。为了对字线提供信号传输特性(即，布线电阻)，字线可能具有较大厚度。因此，在不减少字线的层叠数量的情况下，NAND闪存存储器结构的高度可能受到限制。
相反，电阻层120可以具有最小厚度(例如，约几纳米)，以与字线不同地执行电阻变化操作，使得电阻层120的厚度可以小于字线的厚度。
结果，当层叠结构S和NAND闪存存储器的层叠层数可以相同时，层叠结构S的高度可以低于NAND闪存存储器的高度。
在示例性实施方式中，绝缘层110和电阻层120可以交替层叠在半导体基板110上以形成层叠结构S。绝缘层110可以层叠在层叠结构S的最上表面上。另选地，当绝缘层形成在器件层上时，电阻层120和绝缘层110可以交替层叠以形成层叠结构。
参照图4、图5B和图6B，可以蚀刻层叠结构S以形成第一孔H1。第一孔H1可以具有被配置成暴露半导体基板110的线性形状。第一孔H1可以在图4的列方向上延伸。可以通过各向异性地蚀刻绝缘层110和电阻层120来形成第一孔H1。在形成第一孔H1的蚀刻工艺中，可以使用与绝缘层110相比对电阻层120进行过蚀刻(over-etching)的蚀刻剂。因此，与绝缘层110相比，可以过蚀刻电阻层120，以在可以形成电阻层120的区域形成沟道槽Hc。
在示例性实施方式中，在形成第一孔H1之后，可以附加地蚀刻通过第一孔H1暴露的电阻层120，以在可以形成电阻层120的区域形成沟道槽Hc。
参照图5C和图6C，沟道层130可以形成在沟道槽Hc中。沟道层130可以包括掺杂多晶硅层、氧化硅层、碳纳米管层、石墨烯层、过渡金属二硫族化物单层(transition metaldichalcogenide monolayer)和MoS2层中的至少一种。例如，沟道层130可以包括用作TFT的沟道的材料(例如，非晶硅层)。此外，沟道层130可以包括具有铟、镓、锌和氧的材料(即，IGZO)，其为氧化物TFT的沟道。例如，沟道层130可以具有均匀厚度。沟道层130可以形成在具有第一孔H1的层叠结构的表面上。沟道层130的均匀厚度可以对应于掩埋沟道槽Hc。可以各向异性地蚀刻沟道层130以使沟道层130填充沟道槽Hc。因此，沟道层130可以被配置成与层叠结构S的各个电阻层120接触。沟道层130可以在y方向上延伸。
参照图5D和图6D，可以用层间绝缘层135填充第一孔H1。可以蚀刻第一孔H1中的层间绝缘层135以形成多个第二孔H2。第二孔H2可以具有图案形状。
可以在第二孔H2的内表面上形成栅极绝缘层140。例如，可以各向异性地处理栅极绝缘层140以在第二孔H2的底表面上暴露半导体基板100。
在示例性实施方式中，栅极绝缘层140可以包括氧化硅层，但不限于特定的绝缘材料。
参照图5E和图6E，可以用导电层填充第二孔H2以形成字线柱150。字线柱150的导电层可以包括金属层(例如，具有良好间隙填充特性的钨层)。字线柱150可以对应于位于图2A和图2B以及图4中的一个存储器组中的字线。
虽然图中未示出，但字线柱150可以连接到半导体基板100的器件层中的控制电路块以接收启用电压。此外，字线柱150可以通过附加的接触线接收启用电压。字线WL可以具有被配置成与电压线接触的上表面。
图7和图8是示出根据示例性实施方式的三维电阻式存储器装置的编程操作的电路图。图7是以连接到一条字线的页单元而示出存储器单元的等效电路图。图8是以连接到一对位线的串单元而示出存储器单元的等效电路图。
为了便于解释，一个页可以包括8个存储器单元，并且一个串可以包括5个存储器单元。
此外，可以示出针对在第二字线WL2和第一位线BL1之间的存储器单元MC2_1的存储器操作(即，存储器单元的编程操作、读取操作和擦除操作)。
参照图7和图8，除了连接到待选择的存储器单元MC2_1的第二字线WL2(以下称为选定字线)之外，可以将启用电压施加到其余字线WL1和WL3～WL5(以下称为未选字线)。
可以将写入(或编程)电压和写入电流Ip施加到与待选择的存储器单元MC2_1连接的第一位线BL1(以下称为选定位线)。
写入电压和写入电流Ip可以具有用于改变可变电阻器VR(即电阻层120的特性)的电平。
将启用电压施加到未选字线WL1和WL3～WL5。连接到未选字线WL1和WL3～WL5的存储器单元的开关元件SW可以由启用电压导通。例如，启用电压可以具有不小于存储器单元MC2_1中的开关元件的阈值电压的电平的电平。可以使连接到选定字线WL2的存储器单元MC2_1～MC2_8截止。
因此，通过选定位线BL1传输的写入电流Ip可以流过连接在选定位线BL1和未选字线WL3～WL5之间的存储器单元MC5_1、MC4_1和MC3_1的开关元件SW的沟道层。相反，因为选定字线WL2被禁用，所以连接在选定位线BL1和选定字线WL2之间的存储器单元MC2_1的开关元件SW可以截止。此时，可变电阻器VR的连接到存储器单元MC3_1的一个端子具有写入电压的电平，并且可变电阻器VR的连接到存储器单元MC1_1的另一端子具有接地电压的电平。因此，可变电阻器VR通过其一个端子和其另一端子之间的电压差而导通。
导通的可变电阻器VR包括低于开关元件SW的截止电阻的电阻。然而，导通的可变电阻器VR的电阻高于开关元件SW的导通电阻。因为存储器单元MC2_1的开关元件SW具有截止电阻，所以写入电压和/或写入电流Ip可以流过电阻低于开关元件SW的截止电阻的导通的可变电阻器VR。在上述过程中，可变电阻器VR的电阻状态可以通过写入电压和/或写入电流Ip而改变，以执行写入(编程)操作。因此，数据被存储在可变电阻器VR中。可变电阻器VR的电阻状态(或电平)可以通过写入电压和写入电流施加方法而改变。
在示例性实施方式中，写入电流可以流过并联连接到禁用的开关元件的可变电阻器，并且对可变电阻器进行写入(编程)。写入电压和写入电流可以改变可变电阻器(即，电阻层)的特性，以形成与开关元件并联连接的细丝(filament)。
可以将与写入电流具有相反极性的电流施加到选定存储器单元MC2_1以擦除存储器单元MC2_1中的数据。
图9是示出根据示例性实施方式的三维电阻式存储器装置的读取操作的电路图。可以示出从经编程的存储器单元MC2_1读取数据的读取操作。
参照图9，可以禁用连接到待读取的存储器单元MC2_1的第二字线WL2(以下称为选定字线)。可以将启用电压施加到其余字线WL1和WL3～WL5(以下称为未选字线)。可以将读取电压和读取电流Ir施加到与待读取的存储器单元MC2_1连接的选定位线BL1。读取电流Ir不会改变可变电阻器VR的电阻。
连接到未选字线WL1和WL3～WL5的存储器单元的开关元件SW可以由启用电压导通。然而，连接到选定字线WL2的存储器单元MC2_1～MC2_8可以截止。
类似于写入操作，通过连接在选定位线BL1和未选字线WL3～WL5之间的存储器单元MC5_1、MC4_1和MC3_1的开关元件SW而传输读取电压和读取电流Ir。同时，因为连接在选定位线BL1和选定字线WL2之间的存储器单元MC2_1的开关元件SW可以截止，所以读取电流Ir可以流过电阻低于开关元件SW的截止电阻的可变电阻器VR。
当读取电流Ir流过经编程的(或经写入的)可变电阻器VR时，读取电流Ir的电流电平可以改变。流过经编程的(或经写入的)可变电阻器VR的读取电流Ir’可以被传输到控制电路块的感测放大器。感测放大器可以根据读取电流Ir’来确定可变电阻器VR的电阻状态。
图10A是示出根据示例性实施方式的字线具有第一宽度的三维电阻式存储器装置的平面图，图10B是示出根据示例性实施方式的字线具有第二宽度的三维电阻式存储器装置的平面图，并且图11是示出图10A和图10B中的三维电阻式存储器装置的电流-电压的曲线图。
参照图10A和图10B，可以通过字线WL1～WL3的宽度W1和W2来改变用于导通可变电阻器VR的阈值电压△V。
当字线WL1～WL3的宽度W1和W2可以增加时，开关元件SW中的沟道层130的长度也可以延长。此外，并联连接到开关元件SW的沟道层130的电阻层120的长度(即，可变电阻器VR的长度)也可以延长。
如图11所示，当可变电阻器VR的长度可以改变时，阈值电压ΔV也可以改变。也就是说，可变电阻器VR的阈值电压ΔV可以与可变电阻器VR的长度成比例地增加。在图11中，情况1可以表示图10A中可变电阻器VR的阈值电压ΔV1，并且情况2可以表示图10B中可变电阻器VR的阈值电压ΔV2。
结果，可以通过控制字线WL1～WL3的宽度W1和W2来确定可变电阻器VR的阈值电压ΔV。此外，可以考虑阈值电压ΔV来确定字线WL1～WL3的宽度W1和W2。
根据示例性实施方式，可以对代替字线的电阻层进行层叠。字线可以垂直地形成。与具有较大厚度以具有布线电阻的字线不同，具有较小厚度的电阻层可以具有可变电阻器，使得三维电阻式存储器装置可以具有较低高度。
图12是示出根据示例性实施方式的包括固态驱动器(SSD)的数据处理***的图。
参照图12，数据处理***1000可以包括主机装置1100和固态驱动器(SSD)1200。
SSD 1200可以包括控制器1210、缓冲器存储器装置1220、存储存储器1231～123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以被配置成控制SSD 1200的操作。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、纠错码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250向主机装置1100发送信号SGL/从主机装置1100接收信号SGL。信号SGL可以包括命令、地址、数据等。主机接口单元1211可以被配置成根据主机装置的协议将主机装置1100和SSD 1200彼此进行接口连接。例如，主机接口单元1211可以通过标准接口协议中的任何一种与主机装置1100进行接口连接，标准接口协议例如是高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附接SCSI(SAS)、***组件互连(PCI)、高速PCI(PCI-E)、IEEE1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、紧凑式闪存(CF)卡等。
控制单元1212可以被配置成分析和处理从主机装置1100输入的信号SGL。控制单元1212可以被配置成根据用于驱动SSD 1200的固件或软件来控制后台功能块。随机存取存储器1213可以用作用于驱动固件或软件的操作存储器。
ECC单元1214可以被配置成生成被传输到存储存储器1231～123n的数据的奇偶校验数据。生成的奇偶校验数据和数据可以被存储在存储存储器1231～123n中。ECC单元1214可以基于奇偶校验数据而检测从存储存储器1231～123n读取的数据的错误。当检测到的错误可能在可校正的范围内时，ECC单元1214可以校正检测到的错误。
存储器接口单元1215可以根据控制单元1212的控制向存储存储器1231～123n提供诸如命令、地址等的控制信号。存储器接口单元1215可以根据控制单元1212的控制向存储存储器1231～123n发送数据/从存储存储器1231～123n接收数据。例如，存储器接口单元1215可以向存储存储器1231～123n提供存储在缓冲器存储器装置1220中的数据，或者向缓冲器存储器装置1220提供从存储存储器1231～123n读取的数据。
缓冲器存储器装置1220可以被配置成临时存储待存储在存储存储器1231～123n中的数据。此外，缓冲器存储器装置1220可以被配置成临时存储从存储存储器1231～123n读取的数据。缓冲器存储器装置1220中临时存储的数据可以根据控制器1210的控制而被传输到主机装置1100或存储存储器1231～123n。
存储存储器1231～123n可以用作SSD 1200的存储介质。存储存储器1231～123n中的每一个可以通过多个信道CH1～CHn连接到控制器1210。一个信道可以连接到至少一个存储存储器。至少一个存储存储器可以连接到相同的信号总线和相同的数据总线。
电源1240可以被配置成向SSD 1200的后台提供通过电源连接器1260输入的电力PWR。电源1240可以包括辅助电源1241。当可能产生突然断电时，辅助电源1241可以提供电力PWR，以正常停止SSD 1200。辅助电源1241可以包括大容量电容器。
根据主机装置1100和SSD 1200之间的接口类型，信号连接器1250可以包括各种连接器。
根据主机装置1100的电源类型，电源连接器1260可以包括各种连接器。
图13是示出根据示例性实施方式的包括存储器***的数据处理***的图。
参照图13，数据处理***2000可以包括主机装置2100和存储器***2200。
主机装置2100可以包括诸如印刷电路板(PCB)的板。尽管未在附图中示出，但是主机装置2100可以包括用于执行主机装置2100的功能的后台功能块。
主机装置2100可以包括连接端子2110，例如插座、插槽、连接器等。存储器***2200可以安装在连接端子2110上。
存储器***2200可以包括诸如PCB的基板。存储器***2200可以称为存储器模块或存储卡。存储器***2200可以包括控制器2210、缓冲器存储器装置2220、诸如非易失性存储器装置的存储存储器2231～2232、电源管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以被配置成控制存储器***2200的操作。控制器2210可以具有与图12中的控制器1210的配置基本相同的配置。
缓冲器存储器装置2220可以被配置成临时存储待存储在存储存储器2231～2232中的数据。此外，缓冲器存储器装置2220可以被配置成临时存储从存储存储器2231～2232读取的数据。根据控制器2210的控制，可以将缓冲器存储器装置2220中临时存储的数据传输到主机装置2100或存储存储器2231～2232。
存储存储器2231～2232可以用作存储器***2200的存储介质。
PMIC 2240可以向存储器***2200的后台提供通过连接端子2250输入的电力。PMIC 2240可以被配置成根据控制器2210的控制来管理存储器***2200的电力。
连接端子2250可以连接到主机装置2100的连接端子2110。可以通过连接端子2250在主机装置2100和存储器***2200之间传输信号(例如命令、地址、数据等)和电力。根据主机装置2100和存储器***2200之间的接口类型，连接端子2250可以具有各种配置。连接端子2250可以位于存储器***2200的任一侧面。
图14是示出根据示例性实施方式的包括存储器***的数据处理***的图。
参照图14，数据处理***3000可以包括主机装置3100和存储器***3200。
主机装置3100可以包括诸如印刷电路板(PCB)的板。尽管未在附图中示出，但是主机装置3100可以包括用于执行主机装置3100的功能的后台功能块。
存储器***3200可以具有表面安装型(surface-mounting type)封装。存储器***3200可以通过焊料球3250安装在主机装置3100上。存储器***3200可以包括控制器3210、缓冲器存储器装置3220、和存储存储器3230。
控制器3210可以被配置成控制存储器***3200的操作。控制器3210可以具有与图12中的控制器1210的配置基本相同的配置。
缓冲器存储器装置3220可以被配置成临时存储待存储在存储存储器3230中的数据。此外，缓冲器存储器装置3220可以被配置成临时存储从存储存储器3230读取的数据。根据控制器3210的控制，可以将缓冲器存储器装置3220中临时存储的数据传输到主机装置3100或存储存储器3230。
存储存储器3230可以用作存储器***3200的存储介质。
图15是示出根据示例性实施方式的包括存储器***的网络***的图。
参照图15，网络***4000可以包括通过网络4500彼此连接的服务器***4300和多个客户端***4410～4430。
服务器***4300可以被配置成响应于客户端***4410～4430的请求而提供数据服务。例如，服务器***4300可以存储从客户端***4410～4430提供的数据。另选地，服务器***4300可以向客户端***4410～4430提供数据。
服务器***4300可以包括主机装置4100和存储器***4200。
图16是示出根据示例性实施方式的存储器***中的存储存储器的框图。
参照图16，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压发生器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1～WLm和位线BL1～BLn之间的交叉点处的存储器单元MC。
行解码器320可以通过字线WL1～WLm连接到存储器单元阵列310。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以被配置成对从外部装置提供的地址进行解码。行解码器320可以基于解码结果选择并驱动字线WL1～WLm。例如，行解码器320可以向字线WL1～WLm提供由电压发生器350提供的字线电压。
数据读取/写入块330可以通过位线BL1～BLn连接到存储器单元阵列310。数据读取/写入块330可以包括对应于位线BL1～BLn的读取/写入块RW1～RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。根据操作模式，数据读取/写入块330可以作为写入驱动器或检测放大器来操作。例如，数据读取/写入块330可以作为写入驱动器来操作，所述写入驱动器被配置成将从外部装置提供的数据存储在存储器单元阵列310中。另选地，数据读取/写入块330可以作为检测放大器来操作，所述检测放大器被配置成从存储器单元阵列310读取数据。
列解码器340可以根据控制逻辑360的控制来操作。行解码器320可以被配置成对从外部装置提供的地址进行解码。基于解码结果，列解码器340可以将数据读取/写入块330的对应于位线BL1～BLn的读取/写入块RW1～RWn连接到数据输入/输出线或数据输入/输出缓冲器。
电压发生器350可以被配置成生成用于非易失性存储器装置300的后台操作的电压。由电压发生器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，可以将在编程操作中生成的编程电压施加到可以执行编程操作的存储器单元的字线。另选地，可以将在擦除操作中生成的擦除电压加到可以执行擦除操作的存储器单元的阱区。此外，可以将在读取操作中生成的读取电压施加到可以执行读取操作的存储器单元的字线。
控制逻辑360可以被配置成基于从外部装置提供的控制信号来控制非易失性存储设备300的操作。例如，控制逻辑360可以控制非易失性存储器装置300的读取操作、写入操作和擦除操作。
本教导的上述实施方式旨在例示而非限制本教导。各种替代方案和等同方案是可行的。本教导不受本文描述的实施方式的限制。本教导也不限于任何特定类型的半导体装置。基于本公开的其它添加、删减或修改是可行的，并且旨在落入所附权利要求的范围内。
相关申请的交叉引用
本申请要求2020年1月3日在韩国知识产权局提交的韩国专利申请No.10-2020-0000715的优先权，其全部内容通过引用并入本文。
Claims (19)
1.一种电阻式存储器装置，该电阻式存储器装置包括：
垂直字线柱，所述垂直字线柱形成在半导体基板上；
多个电阻层，所述多个电阻层层叠在所述垂直字线柱的两侧；
栅极绝缘层，所述栅极绝缘层插置在所述垂直字线柱和所述电阻层之间；以及
沟道层，所述沟道层插置在所述栅极绝缘层和所述电阻层之间。
2.根据权利要求1所述的电阻式存储器装置，其中，所述电阻层包括硫族化合物、过渡金属化合物、铁电体、铁磁物质和金属氧化物中的一种。
3.根据权利要求1所述的电阻式存储器装置，其中，所述沟道层包括掺杂多晶硅层、氧化硅层、碳纳米管层、石墨烯层、过渡金属二硫族化物单层TMDC、MoS2层、非晶硅层和铟镓锌氧化物IGZO层中的至少一种。
4.根据权利要求1所述的电阻式存储器装置，该电阻式存储器装置还包括连接到所述沟道层和相邻电阻层的多条位线。
5.根据权利要求1所述的电阻式存储器装置，该电阻式存储器装置还包括用于电隔离层叠的所述电阻层的多个绝缘层。
6.一种电阻式存储器装置，该电阻式存储器装置包括：
半导体基板，所述半导体基板在行方向和列方向上具有多个存储器组区域；
字线柱，所述字线柱在每一个所述存储器组区域中垂直地形成在所述半导体基板的表面上；
栅极绝缘层，所述栅极绝缘层被配置成围绕所述字线柱的侧壁；
多个电阻层，所述多个电阻层在垂直于所述半导体基板的表面的方向上层叠在所述字线柱的两侧；
沟道层，所述沟道层插置在所述栅极绝缘层和所述电阻层之间；以及
多条位线，所述多条位线分别连接到所述电阻层。
7.根据权利要求6所述的电阻式存储器装置，其中，所述字线柱与在相邻的所述存储器组区域中的字线柱电隔离，并且位于相同列和相同层上的所述电阻层和相邻于所述电阻层的所述沟道层在所述列方向上延伸而不断开。
8.根据权利要求6所述的电阻式存储器装置，其中，当选择电压被施加到所述字线柱时，所述电阻层具有高于所述沟道层的电阻值的电阻值，并且当所述选择电压没有被施加到所述字线柱时，所述电阻层具有低于所述沟道层的电阻值的电阻值。
9.根据权利要求6所述的电阻式存储器装置，其中，所述电阻层包括硫族化合物、过渡金属化合物、铁电体、铁磁物质和金属氧化物中的一种。
10.根据权利要求6所述的电阻式存储器装置，其中，所述沟道层包括掺杂多晶硅层、氧化硅层、碳纳米管层、石墨烯层、过渡金属二硫族化物单层TMDC、MoS2层、非晶硅层和铟镓锌氧化物IGZO层中的至少一种。
11.一种电阻式存储器装置，该电阻式存储器装置包括：
多个存储器组，所述多个存储器组沿行方向和列方向布置，每一个所述存储器组包括一条字线、与所述字线相交的多条位线以及连接在所述字线和所述位线之间的多个存储器单元，
其中，每一个所述存储器单元包括：
开关元件，所述开关元件被配置成响应于所述字线的电压而导通；以及
可变电阻器，所述可变电阻器与所述开关元件并联连接，以通过使所述开关元件截止而被编程。
12.根据权利要求11所述的电阻式存储器装置，其中，所述字线沿着第一方向延伸，并且所述多条位线沿着所述第一方向层叠以与所述字线相交。
13.根据权利要求12所述的电阻式存储器装置，其中，每一个所述存储器组包括沿着所述第一方向层叠的多个叠层，并且
其中，每一个所述叠层包括：
一对位线，所述一对位线位于所述字线的两侧；以及
一对存储器单元，所述一对存储器单元分别连接在所述字线和所述一对存储器单元之间。
14.根据权利要求11所述的电阻式存储器装置，其中，位于相同列上的所述存储器组共享所述位线。
15.根据权利要求11所述的电阻式存储器装置，其中，当所述可变电阻器导通时，所述可变电阻器的电阻低于所述开关元件的截止电阻，并且高于所述开关元件的导通电阻。
16.一种电阻式存储器装置，该电阻式存储器装置包括：
一对位线结构，所述一对位线结构在列方向上延伸；
多条字线，所述多条字线通过均匀的间隙彼此隔开，并且在垂直方向上延伸以与所述位线结构相交；以及
存储器单元，所述存储器单元形成在所述字线和所述位线结构之间的交叉点处，
其中，每一个所述存储器单元包括：
开关元件，所述开关元件被配置成响应于所述字线的电压而导通；以及
可变电阻器，所述可变电阻器与所述开关元件并联连接，并且与所述位线结构电连接。
17.根据权利要求16所述的电阻式存储器装置，其中：
所述位线结构包括层叠的位线；
所述存储器单元布置在所述字线和所述位线之间；并且
所述可变电阻器与所述位线中的对应位线电连接。
18.根据权利要求17所述的电阻式存储器装置，其中，在所述字线中的未选字线与被施加有电流的位线之间的存储器单元被配置为执行编程操作、擦除操作或读取操作。
19.根据权利要求16所述的电阻式存储器装置，其中，当所述可变电阻器导通时，所述可变电阻器的电阻低于所述开关元件的截止电阻，并且高于所述开关元件的导通电阻。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2020-0000715 | 2020-01-03 | ||
| KR20200000715 | 2020-01-03 | ||
| KR1020200086204A KR20210087868A (ko) | 2020-01-03 | 2020-07-13 | 3차원 저항성 메모리 장치 |
| KR10-2020-0086204 | 2020-07-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113078182A true CN113078182A (zh) | 2021-07-06 |
Family
ID=76609062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010727739.8A Pending CN113078182A (zh) | 2020-01-03 | 2020-07-23 | 三维电阻式存储器装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113078182A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100002516A1 (en) * | 2008-07-02 | 2010-01-07 | Samsung Electronics Co., Ltd. | Integrated Circuit Memory Devices Having Vertically Arranged Strings of Memory Cells Therein and Methods of Operating Same |
| CN102122661A (zh) * | 2009-12-16 | 2011-07-13 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20170077184A1 (en) * | 2015-09-11 | 2017-03-16 | Sandisk 3D Llc | Three-dimensional resistive random access memory containing self-aligned memory elements |
| US20170103808A1 (en) * | 2015-10-13 | 2017-04-13 | HGST Netherlands B.V. | Planar variable resistance memory |
| CN106684089A (zh) * | 2015-11-05 | 2017-05-17 | 爱思开海力士有限公司 | 三维半导体器件及其制造方法 |
| US20170250224A1 (en) * | 2016-02-26 | 2017-08-31 | Sandisk Technologies Llc | Three-dimensional memory device with vertical semiconductor bit lines located in recesses and method of making thereof |
| CN107527914A (zh) * | 2016-06-20 | 2017-12-29 | 三星电子株式会社 | 垂直非易失性存储器装置及其制造方法 |
| CN110114876A (zh) * | 2017-11-16 | 2019-08-09 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
-
2020
- 2020-07-23 CN CN202010727739.8A patent/CN113078182A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100002516A1 (en) * | 2008-07-02 | 2010-01-07 | Samsung Electronics Co., Ltd. | Integrated Circuit Memory Devices Having Vertically Arranged Strings of Memory Cells Therein and Methods of Operating Same |
| CN102122661A (zh) * | 2009-12-16 | 2011-07-13 | 三星电子株式会社 | 半导体器件及其制造方法 |
| US20170077184A1 (en) * | 2015-09-11 | 2017-03-16 | Sandisk 3D Llc | Three-dimensional resistive random access memory containing self-aligned memory elements |
| US20170103808A1 (en) * | 2015-10-13 | 2017-04-13 | HGST Netherlands B.V. | Planar variable resistance memory |
| CN106684089A (zh) * | 2015-11-05 | 2017-05-17 | 爱思开海力士有限公司 | 三维半导体器件及其制造方法 |
| US20170250224A1 (en) * | 2016-02-26 | 2017-08-31 | Sandisk Technologies Llc | Three-dimensional memory device with vertical semiconductor bit lines located in recesses and method of making thereof |
| CN107527914A (zh) * | 2016-06-20 | 2017-12-29 | 三星电子株式会社 | 垂直非易失性存储器装置及其制造方法 |
| CN110114876A (zh) * | 2017-11-16 | 2019-08-09 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11744087B2 (en) | Three-dimensional resistive memory device | |
| US10026782B2 (en) | Implementation of VMCO area switching cell to VBL architecture | |
| US9922716B2 (en) | Architecture for CMOS under array | |
| KR101793286B1 (ko) | 수직의 비트 라인들 및 단면 워드 라인 아키텍처를 가지는 재프로그래밍 가능한 메모리 요소들의 3차원 어레이 | |
| US9530824B2 (en) | Monolithic three dimensional memory arrays with staggered vertical bit line select transistors and methods therfor | |
| KR101726460B1 (ko) | 수직의 비트 라인들을 가지는 재프로그래밍 가능한 비휘발성 메모리 요소의 3차원 어레이 | |
| US8526237B2 (en) | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof | |
| US9646691B2 (en) | Monolithic three dimensional memory arrays with staggered vertical bit lines and dual-gate bit line select transistors | |
| JP2016167332A (ja) | 記憶装置 | |
| US8085583B2 (en) | Vertical string phase change random access memory device | |
| US10355129B2 (en) | Vertical transistors with sidewall gate air gaps and methods therefor | |
| US10026478B1 (en) | Biasing scheme for multi-layer cross-point ReRAM | |
| US10255953B2 (en) | Bi-directional RRAM decoder-driver | |
| US9748479B2 (en) | Memory cells including vertically oriented adjustable resistance structures | |
| US9646880B1 (en) | Monolithic three dimensional memory arrays formed using sacrificial polysilicon pillars | |
| US10468459B2 (en) | Multiple vertical TFT structures for a vertical bit line architecture | |
| US11616098B2 (en) | Three-dimensional memory arrays, and methods of forming the same | |
| CN113078182A (zh) | 三维电阻式存储器装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |