CN113066436A - 显示面板及其控制方法、显示装置 - Google Patents

Abstract

本发明提供了显示面板及其控制方法、显示装置，包括阵列排布的多个像素单元，每一像素单元包括：像素电极、公共电极及其控制电极和插黑开关，插黑开关包括第一输入端和第一输出端，第一输入端连接插黑电极，第一输出端连接像素电极；其中，当像素单元处于插黑状态时，插黑开关开启，插黑电极用于加载插黑电压以使像素电极和公共电极驱使像素单元呈现黑画面；该方案可以降低对驱动电路的高输出频率的需求，以降低驱动电路的设计成本。

Description

显示面板及其控制方法、显示装置

技术领域

本发明涉及显示技术领域，尤其涉及显示器件的制造，具体涉及显示面板及其控制方法、显示装置。

背景技术

插黑技术通过在每两帧或多帧显示画面之间***黑画面帧，可以有效缓解液晶显示器画面拖尾的现象。

然而，现有的像素单元中，需要在传输相邻的两个数据电压之间再传输插黑信号，并且为了避免有效显示画面帧率降低，就需要在有效显示画面帧率对应的时间周期内分时向原本仅驱动像素进行显示的开关传输数据电压和插黑信号，以保证用于传输的数据电压和插黑信号的时间之和仍为有效显示画面帧率对应的时间周期；但是，这就需要用于传输数据电压和插黑信号的驱动电路具有更高的实际信号输出频率，这极大地增加了上述驱动电路的设计成本。

因此，有必要提供显示面板及其控制方法、显示装置，以降低对驱动电路的高输出频率的需求，以降低驱动电路的设计成本。

发明内容

本发明的目的在于提供显示面板及其控制方法、显示装置，通过设置插黑电极和插黑开关，并且将所述插黑开关的第一输入端连接所述插黑电极，所述插黑开关的第一输出端连接所述像素电极，在所述像素单元处于插黑状态时，所述插黑开关开启，所述插黑电极用于加载插黑电压以使所述像素电极和所述公共电极驱使所述像素单元呈现黑画面；解决了现有的因需要在有效显示画面帧率对应的时间周期内分时向原本仅驱动像素进行显示的开关传输数据电压和插黑信号，造成的驱动电路的设计成本较高的问题。

本发明提供显示面板，包括阵列排布的多个像素单元，每一所述像素单元包括：

像素电极；

公共电极；

插黑电极；以及

插黑开关，所述插黑开关包括第一输入端和第一输出端，所述第一输入端连接所述插黑电极，所述第一输出端连接所述像素电极；

其中，当所述插黑开关开启时，所述像素单元处于插黑状态，所述公共电极与像素电极的电位相同，驱使所述像素单元呈现黑画面；

其中，当所述插黑开关开启时，加载有插黑电压的所述插黑电极通过所述插黑开关和所述像素电极电性连接，使得所述像素电极和所述公共电极驱使所述像素单元呈现黑画面，以使所述像素单元处于插黑状态。

在一实施例中，还包括间隔排布的多条数据线，每一所述像素单元还包括：

显示开关，所述显示开关包括第二输入端和第二输出端，所述第二输入端连接对应的所述数据线，所述第二输出端连接所述像素电极；

其中，当所述显示开关开启时，所述公共电极加载有公共电压，所述像素电极加载有数据电压，以使所述像素单元处于显示状态。

在一实施例中，当所述像素单元处于所述插黑状态时，所述公共电极加载所述公共电压，所述插黑电压与所述公共电压的差值小于预设值。

在一实施例中，当一行所述像素单元处于所述显示状态时，另外一行或者多行所述像素单元处于所述插黑状态。

在一实施例中，还包括栅极驱动电路，所述栅极驱动电路电性连接每一所述像素单元中的所述插黑开关的控制端和所述显示开关的控制端。

在一实施例中，还包括间隔排布的多条显示栅极线和多条插黑栅极线，每一所述显示栅极线与对应行的所述像素单元中的多个所述显示开关的所述控制端电性连接以控制对应的多个所述显示开关的开启情况，每一所述插黑栅极线与对应行的所述像素单元中的多个所述插黑开关的所述控制端电性连接以控制多个所述插黑开关的开启情况。

在一实施例中，还包括间隔排布的多条栅极线，每一所述栅极线与对应行的所述像素单元中的多个所述显示开关的控制端电性连接以控制多个所述显示开关的开启情况，每一所述栅极线通过反相器与对应行的所述像素单元中的多个所述插黑开关的控制端电性连接以控制多个所述插黑开关的开启情况，且同一所述像素单元中的多个所述显示开关的所述控制端和多个所述插黑开关的所述控制端均与同一所述栅极线电性连接。

在一实施例中，所述显示开关和所述插黑开关为薄膜晶体管。

本发明提供显示面板的控制方法，应用于如上文任一所述的显示面板，所述显示面板的控制方法包括：

控制所述插黑开关开启，并向所述插黑电极加载插黑电压，使得加载有所述插黑电压的所述插黑电极通过所述插黑开关和所述像素电极电性连接，使得所述像素电极和所述公共电极驱使所述像素单元呈现所述黑画面，以使所述像素单元处于插黑状态。

在一实施例中，所述显示面板还包括间隔排布的多条数据线，每一所述像素单元还包括显示开关，所述显示开关包括第二输入端和第二输出端，所述第二输入端连接对应的所述数据线，所述第二输出端连接所述像素电极，所述显示面板的控制方法还包括：

控制所述显示开关开启，并向所述公共电极和所述像素电极分别加载公共电压和数据电压。

在一实施例中，所述显示面板的控制方法还包括：

控制一行所述显示开关开启以使对应行的所述像素单元处于所述显示状态，同时控制另外一行或者多行所述插黑开关开启以使对应一行或者多行的所述像素单元处于所述插黑状态。

在一实施例中，所述显示面板还包括间隔排布的多条显示栅极线和多条插黑栅极线，每一所述显示栅极线与对应行的所述像素单元中的多个所述显示开关的所述控制端电性连接，每一所述插黑栅极线与对应行的所述像素单元中的多个所述插黑开关的所述控制端电性连接，所述显示面板的控制方法还包括：

向一条所述显示栅极线加载对应的显示开启信号以控制对应行的所述显示开关开启，同时向另外一条或者多条所述插黑栅极线加载对应的插黑开启信号以控制对应行的所述插黑开关开启。

本发明提供显示装置，所述显示装置包括如上文任一所述的显示面板。

本发明提供了显示面板及其控制方法、显示装置，包括阵列排布的多个像素单元，每一所述像素单元包括像素电极、公共电极，通过在每一所述像素单元中设置插黑电极和插黑开关，并且将所述插黑开关的第一输入端连接所述插黑电极，将所述插黑开关的所述第一输出端连接所述像素电极；其中，当所述像素单元处于插黑状态时，将所述插黑开关设置为开启，所述插黑电极用于加载插黑电压以使所述像素电极和所述公共电极驱使所述像素单元呈现黑画面。该方案中通过在每一所述像素单元中设置所述插黑电极和所述插黑开关，使得任一行像素的插黑状态可以和其它任一行或者多行像素的显示状态并行进行，即整个显示面板任一行像素的插黑状态均不会额外占用或者压缩任一行像素的显示状态的时长，使得数据线可以维持原先的频率且仅传输数据电压，避免了对相应的驱动电路的高输出频率的需求，降低了相应的驱动电路的设计成本。

附图说明

下面通过附图来对本发明进行进一步说明。需要说明的是，下面描述中的附图仅仅是用于解释说明本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为本发明实施例提供的第一种显示面板的俯视示意图。

图2为本发明实施例提供的第二种显示面板的俯视示意图。

图3为本发明实施例提供的第三种显示面板的俯视示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要理解的是，术语“对应的”、“行”、“列”等指示的方位或位置关系为基于附图所示的方位或位置关系，以上方位或位置关系仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定，“电性连接”表示两者之间是导通的，不限制于是直接连接或者间接连接。

另外，还需要说明的是，附图提供的仅仅是和本发明关系比较密切的结构，省略了一些与申请关系不大的细节，目的在于简化附图，使申请点一目了然，而不是表明实际中装置就是和附图一模一样，不作为实际中装置的限制。

本发明提供显示面板，所述显示面板包括但不限于以下实施例。

在一实施例中，如图1所示，所述显示面板100包括阵列排布的多个像素单元101，每一所述像素单元101包括：像素电极102；公共电极103；插黑电极104；以及插黑开关105，所述插黑开关105包括第一输入端01和第一输出端02，所述第一输入端01连接所述插黑电极104，所述第一输出端02连接所述像素电极102；其中，当所述插黑开关105开启时，所述像素单元101处于插黑状态，所述公共电极103与所述像素电极102的电位相同，驱使所述像素单元101呈现黑画面；其中，当所述插黑开关105开启时，加载有插黑电压的所述插黑电极104通过所述插黑开关105和所述像素电极102电性连接，使得所述像素电极102和所述公共电极103驱使所述像素单元101呈现黑画面，以使所述像素单元101处于插黑状态。

其中，所述显示面板100可以为液晶显示面板、OLED显示面板或者Mini LED显示面板。例如，当所述显示面板100为液晶显示面板时，每一所述像素电极102和对应的所述公共电极103之间设有对应的多个液晶分子，当所述像素电极102和对应的所述公共电极103具有电压差时会产生对应的电场，所述电场会驱使对应的多个液晶分子偏转，使得对应的所述像素单元101呈现对应的画面。又例如，当所述显示面板100为OLED显示面板时，所述像素电极102可以理解为阳极，所述公共电极103可以理解为阴极，每一所述阳极和对应的所述阴极之间设有对应的发光部，当所述阳极和对应的所述阴极具有电压差时会产生对应的电场，在所述电场的作用下，所述阳极产生的空穴和所述阴极产生的电子就会发生移动，迁移到发光层，当二者在发光层相遇时，产生能量激子，从而激发发光分子最终产生可见光，使得对应的所述像素单元101呈现对应的画面。再例如，当所述显示面板100为Mini LED显示面板时，可以参考上文关于OLED显示面板的相关描述，区别在于Mini LED显示面板中的发光层的组成材料为无机材料，例如金属，而并非如OLED显示面板中的发光层的组成材料为有机材料。

具体的，此处以所述显示面板100为液晶显示面板为例进行说明。一般所述像素电极102会被加载数据电压，所述公共电极103会被加载公共电压，所述数据电压可以为和显示图像相关的信号，所述公共电压可以为恒定的电压信号，这样，位于所述像素电极102和对应的所述公共电极103之间的对应的多个液晶分子会偏转以使得对应的所述像素单元101呈现对应的画面。可以理解的，当所述像素单元101处于插黑状态时，所述插黑开关105开启，此时加载在所述插黑电极104上的插黑电压可以通过所述插黑开关105传输至所述像素电极102上，即此时所述像素电极102具有所述插黑电压，并且所述公共电极103具有所述公共电压，并且所述插黑电压和所述公共电压的差值所产生的电场可以驱使对应的多个液晶分子处于相应的偏转状态，进一步使得对应的所述像素单元101呈现黑画面。

在一实施例中，如图2所示，所述显示面板100还包括间隔排布的多条数据线03，每一所述像素单元101还包括：显示开关106，所述显示开关106包括第二输入端04和第二输出端05，所述第二输入端04连接对应的所述数据线03，所述第二输出端05连接所述像素电极102；其中，当所述显示开关106开启时，所述公共电极103加载有公共电压，所述像素电极102加载有数据电压，以使所述像素单元101处于显示状态。

其中，如图2所示，多条所述数据线03可以和多列所述像素单元101一一对应，相邻的两列所述像素单元101之间可以设有一条所述数据线03，所述数据线03可以与其中对应的一列所述像素单元101电性连接。具体的，每一列的多个所述第二输入端04均被对应的所述数据线03加载为对应的数据电压，每一所述数据电压在不同的时段可以具有对应的电压值；进一步的，多行所述显示开关106可以依次在不同的时段处于开启状态，使得每一行的多个所述像素电极102分别在对应的时段通过对应的多个所述显示开关106被加载为对应的数据电压值；再进一步的，以所述显示面板100为液晶显示面板为例，结合上文分析可知，所述像素电极102具有的所述数据电压值和所述公共电极103具有的所述公共电压之间的差值会产生对应的电场，使得位于所述像素电极102和对应的所述公共电极103之间的对应的多个液晶分子会偏转以使得对应的所述像素单元101呈现对应的画面，即每一所述像素电极102和所述公共电极103均驱使对应的所述像素单元101呈显示画面。

需要注意的是，为了实现高质量的显示状态和插黑状态，每一行的多个所述像素单元101处于所述显示状态的时段和处于所述插黑状态的时段应该无交集，也即位于同一行的多个所述插黑开关105和多个所述显示开关106不能同时处于开启状态。

可以理解的，根据上文分析可知，所述显示面板100插黑的原理为：所述插黑开关105开启，加载在所述插黑电极104上的插黑电压通过所述插黑开关105传输至所述像素电极102上，加载在所述像素电极102上的所述插黑电压和加载在所述公共电极103上的所述公共电压的差值所产生的电场可以驱使对应的多个液晶分子处于相应的偏转状态，进一步使得对应的所述像素单元101呈现黑画面，即本发明中是通过设置所述插黑开关105和所述插黑电极104来实现插黑的。

综上所述，本发明中的插黑不需要每一条所述数据线03通过压缩传输所述数据电压的时间来串行地向对应的一列所述像素单元101传输插黑信号以实现对应的所述像素单元101呈现所述黑画面；而是在任一时段设置其中一行所述像素单元101处于所述显示状态，并行地，设置另外至少一行所述像素单元101可以处于所述插黑状态，以保证每一条所述数据线03可以在每个周期内仅向对应的一列所述像素单元101传输所述数据电压以实现对应的所述像素单元101呈现所述显示画面，避免在每个周期内还需要预留时间向对应的一列所述像素单元101传输所述插黑信号，因而不需要提高所述数据电压的刷新率，可以降低对驱动电路的高输出频率的需求。

在一实施例中，当所述像素单元101处于所述插黑状态时，所述公共电极103加载所述公共电压，所述插黑电压与所述公共电压的差值小于预设值。需要注意的是，所述预设值和对应的多个液晶分子的性质相关，可以根据对应的多个液晶分子的性质选择合适的所述预设值来限定所述插黑电压与所述公共电压的差值以实现对应的所述像素单元101呈现黑画面。例如，当对应的多个液晶分子具有“偏转角度的绝对值和所述差值成正相关，且对应的所述像素单元101呈现的画面的灰阶值和所述偏转角度的绝对值成正相关”性质，则所述插黑电压和所述公共电压的差值可以为0。

在一实施例中，所述显示开关106和所述插黑开关105均可以为薄膜晶体管。具体的，所述显示开关106的控制端可以为对应的所述薄膜晶体管的栅极，所述显示开关106的所述第二输入端04和所述第二输出端05可以分别为对应的所述薄膜晶体管的源极和漏极；同理，所述插黑开关105的控制端可以为对应的所述薄膜晶体管的栅极，所述插黑开关105的第一输入端01和第一输出端02可以分别为对应的所述薄膜晶体管的源极和漏极。

在一实施例中，如图2所示，当一行所述像素单元101处于所述显示状态时，另外一行或者多行所述像素单元101处于所述插黑状态，进一步的，任意一行所述像素单元101处于所述显示状态的时段包含另外一行或者多行所述像素单元101处于所述插黑状态的时段。

需要注意的是，所述显示状态可以理解为对应的所述像素单元101中的所述显示开关106处于开启的状态，进一步的，每一行所述像素单元101还可以具有维持状态，所述维持状态位于相邻的两个所述显示状态和所述插黑状态之间。具体的，如图1-2所示，每一所述像素单元101还可以包括存储电容108，所述存储电容108的两端分别电性连接对应的所述像素电极102和对应的所述公共电极103，在所述维持状态时，所述显示开关106和所述插黑开关105均处于关闭的状态，所述存储电容108可以维持对应的所述像素电极102的电位在此之前的最近一次所述显示状态时的电位，使得对应的所述像素单元101仍然呈现所述显示画面。

具体的，任意一行所述像素单元101处于所述显示状态的时段包含另外一行或者多行所述像素单元101处于所述插黑状态的时段可以包括但不限于以下两个方面的实施例：第一方面，任意一行所述像素单元101处于所述显示状态的时段可以包括第一时段和第二时段，在所述第一时段内另外一行所述像素单元101处于所述插黑状态的时段，在所述第二时段内不同于以上两行的一行所述像素单元101处于所述插黑状态的时段；第二方面，在任意一行所述像素单元101处于所述显示状态的时段内，另外多行所述像素单元101处于所述插黑状态的时段。可以理解的，这样可以在所述显示面板100中的多行所述像素单元101依次经历对应的多个所述显示状态后，最终在所述显示面板100一帧画面最后时刻同时呈现各自的所述显示画面，以构成一帧完整的显示画面的整个过程中，并行地依次选取对应的时间段以使所述显示面板100中的多行所述像素单元101分时或者部分分时地分别经历对应的多个所述显示状态。

在一实施例中，所述显示面板100可以包括n行所述像素单元101，第i行所述像素单元101中对应的多个所述显示开关106开启的时段包含第(i+j)行或者第(i+k)行至第(i+k+h)行所述像素单元101中对应的多个所述插黑开关105开启的时段，其中，所述i、所述(i+j)、所述(i+k)和所述(i+k+h)均不小于1，且不大于所述n，所述j和所述k均不小于2，即同一时刻处于分别所述显示状态和所述插黑状态的两行所述像素单元101之间至少间隔一行所述像素单元101，且按照以上规律往下几行的所述像素单元101传递，可以理解的，这样可以避免每一行的所述像素单元101中的所述显示开关106开启的首时刻和所述插黑开关105开启的首时刻过远导致所述显示面板100呈现的一帧所述完整的显示画面较暗。

在一实施例中，如图2所示，任意一行所述像素单元101处于所述显示状态的时段包含另外一行所述像素单元101处于所述插黑状态的时段。

具体的，如图2所示，假设所述显示面板100包括n行所述像素单元101，当所述显示面板100呈现为上一帧所述完整的显示画面的末时刻，则第1行所述显示开关105处于开启的时段内，第3行所述插黑开关105也处于开启的状态，即第1行所述像素单元101将所述插黑画面刷新为本帧的所述显示画面的时段内，第3行所述像素单元101将上一帧的所述显示画面刷新为所述插黑画面……依次类推，第(n-2)行所述显示开关105处于开启的时段内，第n行所述插黑开关105也处于开启的状态，即第(n-2)行所述像素单元101将所述插黑画面刷新为本帧的所述显示画面的时段内，第n行所述像素单元101将上一帧的所述显示画面刷新为所述插黑画面，直至第n行所述显示开关105处于开启的时段内，第2行所述插黑开关105也处于开启的状态，即第n行所述像素单元101将所述插黑画面刷新为本帧的所述显示画面的时段内，第2行所述像素单元101将本帧的所述显示画面刷新为所述插黑画面。

可以理解的，假设每一行所述像素单元101中的所述显示开关105处于开启的时段为T，采用“第p行所述像素单元101处于所述显示状态的时段的首时刻和第(p+q)行所述像素单元101处于所述插黑状态的时段的首时刻相同，1≤p≤(n-q)”的规律进行插黑显示，即每一行的所述像素单元101中的所述显示开关106开启的首时刻和所述插黑开关105开启的首时刻之差为T*(n-q)。根据上述分析可知，所述q越大，所述T*(n-q)越小，即所述显示面板100呈现的一帧所述完整的显示画面的拖影较严重，反之所述显示面板100呈现的一帧所述完整的显示画面较暗，因此可以根据需求和实际情况设置合适的所述q，以得到合适的每一行的所述像素单元101中的所述显示开关106开启的首时刻和所述插黑开关105开启的首时刻的差值。

在一实施例中，如图3所示，所述显示面板100还包括栅极驱动电路，所述栅极驱动电路电性连接每一所述像素单元101中的所述插黑开关105的控制端和所述显示开关106的控制端，用于使所述插黑开关105在所述像素单元101处于所述插黑状态时开启，以及使所述显示开关106在所述像素单元101处于所述显示状态时开启。具体的，所述栅极驱动电路电性连接每一所述像素单元101中的所述插黑开关105的控制端和所述显示开关106的控制端。

其中，所述栅极驱动电路可以为单边栅极驱动电路或者双边栅极驱动电路，图3以双边栅极驱动电路为例进行说明。具体的，所述双边栅极驱动电路包括分别位于靠近所述显示面板100左侧区域和右侧区域的第一栅极驱动电路061和第二栅极驱动电路062，所述第一栅极驱动电路061和所述第二栅极驱动电路062可以呈镜像关系，所述第一栅极驱动电路061和所述第二栅极驱动电路062均包括多个级联的栅极驱动单元063，多个所述栅极驱动单元063分别和多行所述像素单元101一一对应，每一个所述栅极驱动单元063的输出端均和对应的一行所述像素单元101中的多个所述插黑开关105和多个所述显示开关106电性连接。

在一实施例中，如图3所示，所述显示面板100还包括间隔排布的多条显示栅极线07和多条插黑栅极线08，每一所述显示栅极线07与对应行的所述像素单元101中的多个所述显示开关106的所述控制端以控制对应的多个所述显示开关106的开启情况，每一所述插黑栅极线08与对应行的所述像素单元101中的多个所述插黑开关105的所述控制端电性连接以控制多个所述插黑开关105的开启情况。

具体的，相邻的两行所述像素单元101之间设有一条所述显示栅极线07和一条所述插黑栅极线08，由于每一行所述像素单元101中的多个所述显示开关106和多个所述插黑开关105不能同时处于开启状态，即每一行所述像素单元101可以配置有一条所述显示栅极线07和一条所述插黑栅极线08，例如位于相邻两行所述像素单元101之间的一条所述显示栅极线07和一条所述插黑栅极线08可以均和相邻两行所述像素单元101中的一者电性连接。

进一步的，由于每一行所述像素单元101中的多个所述显示开关106和多个所述插黑开关105不能同时处于开启状态，即每一行所述像素单元101中的多个所述显示开关106的开启状态对应多个所述插黑开关105的关闭状态，且每一行所述像素单元101中的多个所述显示开关106的关闭状态对应多个所述插黑开关105的开启状态，因此可以理解为每一所述显示栅极线07中传递的信号和对应的一条所述插黑栅极线08中传递的信号相反，这样，在相同时刻，加载于同一行所述像素单元101中的多个所述显示开关106的所述控制端的信号和加载于所述行的所述像素单元101中的多个所述插黑开关105的所述控制端的信号相反。

在一实施例中，所述显示面板100也可以包括间隔排布的多条栅极线，每一行所述栅极线与对应行的所述像素单元101中的多个所述显示开关106的控制端电性连接以控制多个所述显示开关106的开启情况，每一所述栅极线通过反相器与对应行的所述像素单元101中的多个所述插黑开关105的控制端均的电性连接，同一所述像素单元101中的多个所述显示开关106的所述控制端和多个所述插黑开关105的所述控制端电性连接以控制多个所述插黑开关105的开启情况，且同一所述像素单元中的多个所述显示开关的所述控制端和多个所述插黑开关的所述控制端均与同一所述栅极线电性连接。例如，所述显示面板100也可以仅包括多条所述显示栅极线07作为多条所述栅极线，每一行所述像素单元101中的多个所述显示开关106的控制端均与对应的所述显示栅极线07电性连接，该行的所述像素单元101中的多个所述插黑开关105的控制端均可以通过一个反相器与对应的所述显示栅极线07电性连接。

在一实施例中，多个所述公共电极103同层设置，多个所述公共电极103和多个所述像素电极102相对设置或者同层设置。具体的，多个所述公共电极103可以同层设置形成一连续的公共电极层，多个所述插黑电极104可以同层设置形成一连续的插黑电极层，所述插黑电极层也可以和多个所述像素电极102相对设置或者同层设置。

具体的，当所述显示面板100为液晶显示面板时，所述显示面板100还包括液晶层，无论所述公共电极层和多个所述像素电极102相对设置或者同层设置，所述液晶层均位于多个所述像素单元101的一侧，所述液晶层包括多个液晶分子，每一所述像素电极102和所述公共电极层间的电场驱动对应的多个所述液晶分子偏转以使所述像素单元101呈现所述黑画面或者所述显示画面。当所述显示面板100为OLED显示面板时，所述显示面板100还包括发光层，所述公共电极层可以和多个所述像素电极102相对设置，所述发光层位于所述公共电极层和多个所述像素电极102之间，所述发光层包括多个发光部，多个所述发光部和多个所述像素单元101一一对应设置，所述像素电极102和所述公共电极层间的电流驱动对应的所述发光部发光以使所述像素单元101呈现所述黑画面或者所述显示画面。

本发明还提供显示面板的控制方法，应用于如上文任一所述的显示面板100，所述显示面板的控制方法包括：控制所述插黑开关105开启，并向所述插黑电极104加载插黑电压，使得加载有所述插黑电压的所述插黑电极104通过所述插黑开关105和所述像素电极102电性连接，使得所述像素电极102和所述公共电极103驱使所述像素单元101呈现所述黑画面，以使所述像素单元101处于插黑状态。

在一实施例中，所述显示面板100还包括间隔排布的多条数据线03，每一所述像素单元101还包括显示开关106，所述显示开关106包括第二输入端04和第二输出端05，所述第二输入端04连接对应的所述数据线03，所述第二输出端05连接所述像素电极102，所述显示面板的控制方法还包括：控制所述显示开关106开启，并向所述公共电极103和所述像素电极102分别加载公共电压和数据电压。

在一实施例中，所述显示面板的控制方法还包括：控制一行所述显示开关106开启以使对应行的所述像素单元101处于所述显示状态，同时控制另外一行或者多行所述插黑开关105开启以使对应一行或者多行的所述像素单元101处于所述插黑状态。

在一实施例中，所述显示面板还包括间隔排布的多条显示栅极线07和多条插黑栅极线08，每一所述显示栅极线07与对应行的所述像素单元101中的多个所述显示开关106的所述控制端电性连接，每一所述插黑栅极线08与对应行的所述像素单元101中的多个所述插黑开关105的所述控制端电性连接，所述显示面板的控制方法还包括：向一条所述显示栅极线07加载对应的显示开启信号以控制对应行的所述显示开关106开启，同时向另外一条或者多条所述插黑栅极线08加载对应的插黑开启信号以控制对应行的所述插黑开关105开启。具体的，根据上文分析可知，对于所述显示状态，可以控制所述栅极驱动电路向所述显示栅极线07输入相应的所述显示开启信号以开启所述显示开关106，并且控制所述数据线03向对应的所述第二输入端04加载所述数据电压使得所述数据电压通过所述显示开关106传输至所述像素电极102，以使所述像素单元101呈现所述显示画面。

本发明还提供显示装置，所述显示装置包括如上文任一所述的显示面板。

本发明提供了显示面板及其控制方法、显示装置，包括阵列排布的多个像素单元，每一所述像素单元包括像素电极、公共电极，通过在每一所述像素单元中设置插黑电极和插黑开关，并且将所述插黑开关的第一输入端连接所述插黑电极，将所述插黑开关的所述第一输出端连接所述像素电极；其中，当所述像素单元处于插黑状态时，将所述插黑开关设置为开启，所述插黑电极用于加载插黑电压以使所述像素电极和所述公共电极驱使所述像素单元呈现黑画面。该方案中通过在每一所述像素单元中设置所述插黑电极和所述插黑开关，使得任一行像素的插黑状态可以和其它任一行或者多行像素的显示状态并行进行，即整个显示面板任一行像素的插黑状态均不会额外占用或者压缩任一行像素的显示状态的时长，使得数据线可以维持原先的频率且仅传输数据电压，避免了对相应的驱动电路的高输出频率的需求，降低了相应的驱动电路的设计成本。

以上对本发明实施例所提供的显示面板、显示装置的结构以及显示面板的控制方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (13)

1.一种显示面板，其特征在于，包括阵列排布的多个像素单元，每一所述像素单元包括：

像素电极；

公共电极；

插黑电极；以及

插黑开关，所述插黑开关包括第一输入端和第一输出端，所述第一输入端连接所述插黑电极，所述第一输出端连接所述像素电极；

其中，当所述插黑开关开启时，所述像素单元处于插黑状态，所述公共电极与所述像素电极的电位相同，驱使所述像素单元呈现黑画面；

其中，当所述插黑开关开启时，加载有插黑电压的所述插黑电极通过所述插黑开关和所述像素电极电性连接，使得所述像素电极和所述公共电极驱使所述像素单元呈现黑画面，以使所述像素单元处于插黑状态。

2.如权利要求1所述的显示面板，其特征在于，还包括间隔排布的多条数据线，每一所述像素单元还包括：

显示开关，所述显示开关包括第二输入端和第二输出端，所述第二输入端连接对应的所述数据线，所述第二输出端连接所述像素电极；

其中，当所述显示开关开启时，所述公共电极加载有公共电压，所述像素电极加载有数据电压，以使所述像素单元处于显示状态。

3.如权利要求2所述的显示面板，其特征在于，当所述像素单元处于所述插黑状态时，所述公共电极加载所述公共电压，所述插黑电压与所述公共电压的差值小于预设值。

4.如权利要求2所述的显示面板，其特征在于，当一行所述像素单元处于所述显示状态时，另外一行或者多行所述像素单元处于所述插黑状态。

5.如权利要求2所述的显示面板，其特征在于，还包括栅极驱动电路，所述栅极驱动电路电性连接每一所述像素单元中的所述插黑开关的控制端和所述显示开关的控制端。

6.如权利要求5所述的显示面板，其特征在于，还包括间隔排布的多条显示栅极线和多条插黑栅极线，每一所述显示栅极线与对应行的所述像素单元中的多个所述显示开关的所述控制端电性连接以控制对应的多个所述显示开关的开启情况，每一所述插黑栅极线与对应行的所述像素单元中的多个所述插黑开关的所述控制端电性连接以控制多个所述插黑开关的开启情况。

7.如权利要求5所述的显示面板，其特征在于，还包括间隔排布的多条栅极线，每一所述栅极线与对应行的所述像素单元中的多个所述显示开关的控制端电性连接以控制多个所述显示开关的开启情况，每一所述栅极线通过反相器与对应行的所述像素单元中的多个所述插黑开关的控制端电性连接以控制多个所述插黑开关的开启情况，且同一所述像素单元中的多个所述显示开关的所述控制端和多个所述插黑开关的所述控制端均与同一所述栅极线电性连接。

8.如权利要求2所述的显示面板，其特征在于，所述显示开关和所述插黑开关为薄膜晶体管。

9.一种显示面板的控制方法，其特征在于，应用于如权利要求1-8任一所述的显示面板，所述显示面板的控制方法包括：

控制所述插黑开关开启，并向所述插黑电极加载插黑电压，使得加载有所述插黑电压的所述插黑电极通过所述插黑开关和所述像素电极电性连接，使得所述像素电极和所述公共电极驱使所述像素单元呈现所述黑画面，以使所述像素单元处于插黑状态。

10.如权利要求9所述的显示面板的控制方法，其特征在于，所述显示面板还包括间隔排布的多条数据线，每一所述像素单元还包括显示开关，所述显示开关包括第二输入端和第二输出端，所述第二输入端连接对应的所述数据线，所述第二输出端连接所述像素电极，所述显示面板的控制方法还包括：

控制所述显示开关开启，并向所述公共电极和所述像素电极分别加载公共电压和数据电压。

11.如权利要求10所述的显示面板的控制方法，其特征在于，所述显示面板的控制方法还包括：

控制一行所述显示开关开启以使对应行的所述像素单元处于所述显示状态，同时控制另外一行或者多行所述插黑开关开启以使对应一行或者多行的所述像素单元处于所述插黑状态。

12.如权利要求11所述的显示面板的控制方法，其特征在于，所述显示面板还包括间隔排布的多条显示栅极线和多条插黑栅极线，每一所述显示栅极线与对应行的所述像素单元中的多个所述显示开关的所述控制端电性连接，每一所述插黑栅极线与对应行的所述像素单元中的多个所述插黑开关的所述控制端电性连接，所述显示面板的控制方法还包括：

向一条所述显示栅极线加载对应的显示开启信号以控制对应行的所述显示开关开启，同时向另外一条或者多条所述插黑栅极线加载对应的插黑开启信号以控制对应行的所述插黑开关开启。

13.一种显示装置，其特征在于，所述显示装置包括如权利要求1-8任一所述的显示面板或者采用如权利要求9-12任一所述的显示面板的控制方法所控制的显示面板。

Images