CN113053857A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113053857A
CN113053857A CN202110035145.5A CN202110035145A CN113053857A CN 113053857 A CN113053857 A CN 113053857A CN 202110035145 A CN202110035145 A CN 202110035145A CN 113053857 A CN113053857 A CN 113053857A
Authority
CN
China
Prior art keywords
layer
electrode
bilayer
interconnect
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110035145.5A
Other languages
English (en)
Inventor
郑安皓
郭舫廷
陈彦羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113053857A publication Critical patent/CN113053857A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明针对用于制造具有金属电极的MiM电容器结构的方法，金属电极具有富氮金属氮化物层。该方法包括在设置在衬底上的第一互连层上沉积第一电极双层，其中第一电极双层包括具有不同氮浓度的第一层和第二层。该方法还包括在第一电极双层上沉积介电层，以及在第一互连层上沉积第二电极双层，其中第二电极包括具有不同氮浓度的第三层和第四层。该方法还包括图案化第一电极双层、介电层和第二电极双层以在第一互连层上形成电容器结构。本发明的实施例还涉及半导体结构及其形成方法。

Description

半导体结构及其形成方法
技术领域
本发明的实施例涉及半导体结构及其形成方法。
背景技术
可以在芯片中内置去耦电容器，以防止电源中的电压尖峰，诸如当最初为芯片供电或激活芯片的各个组件时。在芯片制造工艺中，可以在晶体管形成之后在后段制程中集成去耦电容器。
发明内容
本发明的实施例提供了一种半导体结构，包括：第一互连层，设置在衬底上，其中，所述第一互连层包括导电结构；电容器结构，形成在所述第一互连层的导电结构上，其中，所述电容器结构包括：第一电极双层，包括第一层和第二层，所述第一层和所述第二层的每个包括不同的氮浓度；介电层，设置在所述第一电极双层的所述第二层上；和第二电极双层，位于所述介电层上，所述第二电极双层包括第三层和第四层，所述第三层和所述第四层的每个包括不同的氮浓度；以及第二互连层，位于所述电容器结构上，其中，所述第二互连层的导电结构与所述第二电极双层的所述第四层接触。
本发明的另一实施例提供了一种半导体结构，包括：第一互连层，设置在衬底上；电容器结构，形成在所述第一互连层上，其中，所述电容器结构包括：第一电极双层，包括第一层和第二层，所述第一层和所述第二层的每个包括不同的氮浓度；和第二电极双层，包括第三层和第四层，所述第三层和所述第四层的每个包括不同的氮浓度，其中，所述第一电极双层和所述第二电极双层具有非重叠区域；以及第二互连层，位于所述电容器结构上。
本发明的又一实施例提供了一种形成半导体结构的方法，包括：在衬底上形成第一互连层；在所述第一互连层上沉积第一电极双层，其中，所述第一电极双层包括具有不同氮浓度的第一层和第二层；在所述第一电极双层上沉积介电层，使得所述介电层与所述第二层接触；在所述第一互连层上沉积第二电极双层，其中，所述第二电极双层包括具有不同氮浓度的第三层和第四层；图案化所述第一电极双层、所述介电层和所述第二电极双层，以在所述第一互连层上形成电容器结构；以及在所述电容器结构上形成第二互连层，其中，所述第二互连层的导电结构与所述第二电极双层接触。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的用于形成具有富氮电极层的金属-绝缘体-金属堆叠件的方法。
图2至图12是根据一些实施例的在具有富氮电极层的金属-绝缘体-金属堆叠件的制造期间的中间结构的截面图。
具体实施方式
以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
在一些实施例中，术语“约”和“基本上”可以指示给定数量的值，该给定数量的值在该值的5％内变化(例如，值的±1％、±2％、±3％、±4％、±5％)。这些值仅是示例，并不旨在进行限制。应当理解，术语“约”和“基本上”可以指根据本文的教导由相关领域的技术人员解释的值的百分比。
如本文所用的，术语“标称”是指在产品或工艺的设计阶段期间设置的，用于组件或工艺操作的特性或参数的期望值或目标值，以及高于和/或低于期望值的范围。值的范围可能归因于制造工艺或公差的微小变化。除非另有定义，否则本文使用的技术和科学术语具有与本发明所属领域的普通技术人员通常所理解的相同含义。
可以在芯片中内置去耦电容器(DeCAP)，以防止电源中的电压尖峰，诸如当最初为芯片供电时或激活芯片的各个组件时。由于电源无法即时响应此类电源需求变化，因此芯片的电源电压可能会短暂变化，直到电源可以响应并且稳定电压为止。在这种瞬态时间期间可能会出现电压尖峰。去耦电容器可以抑制这些电压尖峰。具有较高电容的去耦电容器可以进一步抑制电压尖峰。
在后段制程(BEOL)中集成的去耦电容器具有多个优点，包括但不限于由于短互连长度引起的减小的时间延迟、降低的功耗、紧凑的尺寸和由于它们的灵活设计引起的宽的电容范围。由于集成的去耦电容器是在半导体器件和互连层旁边形成的，因此它们可以受益于半导体制造中使用的材料和方法，诸如各种金属、电介质、光刻和蚀刻操作、金属和电介质沉积方法等。
作为示例而非限制，在BEOL中集成的去耦电容器可以具有平行板电容器结构的形式(例如，金属-绝缘体-金属(MiM)堆叠件)，其中介电层设置在一对金属或金属层之间(在本文中也称为“电极”)。可以在MiM堆叠件的每个电极上形成互连结构(诸如金属通孔)，以将电容器结构电耦合至集成电路中的其他元件。
在MiM堆叠件中使用的介电层可以包括厚度在约1nm和约20nm之间的单种介电材料或介电材料的堆叠件。由于它们有限的厚度，这些介电层可能对使用等离子体的半导体制造方法生成的电荷敏感。这样的半导体制造方法包括在MiM堆叠件的形成期间或之后使用的工艺。作为示例而非限制，可以生成电荷的工艺包括蚀刻工艺(例如，电介质蚀刻、金属蚀刻等)和“等离子体辅助”沉积工艺(例如，物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)、等离子增强沉积(PEALD)等)。MiM电容器的介电层中存在电荷会影响电容器的运行。例如，电介质中存在的电荷可以形成电流在MiM电容器的电极之间流动的导电路径，因此阻止MiM电容器按预期运行。由于“电荷生成”工艺在半导体制造中必不可少，因此MiM电容器必须对半导体制造工艺生成的电荷具有免疫力或更耐受。
为了解决上述挑战，本文描述的实施例针对用于形成具有金属电极的MiM电容器结构的方法，金属电极的特征在于富氮层。这些富氮层形成为与介电层接触，以防止电荷(例如，由基于等离子体的工艺生成的电荷)到达并损坏MiM堆叠件的介电层。在一些实施例中，金属电极包括具有不同的金属与氮的比率(“M/N比率”)的金属氮化物双层。在一些实施例中，形成为与介电层接触的金属氮化物层的氮浓度高于形成为不与介电层接触的金属氮化物层的氮浓度。在一些实施例中，用于形成本文所述的电极双层的金属氮化物层的金属包括钛(Ti)、钽(Ta)、钨(W)、钴(Co)、镍(Ni)、钌(Ru)、钼(Mo)、金(Au)、银(Ag)和铝(Al)。在一些实施例中，可以通过CVD工艺、PVD工艺、原子层沉积(ALD)工艺或能够沉积氮浓度在0(例如，纯金属)至约40％的范围内的金属氮化物层的任何其他合适的沉积方法来沉积电极。
图1是根据一些实施例的用于形成具有以富氮层为特征的电极的MiM电容器的制造方法100的流程图。本发明不限于该操作描述。例如，可以在方法100的各个操作之间执行其他制造操作，并且为了清楚和便于描述可以将其省略。这些各个操作在本发明的精神和范围内。另外，并非需要所有操作来执行本文提供的公开。一些操作可以同时执行，或者以与图1所示顺序不同的顺序执行。在一些实施例中，除了当前描述的操作之外或代替当前描述的操作，可以执行一个或多个其他操作。将参考图2至图12描述方法100，图2至图12仅是示例性的，并且可以不按比例绘制。
在一些实施例中，图2是用作图1所示方法100的“起点”结构的部分制造的堆叠件200的截面图。部分制造的结构200(“结构200”)可以是例如部分制造的集成电路(IC)的局部截面图。作为示例而非限制，结构200可以包括衬底210，衬底210具有形成在其上的前段制程(FEOL)/中段制程(MOL)层220以及形成在FEOL/MOL层220上的互连层230。为了便于描述，在图2中示出了结构200的选择部分和部件。例如，为了简单的目的，在图2中未示出在衬底210内或衬底210上形成的隔离区域、掺杂区域、源极/漏极区域和其他部件、结构或元件。此外，为简单起见，在图2中未示出有源器件，诸如晶体管、导电结构(例如，接触件)、蚀刻停止层或形成在FEOL/MOL层220中的附加层和结构。这些部件、结构、元件和层在本发明的精神和范围内。
在一些实施例中，结构200的变化是可能的。例如，FEOL/MOL层220可以包括一层或多层。此外，可以在FEOL/MOL层220和互连层230之间形成附加互连层。这些变化在本发明的精神和范围内。
如图2所示，互连层230包括嵌入到介电层250中的导电结构240。作为示例而非限制，导电结构240可以是通过镶嵌金属化工艺或任何其他合适的金属化工艺形成的通孔或线。作为示例而非限制，导电结构240可以填充有导电材料260，诸如铜或铜合金，该导电材料260由图2中未示出的阻挡层围绕。由于图2是结构200的部分截面图，互连层230可以包括图2中未示出的附加导电结构，如导电结构240。
作为示例而非限制，介电层250可以是层间电介质(ILD)，例如，互连层230内的介电层将导电结构240电隔离。在一些实施例中，介电层250是介电常数值低于约3.9的材料(例如，低k电介质)。在一些实施例中，介电层250可以包括诸如低k电介质和另一电介质的介电层的堆叠件：(i)低k电介质(例如，碳掺杂的氧化硅)和具有氮掺杂的碳化硅；(ii)低k电介质(例如碳掺杂的氧化硅)和具有氧掺杂的碳化硅；(iii)低k电介质(例如碳掺杂的氧化硅)和氮化硅；(iv)低k电介质(例如，碳掺杂的氧化硅)和氧化硅。
作为示例而非限制，可以通过高密度化学气相沉积(HDCVD)工艺、等离子体增强化学气相沉积工艺(PECVD)、等离子体增强原子层沉积工艺(PEALD)或任何其他合适的沉积工艺来沉积厚度在约100nm至约200nm之间的介电层250。前述沉积厚度范围、沉积方法和材料是示例性而非限制性的。因此，可以使用可选材料、厚度范围或沉积方法，并且在本发明的精神和范围内。
此外，互连层230可以包括一个或多个蚀刻停止层，如蚀刻停止层270，以促进导电结构240的形成。例如，蚀刻停止层270介于介电层250和FEOL/MOL层220之间。在一些实施例中，互连层230是电耦合至FEOL/MOL层220中的导电结构的BEOL金属化层。为了简单起见，图2中未示出FEOL/MOL层220的导电结构。
参考图1，方法100开始于操作110和在第一互连层(例如，图2所示的互连层230)上形成第一电极双层的工艺。在一些实施例中，双层沉积包括顺序沉积具有第一金属与氮的比率(“M/N1比率”)的第一金属氮化物层(“MN1”)，随后是具有第二金属与氮的比率(“M/N2比率”)的第二金属氮化物层(“MN2”)，使得M/N1大于M/N2(例如，M/N1>M/N2)。在一些实施例中，与MN2相比，MN1是富金属的(例如，MN1比MN2包含更低的氮浓度)，而与MN1相比，MN2是富氮的(例如，MN2比MN1包含更高的氮浓度)。在一些实施例中，MN1和MN2中的金属M是共同的，并且可以选自Ti、Ta、W、Co、Ni、Ru、Mo、Au、Ag或Al。例如，MN1可以是TiN1，并且MN2可以是TiN2，或者MN1可以是TaN1，并且MN2可以是TaN2等。
根据一些实施例，可以在互连层230上毯式沉积MN1和MN2。作为示例而非限制，图3示出了方法100的操作110之后的结构200，其中在互连层230上沉积第一电极双层300。如上所讨论的，第一电极双层300包括MN1 310和MN2 320，与MN1 310相比，MN2 320是富氮的。在一些实施例中，通过基于PVD的方法、基于CVD的方法、基于ALD的方法或能够在沉积期间调节MN1 310和MN2 320的氮浓度的另一沉积方法来沉积MN1和MN2。作为示例而非限制，在基于PVD的工艺中，可以通过在金属溅射期间调整氮气流量来调节氮气浓度；在基于CVD的工艺或基于ALD的工艺中，可以调整氨气流量以将期望量的氮掺入沉积的层中。在一些实施例中，金属与氮的比率M/N1可以在约0.5至纯金属的范围内，而没有大量的氮(例如，0≤(M/N1)-1≤2)，并且金属与氮的比率M/N2可以在约0.4至约0.9的范围内(例如，0.1≤(M/N2)-1≤2.5)。在一些实施例中，MN2中的平均氮浓度和氮峰值浓度大于MN1中的相应的平均氮浓度和氮峰值浓度。在一些实施例中，MN2 320中的氮峰值浓度为约40％。
在一些实施例中，以约10nm至约100nm之间的厚度沉积MN1 310，并且以约1nm至约20nm之间的厚度沉积MN2 320，使得MN1 310比MN2320厚。例如，如果MN1 310为约10nm，则MN2 320沉积至小于约10nm(例如，约5nm)的厚度，使得MN2比MN1薄。
参考图1，方法100继续操作120和在第一电极双层300上沉积介电层的工艺。在一些实施例中，介电层直接沉积在MN2 320上，例如，不存在中间层。作为示例而非限制，图4示出了根据操作120在沉积介电层400之后的结构200。在一些实施例中，介电层400包括氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铪(HfO2)或氧化锆(ZrO2)；ZrO2/Al2O3/ZrO2的堆叠件；Al2O3/ZrO2/Al2O3的堆叠件；ZrO2/Al2O3/ZrO2/Al2O3/ZrO2的堆叠件；或包括SiO2、Si3N4、Al2O3、Y2O3、TiO2、HfO2和ZrO2的任意组合的堆叠件。在一些实施例中，通过基于ALD的工艺、基于CVD的工艺或基于PVD的工艺在MN2 320上以约1nm至约20nm之间的厚度范围共形地沉积介电层400。在一些实施例中，比约1nm更薄的介电层更容易泄漏，并且应避免，而较厚的介电层(例如，比20nm厚)降低所得MiM电容器的电容，因此是不期望的。
参考图1，操作100继续操作130以及在介电层400上形成第二电极双层的工艺。在一些实施例中，双层沉积包括顺序沉积具有第三金属与N的比率(“M/N3”)的第三金属氮化物层(“MN3”)，随后是具有第四金属与N的比率(“M/N4”)的第四金属氮化物层(“MN4”)，使得M/N3大于M/N4。在一些实施例中，与MN3相比，MN4是富金属的，而与MN4相比，MN3是富氮的。在一些实施例中，MN3和MN4中的金属M是共同的，并且可以选自Ti、Ta、W、Co、Ni、Ru、Mo、Au、Ag或Al。作为示例而非限制，MN1、MN2、MN3和MN4中的金属可以相同，或者在每个电极内的金属可以相同，但在电极之间不同。例如，MN1和MN2中的金属可以是Ti，并且MN3和MN4中的金属可以是Ta。
根据一些实施例，可以将MN3和MN4(如MN1和MN2)毯式沉积在介电层400上。作为示例而非限制，图5示出了方法100的操作130之后的结构200，其中第二电极双层500沉积在介电层400上。如上所讨论的，第二电极双层500包括MN3 510和MN4 520，与MN4 520相比，MN3510是富氮的。通过基于PVD的工艺、基于CVD的工艺、基于ALD的工艺或能够在沉积期间调节MN3 510和MN4 520的氮浓度的另一沉积工艺来沉积MN3和MN4，如MN1和MN2。作为示例而非限制，在基于PVD的工艺中，可以通过调整金属溅射期间的氮气流量来调节氮浓度。在基于CVD的工艺或基于ALD的工艺中，可以调整氨气流量以将期望量的氮气掺入沉积的层中。在一些实施例中，金属与氮的比率M/N3可以在约0.4至约0.9的范围内(例如1.1≤(M/N3)-1≤2.5)，并且金属与氮的比率M/N4可以在0.5至纯金属的范围内，基本上没有氮浓度(例如0≤(M/N4)-1≤2)。在一些实施例中，MN3中的平均氮和氮峰值浓度大于MN4中的平均氮和氮峰值浓度。在一些实施例中，与在MN2 320中一样，MN3 510中的氮峰值浓度可以为约40％。
在一些实施例中，以约1nm至约20nm之间的厚度范围沉积MN3 510，并且以约10nm至约100nm之间的厚度范围沉积MN4 520。在一些实施例中，沉积的MN3 510比MN4 520薄。例如，如果MN4 520为约10nm，则MN3 510沉积至小于约10nm的厚度(例如，约5nm)。
作为示例而非限制，MN3 510和MN2 320可以具有基本上相似的金属与氮的比率，例如，M/N3可基本上等于M/N2。此外，MN4 520和MN1 310可以具有基本上相似的金属与氮的比率，例如，M/N4可以基本上等于M/N1。在一些实施例中，在MN2 320和MN3 510之间以及在MN1 310和MN4 520之间，前述金属与氮的比率可以不同。例如，金属与氮的比率M/N3可以大于金属与氮的比率M/N2(例如，MN3可以具有比MN2更低的氮浓度)或根据MN2 320和MN3 510暴露于等离子体处理的相反的其他方式。例如，如果在形成MiM层之后的后续操作中，与MN3510相比，MN2 320经受附加等离子体处理，则MN2 320可以沉积为具有比MN3 510更高的氮浓度。这是可能的，因为可以在沉积工艺期间独立地调节第一电极双层300和第二电极双层500的每层中的氮浓度。
在一些实施例中，随着金属氮化物层中的氮浓度增大，金属氮化物层阻挡由等离子体工艺生成的电荷的能力大大提高。同时，增大金属氮化物层中的氮浓度也增大其电阻，这是不期望的。因此，富氮金属层需要很薄以最小化对电阻的影响，但又不能太薄以提供对电荷的足够防护。因此，在金属氮化物层中，需要平衡富氮金属层的氮浓度和厚度，以提供最佳的电荷保护和电性能。
为了解决上述电阻问题，与MN2 320和MN3 510(例如，MiM电容器结构的“内层”)相比，MN1 310和MN4 520(例如，MiM电容器结构的“外”层)形成得更厚且氮浓度更低，以减小第一电极双层和第二电极双层的总电阻。相应地，与MN1 310和MN4 520相比，MN2 320和MN3510形成得更薄并且氮浓度更高，以最小化它们对电阻的影响并且为介电层400提供足够的电荷保护。
在一些实施例中，比约1nm更薄的富氮氮化物层(例如，如MN2 320和MN3 510)为介电层400提供不足的电荷保护。比约20nm更厚的富氮层不必要地增大第一电极双层和第二电极双层的电阻。此外，比约10nm更薄的富金属的金属氮化物层(例如，如MN1 310和MN4520)提供了不足的电阻降低。比约100nm更厚的富金属的金属氮化物层不必要地增大MiM电容器结构的高度，而没有提供任何附加益处。
此外，金属与氮的比率低于约0.4的富氮层(例如，MN2 320和MN3 510)可能提供不足的电荷保护。金属与氮的比率大于约0.9的富氮层可能具有高电阻率。类似地，如上所讨论的，金属与氮的比率低于约0.5的富金属层(例如，MN1 310和MN4 520)可能提供不足的电阻降低。
参考图1，操作100继续操作140和图案化第一电极双层300、介电层400和第二电极双层500以形成MiM电容器结构的工艺。在一些实施例中，图案化第一电极双层300、介电层400和第二电极双层500包括在图案化堆叠件之前，在约300°至约500℃之间的沉积温度下通过CVD工艺在第二电极双层500上沉积厚度在约200埃至约500埃之间的可选的覆盖层(例如，氮氧化硅(SiON)层)。图案化可以例如通过光刻和蚀刻操作的组合来实现，其中在覆盖层上沉积光刻胶并且图案化光刻胶。图案化的光刻胶用作蚀刻掩模以保护堆叠件的区域免受蚀刻。堆叠件的未被图案化的光刻胶覆盖的区域将被去除。随后，蚀刻工艺去除未被图案化的光刻胶覆盖的覆盖层、第一电极双层300、介电层400和第二电极双层500。所得的图案化结构在图6中示出，其中具有覆盖层600、第二电极双层500、介电层400和第一电极双层300的图案化的堆叠件形成在导电结构240上。根据一些实施例，第二电极双层500、介电层400和第一电极双层300共同形成MiM电容器结构610。
在一些实施例中，并且参考图7，在MiM电容器结构610上形成包括氧化物层710和氮化硅层720的可选堆叠件700。在一些实施例中，可选堆叠件700密封MiM电容器结构610。作为示例而非限制，可以分别以约20nm和75nm的厚度毯式沉积氧化物层710和氮化硅层720，并且随后使用光刻和蚀刻操作图案化氧化物层710和氮化硅层720。在一些实施例中，氮化硅层710是用于促进在第二电极双层500上形成电连接的蚀刻停止层。
参考图1，操作100继续操作150以及形成到第一电极双层300和第二电极双层500的电连接的工艺。在图7的示例中，导电结构240用作到第一电极双层300的电连接。作为示例而非限制，可以通过在MiM电容器结构610上方沉积氧化物层并且形成穿过所沉积的氧化物层、可选的堆叠件700和覆盖层600的导电结构以接触第二电极双层500中的MN4520来形成到第二电极双层500的电连接。在一些实施例中，图8示出了其中导电结构800形成在介电堆叠件810中的所得结构，该介电堆叠件810包括由蚀刻停止层840分隔开的介电层820和830。在一些实施例中，导电结构800类似于互连层230的导电结构240，介电层820和830类似于介电层250，并且蚀刻停止层840类似于蚀刻停止层270。在一些实施例中，介电堆叠件810和导电结构800是形成在互连层230上的另一互连层的部分。
在图8的示例中，第一电极双层300具有与第二电极双层500基本相等的表面积。此外，在图8所示的MiM配置中，预先存在的导电结构(例如，导电结构240)用于形成MiM电容器结构610中的电极双层中的一个的电接触。然而，这不是限制性的，方法100的操作140中描述的图案化工艺可以不同地执行以形成具有电极的MiM电容器结构，电极具有不同的表面积(例如，表面积差大于约5％)。例如，代替如图6所示的图案化第一电极双层300、介电层400和第二电极双层500以在导电结构240上形成MiM电容器结构610，图案化工艺可以可选地在介电层250上方的介电堆叠件930上形成MiM电容器结构900，如图9所示。随后，如图10所示，第二图案化工艺可以图案化覆盖层600和第二电极双层500，以选择性地减小第二电极双层500相对于第一电极双层300的尺寸(例如，表面积)。如图11所示，随后可以在MiM电容器结构900上方沉积可选的堆叠件700，并且图案化堆叠件700。如图12所示，在之后的操作中，可以在介电堆叠件810中形成导电结构1200和1210，以分别接触第二电极双层500和第一电极双层300。在一些实施例中，图9至图12所述的介电堆叠件930包括底部碳化硅层和氧化硅顶部层，诸如未掺杂的硅玻璃(USG)和等离子体增强氧化物(PEOX)。
作为示例而非限制，分别在图8和图12中示出的MiM电容器结构610和900可以在层厚度、材料以及金属与氮的比例方面基本上彼此类似。在一些实施例中，两种类型的MiM电容器结构610和900都可以形成在同一集成电路中。即使与图8所示的MiM电容器结构610相比，MiM电容器结构900可能需要附加图案化操作，可以在介电层上形成MiM电容器结构900，而无需下面的导电结构。分别在图8和图12中所示的MiM电容器结构600和900不是限制性的。因此，图8和图12中所示的布局的变化和组合在本发明的精神和范围内。
如本文所述，针对图8所示的导电结构800或图12所示的导电结构1220和1210的形成期间或以上关于方法100的操作140描述的图案化工艺期间生成的电荷，在与介电层400的界面处形成富氮层MN2 320和MN3510为介电层400提供足够的保护。在不存在富氮层MN2320和MN3 510的情况下，来自上述工艺的电荷会影响MiM电容器结构的性能。
本发明涉及一种用于制造具有金属电极的MiM电容器结构的方法，所述金属电极具有与MiM电容器结构的介电层接触的富氮金属氮化物层。这些富氮金属氮化物层有效地保护介电层免受在随后的操作(包括等离子体处理)期间生成的电荷的影响。在一些实施例中，每个金属电极包括金属氮化物双层的堆叠件，每个双层具有富金属层和富氮层。在一些实施例中，富氮层形成为与介电层接触并且具有约0.4至约0.9之间的金属与氮的比率。在一些实施例中，富金属层的金属与氮的比率为约0.5至纯金属。在一些实施例中，用于金属氮化物层的金属包括Ti、Ta、W、Co、Ni、Ru、Mo、Au、Ag和Al。根据一些实施例，富氮金属氮化物层形成为比其富金属对应物薄，以减小金属电极的电阻。
在一些实施例中，一种结构包括第一互连层，该第一互连层具有设置在衬底上的导电结构。该结构还包括形成在第一互连层的导电结构上的电容器结构，其中该电容器结构包括具有第一层和第二层的第一电极双层，其中第一层和第二层的每个包括不同的氮浓度。电容器结构还包括设置在第一电极双层的第二层上的介电层和位于介电层上的第二电极双层。第二电极双层包括第三层和第四层，其中第三层和第四层的每个具有不同的氮浓度。该结构还包括位于电容器结构上的第二互连层，其中第二互连层的导电结构与第二电极双层的第四层接触。
在上述结构中，其中，所述第二电极双层的所述第三层与所述介电层接触。
在上述结构中，其中，所述第一层的氮浓度低于所述第二层的氮浓度。
在上述结构中，其中，所述第四层的氮浓度低于所述第三层的氮浓度。
在上述结构中，其中，所述第一层比所述第二层厚。
在上述结构中，其中，所述第四层比所述第三层厚。
在上述结构中，其中，所述第一电极双层和所述第二电极双层具有相似的表面积。
在上述结构中，还包括：覆盖层，设置在所述第四层的顶面上；以及堆叠件，覆盖所述覆盖层的顶面和所述电容器结构的侧壁表面。
在一些实施例中，一种结构包括设置在衬底上的第一互连层和形成在第一互连层上的电容器结构。电容器结构包括具有第一层和第二层的第一电极双层，其中第一层和第二层的每个包括不同的氮浓度。该电容器结构还包括第二电极双层，该第二电极双层具有不同氮浓度的第三层和第四层。此外，第一电极双层和第二电极双层具有非重叠区域。该结构还包括位于电容器结构上的第二互连层。
在上述结构中，其中，所述第一层的金属与氮的比率大于所述第二层的金属与氮的比率。
在上述结构中，其中，所述第四层的金属与氮的比率大于所述第二层的金属与氮的比率。
在上述结构中，其中，所述第一层、所述第二层、所述第三层和所述第四层的每个包括钛(Ti)、钽(Ta)、钨(W)、钴(Co)、镍(Ni)、钌(Ru)、钼(Mo)、金(Au)、银(Ag)、铝(Al)或金属氮化物。
在上述结构中，其中，所述第一层、所述第二层、所述第三层和所述第四层的每个包括钛(Ti)、钽(Ta)、钨(W)、钴(Co)、镍(Ni)、钌(Ru)、钼(Mo)、金(Au)、银(Ag)、铝(Al)或金属氮化物，其中，所述第二互连层的第一导电结构与所述第二电极双层的所述第四层接触，并且所述第二互连层的第二导电结构与所述非重叠区域中的所述第一电极双层的所述第一层和所述第二层接触。
在上述结构中，其中，所述电容器结构还包括介于所述第一电极双层的所述第二层和所述第二电极双层的所述第三层之间的介电层，并且其中，所述介电层包括氧化硅(SiO2)、氮化硅(Si3N4)、氧化铝(Al2O3)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铪(HfO2)，氧化锆(ZrO2)或它们的组合。
在上述结构中，其中，所述电容器结构形成在所述第一互连层的介电区域上。
在一些实施例中，一种方法包括在衬底上形成第一互连层；在第一互连层上沉积第一电极双层，其中第一电极双层包括具有不同氮浓度的第一层和第二层。该方法还包括在第一电极双层上沉积介电层，使得该介电层与第二层接触；以及在第一互连层上进一步沉积第二电极双层，其中第二电极双层包括具有不同氮浓度的第三层和第四层。该方法还包括图案化第一电极双层、介电层和第二电极双层以在第一互连层上形成电容器结构，并且在电容器结构上形成第二互连层，其中第二互连层的导电结构与第二电极双层接触。
在上述方法中，其中，沉积所述第一电极双层包括沉积具有比所述第二层低的氮浓度的所述第一层，并且其中，所述第一层和所述第二层的每个包括氮化钛。
在上述方法中，其中，沉积所述第二电极双层包括沉积具有比所述第三层低的氮浓度的所述第四层，并且其中，所述第三和所述第四层的每个包括氮化钛。
在上述方法中，其中，沉积所述第一电极双层包括沉积比所述第二层厚的所述第一层。
在上述方法中，其中，沉积所述第二电极双层包括沉积比所述第四层薄的所述第三层。
前面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同配置不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种半导体结构，包括：
第一互连层，设置在衬底上，其中，所述第一互连层包括导电结构；
电容器结构，形成在所述第一互连层的导电结构上，其中，所述电容器结构包括：
第一电极双层，包括第一层和第二层，所述第一层和所述第二层的每个包括不同的氮浓度；
介电层，设置在所述第一电极双层的所述第二层上；和
第二电极双层，位于所述介电层上，所述第二电极双层包括第三层和第四层，所述第三层和所述第四层的每个包括不同的氮浓度；以及
第二互连层，位于所述电容器结构上，其中，所述第二互连层的导电结构与所述第二电极双层的所述第四层接触。
2.根据权利要求1所述的半导体结构，其中，所述第二电极双层的所述第三层与所述介电层接触。
3.根据权利要求1所述的半导体结构，其中，所述第一层的氮浓度低于所述第二层的氮浓度。
4.根据权利要求1所述的半导体结构，其中，所述第四层的氮浓度低于所述第三层的氮浓度。
5.根据权利要求1所述的半导体结构，其中，所述第一层比所述第二层厚。
6.根据权利要求1所述的半导体结构，其中，所述第四层比所述第三层厚。
7.根据权利要求1所述的半导体结构，其中，所述第一电极双层和所述第二电极双层具有相似的表面积。
8.根据权利要求1所述的半导体结构，还包括：
覆盖层，设置在所述第四层的顶面上；以及
堆叠件，覆盖所述覆盖层的顶面和所述电容器结构的侧壁表面。
9.一种半导体结构，包括：
第一互连层，设置在衬底上；
电容器结构，形成在所述第一互连层上，其中，所述电容器结构包括：
第一电极双层，包括第一层和第二层，所述第一层和所述第二层的每个包括不同的氮浓度；和
第二电极双层，包括第三层和第四层，所述第三层和所述第四层的每个包括不同的氮浓度，其中，所述第一电极双层和所述第二电极双层具有非重叠区域；以及
第二互连层，位于所述电容器结构上。
10.一种形成半导体结构的方法，包括：
在衬底上形成第一互连层；
在所述第一互连层上沉积第一电极双层，其中，所述第一电极双层包括具有不同氮浓度的第一层和第二层；
在所述第一电极双层上沉积介电层，使得所述介电层与所述第二层接触；
在所述第一互连层上沉积第二电极双层，其中，所述第二电极双层包括具有不同氮浓度的第三层和第四层；
图案化所述第一电极双层、所述介电层和所述第二电极双层，以在所述第一互连层上形成电容器结构；以及
在所述电容器结构上形成第二互连层，其中，所述第二互连层的导电结构与所述第二电极双层接触。
CN202110035145.5A 2020-03-26 2021-01-12 半导体结构及其形成方法 Pending CN113053857A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/830,981 US20210305356A1 (en) 2020-03-26 2020-03-26 Barrier layer for metal insulator metal capacitors
US16/830,981 2020-03-26

Publications (1)

Publication Number Publication Date
CN113053857A true CN113053857A (zh) 2021-06-29

Family

ID=76508475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110035145.5A Pending CN113053857A (zh) 2020-03-26 2021-01-12 半导体结构及其形成方法

Country Status (5)

Country Link
US (2) US20210305356A1 (zh)
KR (1) KR102553612B1 (zh)
CN (1) CN113053857A (zh)
DE (1) DE102020110759B4 (zh)
TW (1) TWI787713B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456601A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 用于中介片的电容器及其制造方法
CN105659360A (zh) * 2013-10-16 2016-06-08 美光科技公司 包含氮化钼、氮氧化钼或基于钼的合金材料的半导体结构以及其制造方法
US20170141300A1 (en) * 2015-11-13 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive ram structure and method of fabrication thereof
CN107403731A (zh) * 2011-12-01 2017-11-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN109585425A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN110649155A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN110729275A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法
CN112445433A (zh) * 2019-08-29 2021-03-05 钉钉控股（开曼）有限公司 文件打印方法、装置、设备和***
CN112764696A (zh) * 2021-01-22 2021-05-07 广州快批信息科技有限公司 一种云打印服务器、远程打印设备的智能打印方法及***

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5985731A (en) 1998-08-17 1999-11-16 Motorola, Inc. Method for forming a semiconductor device having a capacitor structure
US6750500B1 (en) * 1999-01-05 2004-06-15 Micron Technology, Inc. Capacitor electrode for integrating high K materials
DE10260352A1 (de) 2002-12-20 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Kondensatoranordnung und Kondensatoranordnung
KR100638983B1 (ko) * 2004-12-15 2006-10-26 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
KR20070023148A (ko) * 2005-08-23 2007-02-28 매그나칩 반도체 유한회사 Ｍｉｍ 커패시터 및 그 제조방법
JP5458514B2 (ja) * 2008-06-24 2014-04-02 富士通セミコンダクター株式会社 半導体装置の製造方法、及び半導体装置
JP5845866B2 (ja) * 2011-12-07 2016-01-20 富士通セミコンダクター株式会社 半導体装置の製造方法
US9548348B2 (en) * 2013-06-27 2017-01-17 Cypress Semiconductor Corporation Methods of fabricating an F-RAM
US9530833B2 (en) 2014-06-17 2016-12-27 Globalfoundaries Inc. Semiconductor structure including capacitors having different capacitor dielectrics and method for the formation thereof
US9793339B2 (en) * 2015-01-08 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors
US9564310B1 (en) 2015-11-18 2017-02-07 International Business Machines Corporation Metal-insulator-metal capacitor fabrication with unitary sputtering process
US10658455B2 (en) * 2017-09-28 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metal insulator metal capacitor structure having high capacitance

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403731A (zh) * 2011-12-01 2017-11-28 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN103456601A (zh) * 2012-05-31 2013-12-18 台湾积体电路制造股份有限公司 用于中介片的电容器及其制造方法
CN105659360A (zh) * 2013-10-16 2016-06-08 美光科技公司 包含氮化钼、氮氧化钼或基于钼的合金材料的半导体结构以及其制造方法
US20170141300A1 (en) * 2015-11-13 2017-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive ram structure and method of fabrication thereof
CN109585425A (zh) * 2017-09-28 2019-04-05 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN110649155A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN110729275A (zh) * 2018-07-16 2020-01-24 台湾积体电路制造股份有限公司 具有电磁屏蔽功能的金属-绝缘层-金属电容结构及其形成方法
CN112445433A (zh) * 2019-08-29 2021-03-05 钉钉控股（开曼）有限公司 文件打印方法、装置、设备和***
CN112764696A (zh) * 2021-01-22 2021-05-07 广州快批信息科技有限公司 一种云打印服务器、远程打印设备的智能打印方法及***

Also Published As

Publication number Publication date
TWI787713B (zh) 2022-12-21
KR20210122007A (ko) 2021-10-08
KR102553612B1 (ko) 2023-07-07
US20210305356A1 (en) 2021-09-30
US20220367606A1 (en) 2022-11-17
TW202137397A (zh) 2021-10-01
DE102020110759B4 (de) 2023-12-14
DE102020110759A1 (de) 2021-09-30

Similar Documents

Publication Publication Date Title
US6777776B2 (en) Semiconductor device that includes a plurality of capacitors having different capacities
US8614497B2 (en) Method for fabricating a MIM capacitor using gate metal for electrode and related structure
US20030011043A1 (en) MIM capacitor structure and process for making the same
US20200279909A1 (en) Metal Insulator Metal Capacitor Structure Having High Capacitance
US9373679B2 (en) Semiconductor device comprising capacitive element
US9722011B2 (en) Film scheme for MIM device
US10720581B2 (en) Barrier layer for resistive random access memory
US20220367610A1 (en) Metal insulator metal capacitor structure having high capacitance
US20060154436A1 (en) Metal-insulator-metal capacitor and a fabricating method thereof
US10685784B2 (en) Back-end-of-the line capacitor
US10847316B2 (en) MIM device with laminated dielectric layers
US11637100B2 (en) Semiconductor device having capacitor and resistor and a method of forming the same
US20120057270A1 (en) Capacitor and method for making same
US11257750B2 (en) E-fuse co-processed with MIM capacitor
WO2008114609A1 (ja) 半導体装置及びその製造方法
KR100975756B1 (ko) 유전체, 이를 구비한 캐패시터 및 그의 제조방법
KR102553612B1 (ko) 금속 절연체 금속 커패시터를 위한 배리어층
US11961671B2 (en) Method for manufacturing High-K MIM capacitor to improve electrical characteristics
KR102406105B1 (ko) 대칭 커패시터 절연체 구조를 가진 mim 커패시터
TWI492365B (zh) 一種金屬－絕緣體－金屬電容結構
TW202401841A (zh) 金屬絕緣體金屬電容器結構及其製造方法
CN116564942A (zh) 具有电阻器和电容器的半导体结构、***及其形成方法
CN116456815A (zh) 形成电容器的方法与电容器
KR20010039853A (ko) 반도체 웨이퍼 상에 집적 회로 금속 산화 금속 커패시터를 제조하는 방법 및 반도체 소자 제조 방법
KR20000057748A (ko) 집적 회로 금속-산화물-금속 커패시터 및 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination