CN113037275A - 一种多输入时域模拟信号宽度量化器 - Google Patents

Abstract

本发明属于专用集成电路设计技术领域，尤其是涉及一种多输入时域模拟信号宽度量化器。该设计面向时域模拟计算，通过采用一对MOM电容循环充放电，将时域模拟量转换到电荷域中，消除了脉冲边沿带来的“0，1”误差，并且不依赖于高频采样时钟，大幅减少了功耗。电路包括：可控放电单元簇，采样电容充放电控制，整数累加器和MOM采样电容，反馈型放电单元控制电压生成器，剩余电荷量化器。多路时域脉冲同时对同一个采样电容放电，直接实现了时域脉冲在模拟域上的相加，并且减少了放电单元的局部工艺波动，通过反馈型控制电压生成器，将放电单元的放电速度固定到一定的倍数，实现了对不同路脉冲量化的加权，进一步提升了量化器的精度。

Description

一种多输入时域模拟信号宽度量化器

技术领域

本发明属于专用集成电路设计技术领域，尤其是涉及一种多输入时域模拟信号宽度量化器。

背景技术

随着人工智能、物联网、5G等技术的迅速发展，涌现了一批以图像识别、语音识别、自动驾驶以及智能制造为代表的数据密集型计算应用，急需发展一种高能效算力平台加以支撑。随着摩尔定律的逐步放缓，传统计算机所采用的纯数字计算的弊端逐渐突显。

为了探索更高的计算能效，计算方式也在由主流的精确数字计算向功耗更低的模拟计算发展。存内模拟计算方式可分为电压域计算、电流域计算、频域计算和时间域计算等。

时间域计算是一种新型的计算方式，其能效相较传统的数字计算具有明显的优势，同时，实现方式不像电压域计算、电流域计算、频域计算复杂，可以在数字电路的基础上实现。通过调制时域脉冲的宽度来进行乘加操作是时域模拟计算的典型方式，最终输出的模拟量是某一宽度的脉冲，故需要对其进行高精度量化。传统的TDC电路多基于高频时钟采样或者延时链，其功耗和面积不适用于模拟计算领域，且具有较大的随机误差。

发明内容

本发明的发明要解决的技术问题是提供一种多输入时域模拟信号宽度量化器电路。通过对一对采样电容循环充放电，将时域模拟量转换到电荷域中，且消除了脉冲边沿带来的“0，1”误差，不依赖于高频采样时钟，还大幅减少了功耗。

本发明的一种多输入时域模拟信号宽度量化器，包括第一可控放电单元簇、第二可控放电单元簇、采样电容充放电控制模块、整数累加器、第一采样电容、第二采样电容和放电单元控制电压生成器；第一可控放电单元簇与第一采样电容连接，用于对第一采样电容放电，第二可控放电单元簇与第二采样电容连接，用于对第二采样电容放电；第一可控放电单元簇、第二可控放电单元簇分别与放电单元控制电压生成器的输出端连接，用于接收放电单元控制电压生成器产生的控制电压；可控放电单元簇还用于接收外部时域脉冲输入；所述的可控放电单元簇是指第一可控放电单元簇和第二可控放电单元簇。

采样电容充放电控制模块分别与第一可控放电单元簇、第二可控放电单元簇、第一采样电容、第二采样电容连接，采样电容充放电控制模块用于控制可控放电单元簇对采样电容循环充放电，实现时域电荷域转换的放电动作，所述采样电容包括第一采样电容和第二采样电容。

第一采样电容、第二采样电容是两个相同的同容，第一可控放电单元簇接收到的外部时域脉冲输入信号上升沿到来时，第一可控放电单元簇开始对第一采样电容放电，第二可控放电单元簇关闭，当第一采样电容的值达到阈值时，采样电容充放电控制模块输出翻转信号Precharge1，第一可控放电单元簇停止对第一采样电容放电，第二可控放电单元簇接收到的脉冲输入信号上升沿到来时，第二可控放电单元簇中的放电单元开始对第二采样电容放电，当第二采样电容的值达到阈值时，采样电容充放电控制模块输出翻转信号Precharge2，第二可控放电单元簇停止对第二采样电容放电。

所述整数累加器与采样电容充放电控制模块的输出端连接，用于接收采样电容翻转信号Precharge1和采样电容翻转信号Precharge2，以异步进位的方式，整数累加器中高位寄存器的时钟来自上一位寄存器的输出端，整数累加器中最低位的时钟输入来自电容电路，当采样电容被下拉至转换阈值时，整数累加器中的时钟翻转，翻转执行加1操作，整数累加器产生整数部分输出。

所述采样电容充放电控制模块，采用一对互补的控制结构，当第一采样电容达到采样电容转换阈值并翻转时，电容充放电控制模块立即采样翻转信号，采样电容充放电控制模块输出翻转信号Precharge1，同时关闭第一采样电容对应的第一可控放电单元簇，开启第二可控放电单元簇，第二可控放电单元簇对第二采样电容进行放电。当第二采样电容达到翻转阈值并翻转时，电容充放电控制模块立即采样翻转信号，同时关闭第二采样电容对应的第二可控放电单元簇，第一可控放电单元簇对第一采样电容进行放电，两个电容充电切换时间小于30ps，降低了两个采样电容切换导致的计数***误差。

优选的，所述采样电容充放电控制模块包括第零NMOS管N0、第一NMOS管N1、第二NMOS管N2、第零PMOS管P0、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第零反相器INV0、第一反相器INV1、第二反相器INV2、第三反相器INV3、第零或非门NOR0以及第一或非门NOR1；其中第零NMOS管N0源极接地，栅极接第零反相器INV0输出以及第二反相器INV2输入，漏极接第二PMOS管P2的漏极和第三反相器INV3的输入；第二反相器INV2的输出接第三PMOS管P3的栅极。

第三反相器INV3的输出采样电容翻转信号Precharge2；第二PMOS管P2的栅极接第零或非门NOR0的输出，源极接电源VDD；其中第一NMOS管N1源极接地，栅极接START信号以及第一或非门NOR1的一个输入端，漏极接第一或非门NOR1的另一输入端、第二NMOS管N2的漏极和第三PMOS管P3的漏极；第二NMOS管N2源极接地，栅极接第一反相器INV1输出以及第零或非门NOR0的一个输入端，第零或非门NOR0的另一个输入接START信号；第三PMOS管P3的源极接VDD；第一或非门NOR1的输出采样电容翻转信号Precharge1；第一反相器INV1输入接第一PMOS管P1漏极；第零PMOS管P0源极接电源VDD，栅极接采样电容翻转信号Precharge1，漏极接采样电容cap1正极板和第零反相器INV0的输入；第一PMOS管P1源极接电源VDD，栅极接采样电容翻转信号Precharge2，漏极接采样电容cap2正极板和第一反相器INV1的输入。

优选的，第一可控放电单元簇和第二可控放电单元簇分别包括多个放电单元，第一可控放电单元簇和第二可控放电单元簇中包括的可控放电单元数量相同，多个可控放电单元对采样电容并行放电；可控放电单元的数量取决于应用需求，比如量化大小为11x11的卷积核的计算结果时，可配置为11个同时开启放电。

通过多个可控放电单元组成的放电簇同时放电，减少了不同可控放电单元间放电电流的局部工艺波动，并且直接实现了模拟域上对多个时域信号宽度求和的目的。

放电单元包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6以及一个二输入与门。

与门的两个输入端分别连接采样电容翻转信号Precharge和时域脉冲信号pulse_high/low,采样电容翻转信号Precharge包括采样电容翻转信号Precharge1和采样电容翻转信号Precharge2；与门的输出端连接第三NMOS管N3的栅极。

第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6依次串联，第四NMOS管N4、第五NMOS管N5和第六NMOS管N6共栅极，第三NMOS管N3源极接采样电容正极板，漏极接第四NMOS管N4源极，第四NMOS管N4、第五NMOS管N5和第六NMOS管N6的栅极都接放电单元控制电压生成器，第六NMOS管N6源极接地。

放电单元控制电压生成器产生的控制电压从第四NMOS管N4、第五NMOS管N5和第六NMOS管N6的公共栅极输入，以实现其可控的放电速度。每个可控放电单元均工作在饱和区，使其放电电流恒定。第一可控放电单元簇和第二可控放电单元簇分别连接相同容值的采样电容。

优选的，所述放电单元控制电压生成器用于输出高位控制电压VH到第一可控放电单元簇和第二可控放电单元簇的放电单元。

优选的所述放电单元控制电压生成器还可以是反馈型放电单元控制电压生成器，用于输出低位控制电压VL到第一可控放电单元簇和第二可控放电单元簇的放电单元，反馈型放电单元控制电压生成器输出的低位控制电压VL配置为高位控制电压VH的1/N，则输出低位控制电压VL到放电单元时，放电单元的放电速度也为高位电压VH时放电速度的1/N。

优选的，所述反馈型放电单元控制电压生成器，采用了反馈调节的方式，反馈型放电单元控制电压生成器包括第一复制放电链BL、第二复制放电链BLB、脉冲比较器、SR锁存器、触发器DFF0、触发器DFF1、延时单元、异或门、非/与门；第一复制放电链BL和第二复制放电链BLB互相对称，第一复制放电链BL、第二复制放电链BLB中的复制放电单元和第一可控放电单元簇和第二可控放电单元簇中的放电单元结构相同。第一复制放电链BL和第二复制放电链BLB均包括(N+1)a个复制放电单元和一个复制电容，复制放电单元与放电单元结构相同，复制电容与采样电容相同。

其中第一复制放电链的Na个复制放电单元与门的两个输入信号接外部时钟clk信号，第一复制放电链的控制电压接反馈型放电单元控制电压生成器反馈回的低位控制电压VL，第一复制放电链上剩下的a个放电单元与门的两个输入信号接TIEL信号以被关闭，第一复制放电链上剩下的a个复制放电单元控制电压接高位控制电压VH；第二复制放电链的Na个放电单元与门的两个输入信号接TIEL信号以被关闭，第二复制放电链的Na个放电单元接反馈型放电单元控制电压生成器反馈回的低位控制电压VL，第二复制放电链剩下的a个放电单元与门的两个输入信号接外部时钟clk信号，放电单元控制电压接外部高位控制电压VH；第一复制放电链BL和第二复制放电链BLB连接到脉冲比较器：比较器输入级由一对反相器INV0和INV1组成，其输入分别连接第一复制放电链BL和第二复制放电链BLB；当clk上升沿到来时，两条复制放电链上的复制放电单元对第三电容和第四电容进行放电，放电快的电容电压会降低到反相器的翻转阈值使反相器翻转，其反相器中Pmos强于Nmos以提升翻转阈值使放电单元工作在饱和区；后由一个SR锁存器锁存先翻转的放电链，SR锁存器的输出连接至一对下降沿触发的触发器DFF0和触发器DFF1，进一步保存先翻转放电链的信号，触发器DFF0和触发器DFF1只有一个会被先放电完成的信号触发，触发器DFF0或触发器1输出信号Q连接到延时单元和异或门，被触发的触发器DFF0或触发器1会产生一个短脉冲，随后这个短脉冲经过与非/与门生成pulse_p或pulse_n信号调节VL电压值。如果BL先反转则说明Na个VL控制的放电链的放电速度快于a个VH控制的放电链的放电速度，此时开启一小段时间N0下拉VL，减慢VL控制的放电单元的放电速度，反之，若比较器判断BLB放电速度更快则开启一小段时间P0上拉VL，加快VL控制的放电单元的放电速度。最终当两条链放电速度相仿时，前后两个外部时钟clk周期分别对VL上拉和下拉，达到动态平衡。当外部时钟clk为低电平时整个放电单元控制电压生成器处于复位状态，BL和BLB被预充以待下一次调节。

反馈型放电单元控制电压生成器接受外部时钟clk信号，每个周期对输出电压进行一次微调，使第一可控放电单元簇和第二可控放电单元簇放电速度达到动态平衡。

通过反馈型控制电压生成器，将放电单元的放电速度固定到高位放电速度的1/N倍数，如果第一复制放电链BL和第二复制放电链BLB上均包括68个放电单元，其中N＝16，a＝4,固定到高位放电速度的1/16倍数,实现了对不同路脉冲量化的加权，进一步提升了量化器的精度。

优选的，本发明的一种多输入时域模拟信号宽度量化器，还包括剩余电荷量化器，所述的剩余电荷量化器用于产生小数部分输出，整数累加器用于产生整数部分输出。

剩余电荷量化器与第一采样电容以及第二采样电容连接。

所述剩余电荷量化器包括采样时钟电路、剩余电荷累加器、脉冲结束信号采样电路、结束信号判断电路、由结束信号控制的第一剩余电荷放电单元和第二剩余电荷放电单元。第一剩余电荷放电单元与第一采样电容CAP1连接，第二剩余电荷放电单元与第二采样电容CAP2连接；其中，外部时域脉冲输入到结束信号采样电路，脉冲结束信号采样电路中使用时钟下降沿触发型寄存器对时域脉冲下降沿进行采样，当所有外部时域脉冲的下降沿都被采样时产生脉冲结束信号，脉冲结束信号输出到结束信号判断电路，结束信息判断电路接收到脉冲结束信号时，则判定脉冲结束,开启采样时钟电路，所述的时钟电路为高频采样时钟电路，同时开启第一剩余电荷放电单元或第二剩余电荷放电单元，对未被完全放电至翻转阈值的第一采样电容CAP1或第二采样电容CAP2放电。

采样时钟电路生成的时钟信号输入到异步连接的剩余电荷累加器中，当第一采样电容CAP1或第二采样电容CAP2的剩余电荷被放电完毕时，剩余电荷累加器的输出正比于结束信号对采样电容的放电时间，结束信号判断电路检测到采样电容翻转，并关闭脉冲结束信号以停止时钟电路振荡，并且输出量化结束信号。本发明的量化器将VDD放电至翻转阈值的电荷量作为单位一，剩余电荷累加器的数值输出存在一个最大值对应从VDD将采样电容放电至翻转阈值，将剩余电荷累加器输出的数值除以最大值，作为小数部分，整数累加器中累加的数据减去剩余电荷累加器输出的小数部分得到最终量化结果，整数累加器中累加的数据是指采样电容翻转信号Precharge1和采样电容翻转信号Precharge2累加的数据之和。

优选的，采样电容为MOM电容。由于MOM电容精度很高，误差可以控制在0.1％以内，使得两路放电计数量程一致。此外，MOM电容的转换阈值电压在可控放电单元的饱和区之上，使得其工作在恒流放电状态。

本发明采用上述技术方案，具有以下有益效果：

(1)一种多输入时域模拟信号宽度量化器中，对N路信号同时量化，同时实现了N路信号的求和与量化，减小了加法器与时钟电路的开销，提升了量化的能效与精度，且放电速度可控，适用于对量化精度要求不同的场合，最大程度权衡功耗与精度。

(2)可控放电单元簇由多个可控放电单元组成，N个放电单元同时放电，从统计理论上∑T＝Q/∑I_NT＝Q/I，其中I_N为每个放电单元的饱和放电电流，N个单元之间其放电电流为独立同分布，最终量化结果的σ值为单个放电单元独立放电的

减少了局部工艺波动对量化器结果的影响。

(3)反馈型放电单元控制电压生成器采用了反馈调节的方式，产生了稳定的控制电压，且其输出电压值来自对不同放电的单元放电速度的对比，可追踪PVT波动，在不同环境，电压下均能达到稳定值。

(4)剩余电荷量化器作为一种多输入时域模拟信号宽度量化器的补充，充分考虑到了剩余电荷量，进一步提升了量化器的精度。

附图说明

图1为一种多输入时域模拟信号宽度量化器的结构框图。

图2为采样电容充放电控制模块。

图3为本发明的放电单元簇中的单个放电单元的结构图。

图4为本发明量化过程的时序图。

图5为本发明反馈型放电单元控制电压生成器的结构图。

图6为剩余电荷量化器结构图。

具体实施方式

下面结合附图对发明的技术方案进行详细说明。

本发明设计的基于双S核的8-bitAES电路如图1所示，包括第一可控放电单元簇、第二可控放电单元簇、采样电容充放电控制模块、整数累加器、第一MOM采样电容、第二MOM采样电容、反馈型放电单元控制电压生成器，剩余电荷量化器。电路的输入信号为外部时钟clk、启动信号START、多路分权重外部时域脉冲信号Pulse[1:N]，输出信号为完成信号finish_flag、整数部分量化值Q，小数部分量化值Q_end。其中以采样电容充放电控制模块为中心构成，如图2所示，采样电容充放电控制接受外部START信号，并判断比较采样电容和其翻转阈值，以产生采样电容翻转信号Precharge1和采样电容翻转信号Precharge2控制第一可控放电单元簇和第二可控放电单元簇的放电动作。第一可控放电单元簇和第二可控放电单元簇分别包括相同数量的放电单元，所述放电单元的结构如图3所示，第一可控放电单元簇和第二可控放电单元簇接受反馈型放电单元控制电压生成器产生的控制电压和外部时域脉冲输入，第一可控放电单元簇连接在第一MOM采样电容上，第二可控放电单元簇连接在第二MOM采样电容上，以一定的速度对采样电容放电。整数累加器接收采样电容翻转信号Precharge1和采样电容翻转信号Precharge2，以异步进位的方式，每次电容翻转执行+1操作，产生整数部分输出。反馈型放电单元控制电压生成器接受外部时钟clk信号，每个周期对输出低位电压VL进行一次微调，最终达到动态平衡，输出电压供第一可控放电单元簇和第二可控放电单元簇使用。剩余电荷量化器采样外部输入时域脉冲信号下降沿，剩余电荷量化器中的结束信号判断电路产生finish_flag信号，剩余电荷量化器中的第一剩余电荷放电单元或第二剩余电荷放电单元继续对采样电容放电，并测量放电时间宽度，通过剩余电荷累加器产生小数部分输出。

本发明的电路的工作可分为以下三个步骤：

步骤一：启动信号START为低电平时，整体处于复位状态，整数累加器输出的信号Q、剩余电荷量化器输出的Q_end、剩余电荷量化器输出的finish_flag均为0，但反馈型放电单元控制电压生成器如图5在外部采样时钟clk的控制下一直工作，每个采样时钟clk周期内进行一次微调，在上电后几个us内输出的反馈控制电压达到动态平衡。

通过反馈型控制电压生成器，将放电单元的放电速度固定到高位放电速度的1/N倍数，如图5所示，图5中采用了的第一复制放电链BL和第二复制放电链BLB上均包括68个放电单元，其中N＝16，a＝4,固定到高位放电速度的1/16倍数,实现了对不同路脉冲量化的加权，进一步提升了量化器的精度。

步骤二：Start信号为高电平时，第一可控放电单元簇接收到的脉冲输入信号上升沿到来时，第一可控放电单元簇中的放电单元开始对第一采样电容放电，第二可控放电单元簇关闭，与第二可控放电单元簇连接的第二MOM采样电容处于预充状态，当第一MOM采样电容的值达到阈值时，采样电容充放电控制模块的输出翻转信号Precharge1，第一可控放电单元簇中的放电单元停止对第一采样电容放电，同时整数累加器对翻转信号Precharge1采样，进行加1操作。第二可控放电单元簇接收到的脉冲输入信号上升沿到来时，第二可控放电单元簇中的放电单元开始对第二MOM采样电容放电，第一可控放电单元簇关闭，与第一可控放电单元簇连接的第一MOM采样电容处于预充状态，当第二MOM采样电容的值达到阈值时，采样电容充放电控制模块的输出翻转信号Precharge2，第二可控放电单元簇中的放电单元停止对第二MOM采样电容放电，同时整数累加器对翻转信号Precharge2采样，进行加1操作。

如此循环如图4，直到所有路脉冲信号都结束，整数部分量化结束。

步骤三：如图6所示，剩余电荷量化器中，有脉冲结束信号采样电路对输入时域脉冲的下降沿采样，判断其是否全部结束，如果全部信号的下降沿都被采到，则剩余电荷量化器中的第一剩余电荷放电单元或第二剩余电荷放电单元对未被放电到反转阈值的MOM采样电容继续进行放电，同时开启高频时钟对放电时间计数，作为小数部分输出。当采样电容被放电到反转阈值的时候，剩余电荷量化器的结束信号判断电路输出最终的finish_flag信号，外部电路读取Q和Q_end，同时结束信号判断电路发出复位信号到采样电容充放电控制模块，重置本发明的量化器。

Claims (10)

1.一种多输入时域模拟信号宽度量化器，其特征在于，包括第一可控放电单元簇、第二可控放电单元簇、采样电容充放电控制模块、整数累加器、第一采样电容、第二采样电容和放电单元控制电压生成器；

第一可控放电单元簇与第一采样电容连接，用于对第一采样电容放电，第二可控放电单元簇与第二采样电容连接，用于对第二采样电容放电；

第一可控放电单元簇、第二可控放电单元簇分别与放电单元控制电压生成器的输出端连接，用于接收放电单元控制电压生成器产生的控制电压；可控放电单元簇还用于接收外部时域脉冲输入；

采样电容充放电控制模块分别与第一可控放电单元簇、第二可控放电单元簇、第一采样电容以及第二采样电容连接，第一采样电容、第二采样电容是两个相同的同容；第一可控放电单元簇接收到的外部时域脉冲输入信号上升沿到来时，第一可控放电单元簇开始对第一采样电容放电，第二可控放电单元簇关闭，当第一采样电容的值达到阈值时，采样电容充放电控制模块输出翻转信号Precharge1，第一可控放电单元簇停止对第一采样电容放电，第二可控放电单元簇接收到的脉冲输入信号上升沿到来时，第二可控放电单元簇中的放电单元开始对第二采样电容放电，当第二采样电容的值达到阈值时，采样电容充放电控制模块输出翻转信号Precharge2，第二可控放电单元簇停止对第二采样电容放电；

所述整数累加器与采样电容充放电控制模块的输出端连接，用于接收采样电容翻转信号Precharge1和采样电容翻转信号Precharge2，整数累加器接收到采样电容翻转信号时，整数累加器中的时钟翻转，执行加1操作。

2.根据权利要求1所述的一种多输入时域模拟信号宽度量化器，其特征在于，所述采样电容充放电控制模块包括第零NMOS管N0、第一NMOS管N1、第二NMOS管N2、第零PMOS管P0、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第零反相器INV0、第一反相器INV1、第二反相器INV2、第三反相器INV3、第零或非门NOR0以及第一或非门NOR1；

其中第零NMOS管N0源极接地，栅极接第零反相器INV0输出以及第二反相器INV2输入，漏极接第二PMOS管P2的漏极和第三反相器INV3的输入；第二反相器INV2的输出接第三PMOS管P3的栅极；

第三反相器INV3的输出采样电容翻转信号Precharge2；

第二PMOS管P2的栅极接第零或非门NOR0的输出，源极接电源VDD；

其中第一NMOS管N1源极接地，栅极接START信号以及第一或非门NOR1的一个输入端，漏极接第一或非门NOR1的另一输入端、第二NMOS管N2的漏极和第三PMOS管P3的漏极；第二NMOS管N2源极接地，栅极接第一反相器INV1输出以及第零或非门NOR0的一个输入端，第零或非门NOR0的另一个输入接START信号；

第三PMOS管P3的源极接VDD；

第一或非门NOR1的输出采样电容翻转信号Precharge1；

第一反相器INV1输入接第一PMOS管P1漏极；

第零PMOS管P0源极接电源VDD，栅极接采样电容翻转信号Precharge1，漏极接采样电容cap1正极板和第零反相器INV0的输入；

第一PMOS管P1源极接电源VDD，栅极接采样电容翻转信号Precharge2，漏极接采样电容cap2正极板和第一反相器INV1的输入。

3.根据权利要求1所述的一种多输入时域模拟信号宽度量化器，其特征在于，第一可控放电单元簇和第二可控放电单元簇分别包括多个放电单元，第一可控放电单元簇和第二可控放电单元簇中包括的可控放电单元数量相同，多个可控放电单元对采样电容并行放电。

4.根据权利要求3所述的一种多输入时域模拟信号宽度量化器，其特征在于，放电单元包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6以及一个二输入与门；

与门的两个输入端分别连接采样电容翻转信号Precharge和时域脉冲信号pulse_high/low,采样电容翻转信号Precharge包括采样电容翻转信号Precharge1和采样电容翻转信号Precharge2；与门的输出端连接第三NMOS管N3的栅极；

第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6依次串联，第四NMOS管N4、第五NMOS管N5和第六NMOS管N6共栅极，第三NMOS管N3源极接采样电容正极板，漏极接第四NMOS管N4源极，第四NMOS管N4、第五NMOS管N5和第六NMOS管N6的栅极都接放电单元控制电压生成器，第六NMOS管N6源极接地；

放电单元控制电压生成器产生的控制电压从第四NMOS管N4、第五NMOS管N5和第六NMOS管N6的公共栅极输入，以实现其可控的放电速度；每个可控放电单元均工作在饱和区，使其放电电流恒定；第一可控放电单元簇和第二可控放电单元簇分别连接相同容值的采样电容。

5.根据权利要求1所述的一种多输入时域模拟信号宽度量化器，其特征在于，所述放电单元控制电压生成器用于输出高位控制电压VH到第一可控放电单元簇和第二可控放电单元簇的放电单元。

6.根据权利要求5所述的一种多输入时域模拟信号宽度量化器，其特征在于，所述放电单元控制电压生成器还可以是反馈型放电单元控制电压生成器，用于输出低位控制电压VL到第一可控放电单元簇和第二可控放电单元簇的放电单元，反馈型放电单元控制电压生成器输出的低位控制电压VL配置为高位控制电压VH的1/N。

7.根据权利要求6所述的一种多输入时域模拟信号宽度量化器，其特征在于，反馈型放电单元控制电压生成器包括第一复制放电链BL、第二复制放电链BLB、脉冲比较器、SR锁存器、触发器DFF0、触发器DFF1、延时单元、异或门、非/与门；

第一复制放电链BL和第二复制放电链BLB互相对称，第一复制放电链BL、第二复制放电链BLB中的复制放电单元和第一可控放电单元簇和第二可控放电单元簇中的放电单元结构相同；第一复制放电链BL和第二复制放电链BLB均包括(N+1)a个复制放电单元和一个复制电容，复制放电单元与放电单元结构相同，复制电容与采样电容相同；

其中第一复制放电链的Na个复制放电单元与门的两个输入信号接外部时钟clk信号，第一复制放电链的控制电压接反馈型放电单元控制电压生成器反馈回的低位控制电压VL，第一复制放电链上剩下的a个放电单元与门的两个输入信号接TIEL信号以被关闭，第一复制放电链上剩下的a个复制放电单元控制电压接高位控制电压VH；第二复制放电链的Na个放电单元与门的两个输入信号接TIEL信号以被关闭，第二复制放电链的Na个放电单元接反馈型放电单元控制电压生成器反馈回的低位控制电压VL，第二复制放电链剩下的a个放电单元与门的两个输入信号接外部时钟clk信号，放电单元控制电压接外部高位控制电压VH；第一复制放电链BL和第二复制放电链BLB连接到脉冲比较器：比较器输入级由一对反相器INV0和INV1组成，其输入分别连接第一复制放电链BL和第二复制放电链BLB；当clk上升沿到来时，两条复制放电链上的复制放电单元对第三电容和第四电容进行放电，放电快的电容电压会降低到反相器的翻转阈值使反相器翻转，其反相器中Pmos强于Nmos以提升翻转阈值使放电单元工作在饱和区；后由一个SR锁存器锁存先翻转的放电链，SR锁存器的输出连接至一对下降沿触发的触发器DFF0和触发器DFF1，进一步保存先翻转放电链的信号，触发器DFF0和触发器DFF1只有一个会被先放电完成的信号触发，触发器DFF0或触发器1输出信号Q连接到延时单元和异或门，被触发的触发器DFF0或触发器1会产生一个短脉冲，随后这个短脉冲经过与非/与门生成pulse_p或pulse_n信号调节VL电压值；如果BL先反转则说明Na个VL控制的放电链的放电速度快于a个VH控制的放电链的放电速度，此时开启一小段时间N0下拉VL，减慢VL控制的放电单元的放电速度，反之，若比较器判断BLB放电速度更快则开启一小段时间P0上拉VL，加快VL控制的放电单元的放电速度；最终当两条链放电速度相仿时，前后两个外部时钟clk周期分别对VL上拉和下拉，达到动态平衡；当外部时钟clk为低电平时整个放电单元控制电压生成器处于复位状态，BL和BLB被预充以待下一次调节。

8.根据权利要求1所述的一种多输入时域模拟信号宽度量化器，其特征在于，采样电容为MOM电容。

9.根据权利要求1-8所述的任何一种多输入时域模拟信号宽度量化器，其特征在于，还包括剩余电荷量化器，所述的剩余电荷量化器用于产生小数输出，整数累加器用于产生整数部分输出；剩余电荷量化器与第一采样电容以及第二采样电容连接。

10.根据权利要求9所述的一种多输入时域模拟信号宽度量化器，其特征在于，所述剩余电荷量化器包括采样时钟电路、剩余电荷累加器、脉冲结束信号采样电路、结束信号判断电路、由结束信号控制的第一剩余电荷放电单元和第二剩余电荷放电单元；第一剩余电荷放电单元与第一采样电容CAP1连接，第二剩余电荷放电单元与第二采样电容CAP2连接；其中，外部时域脉冲输入到结束信号采样电路，脉冲结束信号采样电路中使用时钟下降沿触发型寄存器对时域脉冲下降沿进行采样，当所有外部时域脉冲的下降沿都被采样时产生脉冲结束信号，脉冲结束信号输出到结束信号判断电路，结束信息判断电路接收到脉冲结束信号时，则判定脉冲结束,开启采样时钟电路，所述的时钟电路为高频采样时钟电路，同时开启第一剩余电荷放电单元或第二剩余电荷放电单元，对未被完全放电至翻转阈值的第一采样电容CAP1或第二采样电容CAP2放电；

剩余电荷累加器的数值输出存在一个最大值对应从VDD将采样电容放电至翻转阈值，将剩余电荷累加器输出的数值除以最大值，作为小数部分，整数部分累加器减去剩余电荷累加器输出的小数部分得到最终量化结果。

Images