CN113035781A - 一种晶圆级二维材料的转移方法及器件制备方法 - Google Patents
一种晶圆级二维材料的转移方法及器件制备方法 Download PDFInfo
- Publication number
- CN113035781A CN113035781A CN202110254999.2A CN202110254999A CN113035781A CN 113035781 A CN113035781 A CN 113035781A CN 202110254999 A CN202110254999 A CN 202110254999A CN 113035781 A CN113035781 A CN 113035781A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- dimensional material
- island
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 125
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000002360 preparation method Methods 0.000 title description 6
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 200
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 235000012239 silicon dioxide Nutrition 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000001312 dry etching Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 8
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 6
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000037303 wrinkles Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 description 2
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- ITRNXVSDJBHYNJ-UHFFFAOYSA-N tungsten disulfide Chemical compound S=[W]=S ITRNXVSDJBHYNJ-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- ROUIDRHELGULJS-UHFFFAOYSA-N bis(selanylidene)tungsten Chemical compound [Se]=[W]=[Se] ROUIDRHELGULJS-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052961 molybdenite Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- -1 transition metal chalcogenide Chemical class 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
Abstract
本发明涉及一种晶圆级二维材料的转移方法及器件制备方法，该方法包括：提供牺牲层衬底和目标衬底，在牺牲层衬底上形成第一氧化层，在目标衬底上形成第二氧化层；在第一氧化层上依次形成二维材料层以及第三氧化层，并对第三氧化层以及二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构；形成包裹岛状结构的保护结构，各个岛状结构分别对应一个保护结构；在保护结构以及露出的部分第一氧化层上形成第四氧化层；将第四氧化层与第二氧化层进行键合，并暴露岛状结构中的二维材料，以实现二维材料的晶圆级转移。实现晶圆级二维材料的高质量转移，最大程度上保证二维材料原有的电学性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种晶圆级二维材料的转移方法及器件制备方法。
背景技术
近年来，摩尔定律的发展速度显著放缓，这也预示着硅基半导体集成电路即将发展到尽头，二维材料因其超薄的物理厚度和对短沟道效应的超强抵抗力，获得了巨大的关注，有望成为未来代替硅基半导体的新型材料。
二维材料的器件制备以及电路集成均需要实现晶圆级二维材料生长，但是二维材料生长对于衬底要求较为严苛。通常的二维材料转移方法是将PMMA等有机材料作为中间载体旋涂至二维材料之上，再将衬底进行刻蚀使二维材料与衬底分离，最后转移到目标衬底上进行清洗和烘干，然而现有的二维材料转移方法对于工艺的要求很高，很容易使转移后的薄膜产生褶皱和破损，同时，工艺过程中的外部环境不可避免的会对二维材料产生影响，需要额外的工艺对二维材料进行处理以保证其性质不产生退化。
针对上述现有情况，急需寻求一种晶圆级二维材料的转移方法，避免转移过程中对二维材料的损伤，提高转移后的二维材料的质量。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种晶圆级二维材料的转移方法及器件制备方法，用以解决现有二维材料的片上转移过程中容易产生褶皱或破损导致二维材料的电学性能下降的问题。
一方面，本发明实施例提供了一种晶圆级二维材料的转移方法，包括：
提供牺牲层衬底以及目标衬底，在所述牺牲层衬底上表面形成第一氧化层，在所述目标衬底上表面形成第二氧化层；
在所述第一氧化层的上表面形成二维材料层；
在所述二维材料层上表面形成第三氧化层，并对所述第三氧化层以及所述二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构；
形成包裹所述岛状结构的保护结构，各个岛状结构分别对应一个保护结构；在所述保护结构以及露出的部分第一氧化层上形成第四氧化层；
将所述第四氧化层与所述第二氧化层进行键合，并暴露各个岛状结构中的二维材料，以实现二维材料的晶圆级转移。
进一步，所述第三氧化层为氧化铝层，所述在所述二维材料层上表面形成第三氧化层，包括：
在所述二维材料上表面沉积金属铝层；
金属铝层自然氧化后，在氧化后的金属铝层上表面沉积氧化铝层。
进一步，所述对所述第三氧化层以及所述二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构，包括：
在所述第三氧化层上形成图案化的光刻胶；
以图案化的光刻胶为掩膜，通过湿法腐蚀对位于上部的所述第三氧化层进行图案化，形成图案化的第三氧化层后；
通过干法刻蚀对位于下部的所述二维材料层进行图案化，形成图案化的二维材料层；
清除图案化的光刻胶，得到多个岛状结构。
进一步，所述通过湿法腐蚀对所述第三氧化层进行图案化，包括：
采用H3PO4与H2O的体积比为1:3的磷酸溶液对所述第三氧化层进行图案化。
进一步，所述通过干法刻蚀对所述二维材料进行图形化，包括：
采用氧等离子体对所述二维材料进行图案化。
进一步，所述形成包裹所述岛状结构的保护结构，包括：
形成覆盖所述多个岛状结构的保护层；
在所述保护层上形成图案化的光刻胶，所述光刻胶在所述牺牲层衬底上的第一投影覆盖所述岛状结构在所述牺牲层衬底上的第二投影，并且第一投影的边缘与第二投影对应的边缘存在预设距离；
通过干法刻蚀对所述保护层进行图案化，并去除光刻胶，形成包裹所述岛状结构的保护结构。
进一步，所述预设距离选自10nm至20nm。
进一步，所述保护层为氮化硅层。
进一步，所述第二氧化层以及所述第四氧化层均为二氧化硅层，所述将所述第四氧化层与所述第二氧化层进行键合，并暴露各个岛状结构中的二维材料，包括：
通过干法刻蚀去除牺牲层衬底；
通过平整工艺将二氧化硅上界面进行平整化，使得二氧化硅上表面位于所述二维材料上方；
对二氧化硅进行湿法腐蚀，使得二氧化硅的上表面低于所述二维材料层的上表面并且高于所述保护结构的下表面。
另一方面，本发明实施例提供了一种基于晶圆级二维材料的器件制备方法，包括上述任一项所述的转移方法，该制备方法还包括：
实现二维材料的晶圆级转移后，在各个岛状结构中的二维材料的上表面形成栅介质层、源漏电极；
在栅介质层上表面形成栅电极。
与现有技术相比，本发明至少可实现如下有益效果：
本申请通过采用在牺牲层衬底上生长第一氧化层，在第一氧化层上生长二维材料层，进而形成多个岛状结构，利用保护结构对岛状结构进行包裹，并通过键合的方式将晶圆级二维材料转移到目标衬底上的技术方案，避免了二维材料的片上转移过程中产生的褶皱和破损，实现了晶圆级二维材料的高质量转移，最大程度上保证二维材料原有的电学性能。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本申请一实施例中晶圆级二维材料的转移方法流程示意图；
图2(a)至图2(j)为本申请一实施例中晶圆级二维材料转移过程中每一步骤对应的结构示意图；
图3为本申请一实施例中基于晶圆级二维材料的器件制备方法流程示意图；
图4为本申请一实施例中基于晶圆级二维材料的器件制备的结构示意图。
附图标记：
1-牺牲层衬底；2-第一氧化层；3-二维材料层；4-第三氧化层；5-岛状结构；6-保护层；61-保护结构；7-第四氧化层；8-目标衬底；9-第二氧化层；10-栅介质层；11-源电极；12-漏电极；13-栅电极
具体实施方式
下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理，并非用于限定本发明的范围。
本发明的一个具体实施例，公开了一种晶圆级二维材料的转移方法，该方法流程示意图如图1所示，包括：
步骤S10：提供牺牲层衬底以及目标衬底，在所述牺牲层衬底上表面形成第一氧化层，在所述目标衬底上表面形成第二氧化层；
步骤S20：在所述第一氧化层的上表面形成二维材料层；
步骤S30：在所述二维材料层上表面形成第三氧化层，并对所述第三氧化层以及所述二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构；
步骤S40：形成包裹所述岛状结构的保护结构，各个岛状结构分别对应一个保护结构；在所述保护结构以及露出的部分第一氧化层上形成第四氧化层；
步骤S50：将所述第四氧化层与所述第二氧化层进行键合，并暴露各个岛状结构中的二维材料，以实现二维材料的晶圆级转移。
与现有技术相比，本实施例提供的晶圆级二维材料转移方法，通过采用在牺牲层衬底上生长第一氧化层，在第一氧化层上生长二维材料层，进而形成多个岛状结构，利用保护结构对岛状结构进行包裹，并通过键合的方式将晶圆级二维材料转移到目标衬底上的技术方案，避免了二维材料的片上转移过程中产生的褶皱和破损，实现了晶圆级二维材料的高质量转移，最大程度上保证二维材料原有的电学性能。
在一个具体的实施例中，步骤S10中的牺牲层衬底为硅衬底，第一氧化层为二氧化硅层；目标衬底为硅衬底，第二氧化层为二氧化硅层。
进一步的，目标衬底也可以是带有器件层的衬底，目标衬底的具体结构根据实际情况确定。
请参见图2(a)至图2(j)，为步骤S10至步骤S50中的每一步骤对应的结构示意图。
步骤S10具体包括：提供牺牲层衬底1以及目标衬底8，在牺牲层衬底1上表面形成第一氧化层2，在目标衬底8上表面形成第二氧化层9。
步骤S20具体包括：在第一氧化层2的上表面形成二维材料层3，步骤S20对应的结构示意图如图2(b)所示。
具体的，二维材料可以选自二硫化钼(MoS2)、二硒化钨(WSe2)、二硫化钨(WS2)等过渡金属硫族化合物，石墨烯(Graphene)以及六方氮化硼(h-BN)，二维材料的具体种类可根据实际情况确定。
形成二维材料的工艺方法可以选自化学气相沉积法(CVD,Chemical VaporDeposition)、原子层沉积法(ALD,Atomic Layer Deposition)、溅射法、脉冲激光沉积法(PLD,Pulsed LaserDeposition)，具体的工艺方法可根据实际情况进行确定。
进一步的，二维材料层为单层二维材料连续膜，厚度小于1nm，例如MoS2的单层厚度为0.8nm。
在一个具体的实施例中，第三氧化层为氧化铝层，步骤S30包括：
步骤S31：在所述二维材料上表面沉积金属铝层；金属铝层自然氧化后，在氧化后的金属铝层上表面沉积氧化铝层，得到第三氧化层4，步骤S31对应的结构示意图如图2(c)所示。
具体的，采用电子束蒸发的方法在二维材料层3的上表面沉积金属铝层，待金属铝层自然氧化之后，再通过ALD沉积氧化铝层，得到第三氧化层4。可选的，金属铝层的厚度为2nm，氧化铝层的厚度为5nm。
在二维材料层上表面形成第三氧化层，避免环境中气体分子对二维材料层的影响以至于造成二维材料性能的退化，第三氧化层可以保护二维材料层在后续工艺中不被影响并且避免后续形成保护结构的过程中对二维材料产生掺杂。
在一个具体的实施例中，步骤S30还包括：
步骤S32：在第三氧化层上形成图案化的光刻胶；以图案化的光刻胶为掩膜，通过湿法腐蚀对位于上部的第三氧化层进行图案化，形成图案化的第三氧化层后；通过干法刻蚀对位于下部的二维材料层进行图案化，形成图案化的二维材料层；清除图案化的光刻胶，得到多个岛状结构。具体的，在第三氧化层4上形成图案化的光刻胶，暴露部分第三氧化层，对暴露部分的第三氧化层进行湿法腐蚀，形成图案化的第三氧化层；通过干法刻蚀对二维材料层3进行刻蚀，形成图案化的二维材料层；清除图案化的光刻胶得到多个岛状结构5。
可选的，采用H3PO4与H2O的体积比为1:3的磷酸溶液对所述第三氧化层进行图案化。
具体的，掩膜图案可以根据需要转移的二维材料的图案确定。
可选的，采用氧等离子体对二维材料进行图案化。
可选的，第三氧化层4的材料可以为氧化铝，采用磷酸溶液对氧化铝进行湿法腐蚀。可选的，采用等离子体对二维材料层3进行干法刻蚀。
步骤S30对应的结构示意图如图2(d)所示，岛状结构5之间露出的第一氧化层的作用是为了后续生长第四氧化层7，从而使得第四氧化层7与第二氧化层9之间达到良好的键合效果。
在一个具体的实施例中，步骤S40包括：
步骤S41：形成覆盖所述多个岛状结构的保护层；
可选的，保护层为氮化硅层。
具体的，可通过等离子体增强化学气相沉积法(PECVD，Plasma EnhancedChemical Vapor Deposition)在岛状结构以及露出的部分第一氧化层上形成保护层6，如图2(e)所示。
可选的，保护层的厚度为100nm。
步骤S42：在所述保护层上形成图案化的光刻胶，所述光刻胶在所述牺牲层衬底上的第一投影覆盖所述岛状结构在所述牺牲层衬底上的第二投影，并且第一投影的边缘与第二投影对应的边缘存在预设距离；通过设置预设距离，保证后续形成的保护结构完全包裹住岛状结构，将岛状结构与外部环境隔离。
可选的，预设距离选自10nm至20nm；例如，预设距离为15nm。
步骤S43:通过干法刻蚀对所述保护层进行图案化，并去除光刻胶，形成包裹所述岛状结构的保护结构，如图2(f)所示。
具体的，可以采用CF4、CH3F和O2的混合气体对保护层进行干法刻蚀。
保护结构61可以保护二维材料免受后续工艺过程的影响，提高二维材料转移过程的成功率。
进一步的，第四氧化层为二氧化硅，在保护结构及露出的第一氧化物层上形成第四氧化层的结构示意图如图2(g)所示。可选的，第四氧化层的厚度为400nm。第四氧化层的上部高于保护结构的顶部。
在一个具体的实施例中，在步骤S40以及步骤S50之间还包括：对第四氧化层进行平整处理。
具体的，可通过化学机械平坦(CMP,Chemical Mechanical Planarization)工艺对第四氧化层进行平坦化处理，平坦化处理后的结构示意图如图2(h)所示，使得第四氧化层上表面更加平坦，提高后续第四氧化层与第二氧化层之间键合的成功率。
在一个具体的实施例中，第二氧化层以及第四氧化层均为二氧化硅层，步骤S50包括：
步骤S51：通过干法刻蚀去除牺牲层衬底；
具体的，第一氧化层与第四氧化层键合之后的结构如图2(i)所示，在图2(i)的基础上，通过干法刻蚀去除牺牲层衬底。干法刻蚀时采用的气体为CF4，使得在对牺牲层衬底进行干法刻蚀时，停留在二氧化硅表面。
步骤S52：通过平整工艺将二氧化硅界面进行平整化，使得二氧化硅上表面位于所述二维材料上方；
具体的，通过CMP工艺将二氧化硅界面进行平整化处理，使得二氧化硅上表面位于二维材料上方。可选的，二氧化硅上表面位于二维材料上方50nm处。
步骤S53：对二氧化硅进行湿法腐蚀，使得二氧化硅的上表面低于二维材料层的上表面并且高于保护结构的下表面。
可选的，可采用氢氟酸对二氧化硅进行湿法腐蚀，使得二氧化硅的上表面低于二维材料层的上表面并且高于保护结构的下表面。可选的，氢氟酸为HF与H2O体积比为1：7的氢氟酸溶液。
本发明的一个具体实施例，公开了一种基于晶圆级二维材料的器件制备方法，流程示意图如图3所示，包括：
上述任一种晶圆级二维材料的转移方法；
还包括：实现二维材料的晶圆级转移后，在各个岛状结构中的二维材料的上表面形成栅介质层10、源电极11以及漏电极12；在栅介质层10上表面形成栅电极13，通过该实施例中的器件制备方法制备的器件结构示意图如图4所示。
具体的，栅介质层材料选自HfO2、Al2O3等二维材料器件中常用的栅介质材料。
与现有技术相比，本实施例提供的基于晶圆级二维材料的器件制备方法，通过采用在牺牲层衬底上生长第一氧化层，在第一氧化层上生长二维材料层，进而形成多个岛状结构，利用保护结构对岛状结构进行包裹，并通过键合的方式将晶圆级二维材料转移到目标衬底上，进而后续的器件制备的技术方案，避免了二维材料的片上转移过程中产生的褶皱和破损，实现了晶圆级二维材料的高质量转移，最大程度上保证二维材料原有的电学性能，从而保障了制备的器件的器件特性。
基于本申请中晶圆级二维材料的转移方法，利用通过该方法转移后的二维材料进行后续器件的制备的构思属于本申请的保护范围，并不限制于某一种类型器件的制备。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种晶圆级二维材料的转移方法，其特征在于，包括：
提供牺牲层衬底以及目标衬底，在所述牺牲层衬底上表面形成第一氧化层，在所述目标衬底上表面形成第二氧化层；
在所述第一氧化层的上表面形成二维材料层；
在所述二维材料层上表面形成第三氧化层，并对所述第三氧化层以及所述二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构；
形成包裹所述岛状结构的保护结构，各个岛状结构分别对应一个保护结构；在所述保护结构以及露出的部分第一氧化层上形成第四氧化层；
将所述第四氧化层与所述第二氧化层进行键合，并暴露各个岛状结构中的二维材料，以实现二维材料的晶圆级转移。
2.根据权利要求1所述的转移方法，其特征在于，所述第三氧化层为氧化铝层，所述在所述二维材料层上表面形成第三氧化层，包括：
在所述二维材料上表面沉积金属铝层；
金属铝层自然氧化后，在氧化后的金属铝层上表面沉积氧化铝层。
3.根据权利要求1所述的转移方法，其特征在于，所述对所述第三氧化层以及所述二维材料层进行刻蚀，露出部分第一氧化层，形成多个岛状结构，包括：
在所述第三氧化层上形成图案化的光刻胶；
以图案化的光刻胶为掩膜，通过湿法腐蚀对位于上部的所述第三氧化层进行图案化，形成图案化的第三氧化层后；
通过干法刻蚀对位于下部的所述二维材料层进行图案化，形成图案化的二维材料层；
清除图案化的光刻胶，得到多个岛状结构。
4.根据权利要求3所述的转移方法，其特征在于，所述通过湿法腐蚀对所述第三氧化层进行图案化，包括：
采用H3PO4与H2O的体积比为1:3的磷酸溶液对所述第三氧化层进行图案化。
5.根据权利要求3所述的转移方法，其特征在于，所述通过干法刻蚀对所述二维材料进行图形化，包括：
采用氧等离子体对所述二维材料进行图案化。
6.根据权利要求1所述的转移方法，其特征在于，所述形成包裹所述岛状结构的保护结构，包括：
形成覆盖所述多个岛状结构的保护层；
在所述保护层上形成图案化的光刻胶，所述光刻胶在所述牺牲层衬底上的第一投影覆盖所述岛状结构在所述牺牲层衬底上的第二投影，并且第一投影的边缘与第二投影对应的边缘存在预设距离；
通过干法刻蚀对所述保护层进行图案化，并去除光刻胶，形成包裹所述岛状结构的保护结构。
7.根据权利要求6所述转移方法，其特征在于，所述预设距离选自10nm至20nm。
8.根据权利要求6所述的转移方法，其特征在于，所述保护层为氮化硅层。
9.根据权利要求1所述的转移方法，其特征在于，所述第二氧化层以及所述第四氧化层均为二氧化硅层，所述将所述第四氧化层与所述第二氧化层进行键合，并暴露各个岛状结构中的二维材料，包括：
通过干法刻蚀去除牺牲层衬底；
通过平整工艺将二氧化硅上界面进行平整化，使得二氧化硅上表面位于所述二维材料上方；
对二氧化硅进行湿法腐蚀，使得二氧化硅的上表面低于所述二维材料层的上表面并且高于所述保护结构的下表面。
10.一种基于晶圆级二维材料的器件制备方法，其特征在于，包括权利要求1至9任一项所述的转移方法，该制备方法还包括：
实现二维材料的晶圆级转移后，在各个岛状结构中的二维材料的上表面形成栅介质层、源漏电极；
在栅介质层上表面形成栅电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110254999.2A CN113035781B (zh) | 2021-03-09 | 2021-03-09 | 一种晶圆级二维材料的转移方法及器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110254999.2A CN113035781B (zh) | 2021-03-09 | 2021-03-09 | 一种晶圆级二维材料的转移方法及器件制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113035781A true CN113035781A (zh) | 2021-06-25 |
| CN113035781B CN113035781B (zh) | 2022-06-28 |
Family
ID=76467255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110254999.2A Active CN113035781B (zh) | 2021-03-09 | 2021-03-09 | 一种晶圆级二维材料的转移方法及器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113035781B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115947299A (zh) * | 2022-12-21 | 2023-04-11 | 上海芯物科技有限公司 | 一种表面加工工艺和半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102986014A (zh) * | 2010-07-07 | 2013-03-20 | 国际商业机器公司 | 通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法 |
| CN105088179A (zh) * | 2015-08-26 | 2015-11-25 | 中国科学院上海微***与信息技术研究所 | 一种转移石墨烯的方法 |
| US20160049475A1 (en) * | 2013-01-11 | 2016-02-18 | International Business Machines Corporation | Graphene layer transfer |
| CN107887319A (zh) * | 2017-11-16 | 2018-04-06 | 中国科学院上海微***与信息技术研究所 | 一种绝缘体上石墨烯的制备方法 |
| CN109824032A (zh) * | 2019-02-21 | 2019-05-31 | 中国科学院上海微***与信息技术研究所 | 晶圆级石墨烯薄膜的转移方法 |
-
2021
- 2021-03-09 CN CN202110254999.2A patent/CN113035781B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102986014A (zh) * | 2010-07-07 | 2013-03-20 | 国际商业机器公司 | 通过三维集成技术制造高性能碳纳米管晶体管集成电路的方法 |
| US20160049475A1 (en) * | 2013-01-11 | 2016-02-18 | International Business Machines Corporation | Graphene layer transfer |
| CN105088179A (zh) * | 2015-08-26 | 2015-11-25 | 中国科学院上海微***与信息技术研究所 | 一种转移石墨烯的方法 |
| CN107887319A (zh) * | 2017-11-16 | 2018-04-06 | 中国科学院上海微***与信息技术研究所 | 一种绝缘体上石墨烯的制备方法 |
| CN109824032A (zh) * | 2019-02-21 | 2019-05-31 | 中国科学院上海微***与信息技术研究所 | 晶圆级石墨烯薄膜的转移方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115947299A (zh) * | 2022-12-21 | 2023-04-11 | 上海芯物科技有限公司 | 一种表面加工工艺和半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113035781B (zh) | 2022-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10090393B2 (en) | Method for forming a field effect transistor device having an electrical contact | |
| US7452773B2 (en) | Method of manufacturing a flash memory device | |
| US8357927B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN108231888A (zh) | 半导体器件及其制造方法 | |
| US7101761B2 (en) | Method of fabricating semiconductor devices with replacement, coaxial gate structure | |
| CN110534563B (zh) | 一种具有自对准反馈栅的晶体管及其制备方法 | |
| US10586709B2 (en) | Methods of fabricating semiconductor devices | |
| CN109585296A (zh) | 半导体装置的形成方法 | |
| US20090146304A1 (en) | Carbon nanotube integrated circuit devices and methods of fabrication therefor using protected catalyst layers | |
| CN113035781B (zh) | 一种晶圆级二维材料的转移方法及器件制备方法 | |
| CN109690786B (zh) | 异质结遂穿场效应晶体管及其制备方法 | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| CN106158650A (zh) | 晶体管及其形成方法 | |
| US11854798B2 (en) | Semiconductor device and method | |
| CN115954320A (zh) | 半导体结构及浅沟槽隔离结构制备方法 | |
| CN113380628B (zh) | 鳍式场效应晶体管器件及其形成方法 | |
| US11069528B2 (en) | Semiconductor device and method | |
| US10615037B2 (en) | Tone reversal during EUV pattern transfer using surface active layer assisted selective deposition | |
| TW202109632A (zh) | 半導體裝置的形成方法 | |
| US7998850B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN109216200A (zh) | 一种基于体硅全包围栅极SOI FinFET的制作方法 | |
| US20160181382A1 (en) | Method for fabricating a transistor with a raised source-drain structure | |
| CN114899105A (zh) | 一种基于二维材料的自对准顶栅场效应晶体管的制备方法 | |
| CN116682720A (zh) | 半导体结构及其形成方法 | |
| CN117690976A (zh) | 垂直顶栅二维薄膜场效应晶体管、电子设备及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |