CN113013181A - 一种显示基板及其制备方法、显示装置 - Google Patents
一种显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN113013181A CN113013181A CN202110202458.5A CN202110202458A CN113013181A CN 113013181 A CN113013181 A CN 113013181A CN 202110202458 A CN202110202458 A CN 202110202458A CN 113013181 A CN113013181 A CN 113013181A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- layer
- display
- substrate
- display substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 147
- 238000002360 preparation method Methods 0.000 title description 11
- 230000002093 peripheral effect Effects 0.000 claims abstract description 27
- 125000006850 spacer group Chemical group 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 36
- 238000000059 patterning Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 238000011156 evaluation Methods 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 266
- 239000010408 film Substances 0.000 description 52
- 238000005520 cutting process Methods 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
显示基板及其制备方法、显示装置，所述显示基板包括显示区和围绕显示区的***区，所述***区包括设置在基底上的第一绝缘层和第二绝缘层，以及设置在所述第一绝缘层和第二绝缘层之间的间隔层，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。本公开实施例提供的方案，通过在第一绝缘层和第二绝缘层之间设置间隔层，可以改善第二绝缘层的剥离问题，有效提升产品制程良率和信赖性评价。
Description
技术领域
本公开实施例涉及但不限于显示技术，尤指一种显示基板及其制备方法、显示装置。
背景技术
使用有机树脂(Organic Resin，以下简称ORG)作为非晶硅(a-Si)或氧化物薄膜晶体管(Oxide TFT)结构的平坦层时，ORG本身不耐高温的特性决定了ORG上方钝化层(PVX)的沉积需要采用较低的工艺温度，这样形成的PVX膜层相比较高温度沉积的PVX膜层致密度较低，膜质较软，与下方膜层的结合力也较差，因此，容易产生膜层剥离。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种显示基板及其制备方法、显示装置，改善膜层剥离。
一方面，本公开实施例提供了一种显示基板，包括：显示区和围绕显示区的***区，所述***区包括设置在基底上的第一绝缘层和第二绝缘层，以及设置在所述第一绝缘层和第二绝缘层之间的间隔层，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。
在一示例性实施例中，在平行于所述基底的平面上，所述间隔层靠近所述显示基板的切割边缘的一侧的边界落在所述第一绝缘层或第二绝缘层的边界上。
在一示例性实施例中，在平行于所述基底的平面上，所述间隔层远离所述显示基板的切割边缘一侧与靠近所述显示基板的切割边缘一侧的距离大于等于50微米。
在一示例性实施例中，所述第一绝缘层和所述第二绝缘层延伸到所述显示区，所述显示区还包括设置在所述第一绝缘层和所述第二绝缘层之间的第一电极，以及，设置在所述第二绝缘层远离所述基底一侧的第二电极，所述间隔层与所述第一电极同层设置。
在一示例性实施例中，所述显示区还包括：
设置在所述基底和所述第一绝缘层之间的栅电极，依次设置在所述第一绝缘层和所述第一电极之间的有源层、源漏电极层、第三绝缘层和有机膜层。
在一示例性实施例中，在平行于所述基底的平面上，所述第一绝缘层靠近所述显示基板的切割边缘侧的第一边界，以及，所述第二绝缘层靠近所述显示基板的切割边缘侧的第二边界，与所述显示基板的切割边缘对齐，或者，所述第一边界、所述第二边界与所述显示基板的切割边缘之间存在预设距离。
在一示例性实施例中，所述***区包括绑定区域，所述间隔层设置在所述绑定区域。
又一方面，本公开实施例提供一种显示装置，包括上述显示基板。
再一方面，本公开实施例提供一种显示基板的制备方法，所述显示基板包括显示区和***区，包括：
在基底上的所述***区依次形成第一绝缘层、间隔层、第二绝缘层，其中，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。
在一示例性实施例中，在基底上的所述***区依次形成第一绝缘层、间隔层、第二绝缘层包括：
在基底上沉积第一绝缘层薄膜，构图形成第一绝缘层图案；
沉积导电薄膜，构图形成所述间隔层以及位于所述显示区的第一电极；
沉积第二绝缘层薄膜，构图形成第二绝缘层图案。
本申请实施例包括一种显示基板及其制备方法、显示装置，所述显示基板包括显示区和围绕显示区的***区，所述***区包括设置在基底上的第一绝缘层和第二绝缘层，以及设置在所述第一绝缘层和第二绝缘层之间的间隔层，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。本公开实施例提供的方案，通过在第一绝缘层和第二绝缘层之间设置间隔层，可以改善第二绝缘层的剥离问题，有效提升产品制程良率和信赖性评价。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的目的和其他优点可通过在说明书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为一技术方案提供的显示基板绑定区域膜层剥离显微镜实图；
图2为一技术方案提供的显示基板绑定区域截面示意图(PVX开槽)；
图3为一技术方案提供的显示基板绑定区域截面示意图(PVX未开槽)；
图4a为一示例性实施例提供的显示基板显示区截面示意图；
图4b为一示例性实施例提供的显示基板绑定区截面示意图(PVX未开槽)；
图4c为图4b所示显示基板绑定区域的显微镜实图；
图5为一示例性实施例提供的显示基板绑定区截面示意图(PVX开槽)；
图6为一示例性实施例提供的显示基板的制备方法流程图。
具体实施方式
下文中将结合附图对本发明的实施例进行详细说明。在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机***中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的实施方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的实施方式不局限于附图所示的形状或数值。
本公开中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，并不表示任何顺序、数量或者重要性。
在本公开中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在公开中说明的词句，根据情况可以适当地更换。
在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本公开中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本公开中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
使用ORG作为平坦层时，在面板(panel)的切割和绑定(bonding)区域由于走线的需要，ORG进行了挖空设计，经过ORG工序后进行干法刻蚀去除SD上方的buffer层使bonding连接处SD金属布线裸露出来。然后进行1ITO层(Layer)的成膜光刻工序，去除了该区域的铟锡氧化物(Indium Tin Oxides，ITO)。接着进行PVX成膜光刻形成bonding过孔，最后进行2ITO成膜光刻形成bonding过孔连接图形。经过完整的工序之后，除了bonding金手指处金属和过孔连接ITO被保留外，其余位置只有PVX和栅绝缘层(GI)。在受到切割和bonding的压力下PVX容易从切割线开始发生从外向内的膜层剥离(peeling off)，这种现象严重时会影响绑定引脚(bonding lead)处过孔接触，导致bonding接触异常造成制程显示不良，从而导致信号引入失败画面显示异常。除制程不良外，在成品的高温高湿环境信赖性测试中，更容易发生这种膜层peeling导致产品不良(NG)。这类不良尤其在柔性电路板(FlexiblePrinted Circuit，FPC)弯折(bent)类结构的产品上更容易发生，因为相比平板(flat)结构，bent结构FPC bonding后需弯折至背面，会导致bonding处持续受到拉力的影响。一种处理方法是从设计上将切割线区域的PVX进行挖槽处理，制程中通过掩膜曝光和刻蚀去除切割线内外0.1mm左右区域的PVX，降低切割时膜层受力的影响导致松动破裂。另外从工艺上优化PVX与GI膜层之间的界面处理，例如调整ORG曝光显影之后膜层表面的等离子(Plasma)处理以及PVX成膜前Plasma处理，这样可以有效改善制程中peeling不良的发生率，但在产品的高温高湿环境信赖性测试中仍会有一定几率发生peeling甚至出现panel功能性不良。因为从根本上来看虽然PVX边缘距离切割线更远了，但是PVX和GI膜层之间的直接接触没有改变。图1、2分别为PVX挖槽设计的显微镜实图和截面示意图，图3为无PVX挖槽设计的截面示意图。如图1和2所示，基底1上依次设置有GI层和PVX层，PVX容易从PVX挖槽边缘B开始发生从外向内的膜层剥离(peeling off)。如图3所示，基底1上依次设置有GI层和PVX层，PVX层容易从显示基板的切割边缘A开始发生从外向内的膜层剥离。
本公开实施例中，在PVX层和GI层之间增加间隔层，增强膜间结合力，改善剥离。
本公开实施例提供一种显示基板，包括：显示区和围绕显示区的***区，所述***区包括设置在基底上的第一绝缘层和第二绝缘层，以及设置在所述第一绝缘层和第二绝缘层之间的间隔层，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。
在一示例性实施例中，所述***区可以包括绑定区域，所述间隔层可以设置在所述绑定区域。但本公开实施例不限于此，如果其他区域存在膜层剥离，可以将间隔层设置在其他区域。所述绑定区域用于实现与驱动集成电路的绑定。
图4a为本公开实施例提供的显示基板显示区域示意图，图4b为本公开实施例提供的显示基板绑定区域示意图。如图4a和4b所示，所述显示基板包括显示区和***区，所述***区包括绑定区域，所述显示基板包括设置在基底9上的第一栅金属层、设置在所述第一栅金属层远离所述基底9一侧的第一绝缘层11，设置在所述第一绝缘层11远离所述基底9一侧的有源层12，设置在所述有源层12远离所述基底9一侧的源漏电极层，设置在所述源漏电极层远离所述基底9一侧的第三绝缘层15，设置在所述第三绝缘层15远离所述基底9一侧的有机层16，设置在所述有机层16远离所述基底9的第一电极17，设置在所述第一电极17远离所述基底9一侧的第二绝缘层18，设置在所述第二绝缘层18远离基底9一侧的第二电极19。所述第一栅金属层包括所述栅电极10和第一连接电极20，所述源漏电极层包括源电极、漏电极和第二连接电极21。所述绑定区域包括设置在基底9上的第一连接电极20，设置在所述第一连接电极20远离所述基底一侧的第一绝缘层11，设置在所述第一绝缘层11远离基底9一侧的第二连接电极21，设置在所述第二连接电极21远离基底一侧的间隔层22，设置在所述间隔层22远离所述基底9一侧的第二绝缘层18，设置在所述第二绝缘层18远离所述基底9一侧的第三连接电极23。第三连接电极23可以和第二电极19同层设置。所述间隔层22设置在所述第一绝缘层11远离所述显示区一侧，即间隔层22靠近所述第一绝缘层11的远离所述显示区的边缘。本实施例中，第二绝缘层18的边缘和显示基板的切割边缘A(即显示基板的切割线所在位置)对齐，即间隔层22靠近显示基板的切割边缘A。间隔层22与第一绝缘层11和第二绝缘层18之间无其他膜层，间隔层22与第一绝缘层11直接接触，与第二绝缘层18直接接触。
所述第一绝缘层11还可以称为栅绝缘层(GI)，所述第三绝缘层15还可以称为第一钝化层，所述第二绝缘层18还可以称为第二钝化层。
本实施例中，第一绝缘层11和第二绝缘层18之间加垫了间隔层22，使得第一绝缘层11和第二绝缘层18的直接接触变更为通过间隔层22间接接触(第一绝缘层11与间隔层22接触，间隔层22与第二绝缘层18接触)，经过制程测试和信赖性高温高湿环境测试评价，第一绝缘层11和第二绝缘层18间接接触时的膜层间结合力大于第一绝缘层11和第二绝缘层18直接接触时的膜层间结合力，因此，可以改善第二绝缘层18的剥离问题，有效提升产品制程良率和信赖性评价，避免了产品市场端问题出现的风险。
在一示例性实施例中，所述间隔层22靠近所述显示基板的切割边缘A的一侧与所述第一绝缘层11的边缘或者所述第二绝缘层18的边缘对齐。即，在平行于所述基底的平面上，所述间隔层22远离显示区一侧的边界落在第一绝缘层11远离显示区一侧的边界上或者第二绝缘层18的远离显示区一侧的边界上。本实施例提供的方案，从第一绝缘层11的边缘开始设置有间隔层，可以有效改善剥离。
在一示例性实施例中，所述间隔层22的边缘可以与第二绝缘层18的边缘存在一距离，即间隔层22远离显示区的一侧的边界落在第二绝缘层18远离显示区一侧的边界内。本实施例提供的方案，对剥离有部分改善。
在一示例性实施例中，在平行于所述基底9的平面上，所述间隔层22远离所述显示基板的切割边缘A一侧与靠近所述显示基板的切割边缘A一侧的距离大于等于50微米(um)，如图4b所示，间隔层22远离所述显示基板的切割边缘A一侧P1与靠近所述显示基板的切割边缘A一侧P2的距离L大于等于50um。本实施例中，间隔层22靠近所述显示基板的切割边缘A一侧P2与所述显示基板的切割边缘A对齐。本实施例提供的方案，可以防止第二绝缘层18与第一绝缘层11之间产生剥离。但本申请实施例不限于此，L可以小于50um。L的具体长度可以根据产品切割精度、bonding边缘设计等进行实际调整。
在一示例性实施例中，所述第一电极17可以是像素电极，所述第二电极19可以是公共电极，或者，所述第一电极17可以是公共电极，所述第二电极19可以是像素电极。
在一示例性实施例中，所述间隔层22可以与所述第一电极17同层设置，但不限于此，可以与其他膜层同层设置，或者，为独立的膜层。
在一示例性实施例中，所述间隔层22可以使用透明导电材料制备，比如ITO等，但不限于此，可以是其他导电材料(比如金属等)或非导电材料。
在一示例性实施例中，所述间隔层22可以是一个连续的膜层，或者，可以包括多个子间隔层。
在一示例性实施例中，在平行于所述基底的平面上，所述多个子间隔层可以沿从显示区至绑定区的第一方向间隔分布，或者，沿垂直于第一方向的第二方向间隔分布。所述多个子间隔层可以均匀分布。
在示例性实施例中，第一栅金属层、源漏电极层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。有机层可以采用有机材料，比如ORG。第一电极和第二电极可以采用透明导电薄膜，透明导电薄膜包括但不限于氧化铟锡ITO或氧化铟锌IZO。
上述实施例中，栅电极10、有源层12、源电极13和漏电极14构成薄膜晶体管，该薄膜晶体管为底栅结构。在另一实施例中，所述薄膜晶体管可以是顶栅结构。
图4c为图4b所示显示基板的绑定区域的显微镜实图。如图4c所示，增加隔离层22之后，第二绝缘层18的剥离大大改善。
图5为另一实施例提供的显示基板绑定区域示意图。本实施例中，所述显示基板包括显示区和***区，***区包括绑定区域，所述显示区可参考图4a。如图5所示，本实施例提供的显示基板的绑定区域包括：设置在基底9上的第一连接电极20，设置在所述第一连接电极20远离所述基底9一侧的第一绝缘层11，设置在所述第一绝缘层11远离基底9一侧的第二连接电极21，设置在所述第二连接电极21远离基底一侧的间隔层22，设置在所述间隔层22远离所述基底9一侧的第二绝缘层18，设置在所述第二绝缘层18远离所述基底9一侧的第三连接电极23。所述间隔层22设置在所述第一绝缘层11远离所述显示区一侧，即间隔层22靠近所述第一绝缘层11的远离所述显示区的边缘。本实施例中，所述第一绝缘层11和第二绝缘层18的边缘B(即挖槽边缘)与显示基板的切割边缘A之间存在一预设距离，即第二绝缘层18制备时进行挖槽处理，去除靠近显示基板的切割边缘A的第一绝缘层11和第二绝缘层18，降低切割显示基板时膜层受力的影响导致松动破裂。所述预设距离可以根据需要设置。另外，在从挖槽边缘B至显示区一定距离内设置隔离层22，增强第一绝缘层11和第二绝缘层18之间的结合力，防止第二绝缘层18产生剥离。
本实施例提供的方案，进行第二绝缘层18挖槽和设置间隔层22，相比只设置间隔层22的方案，通过挖槽降低切割显示基板时膜层受力的影响，通过设置间隔层22增强了膜层间的结合力，从而改善第二绝缘层18的剥离问题，有效提升产品制程良率和信赖性评价，避免了产品市场端问题出现的风险。
本实施例中，第一绝缘层11和第二绝缘层18远离显示区(靠近显示基板的切割边缘)的边缘B与显示基板的切割边缘A存在预设距离。相应的，间隔层22远离显示区的边界P2与所述显示基板的切割边缘A之间存在预设距离。
在一示例性实施例中，在平行于所述基底的平面上，所述间隔层22靠近所述显示基板的切割边缘A的一侧的边界落在所述第一绝缘层11或第二绝缘层18的边界上。即，间隔层22的靠近所述显示基板的切割边缘A的一侧的边界P2与第一绝缘层11、第二绝缘层18的边界对齐。
在一示例性实施例中，所述间隔层22在平行于所述基底9的平面上，所述间隔层22远离所述显示基板的切割边缘A一侧与靠近所述显示基板的切割边缘A一侧的距离大于等于50um。即间隔层22的边界P1和边界P2之间的距离L大于等于50um，可以防止第二绝缘层18产生剥离。但本申请实施例不限于此，L可以小于50um。L的具体长度可以根据产品切割精度、bonding边缘设计等进行实际调整。
在一示例性实施例中，所述隔离层22可以与第一电极17同层设置，即形成第一电极17时，在隔离层22对应的区域保留相应膜层，形成隔离层22。所述隔离层22与同层的第一电极17或其他电极之间彼此绝缘。
上述实施例中，间隔层22设置在绑定区域，但本申请实施例不限于此，可以设置在***区的其他位置。
图6为本公开实施例提供的一种显示基板的制备方法示意图。本实施例中，所述显示基板包括显示区和***区，所述显示基板的制备方法包括：
步骤601，在基底上的所述***区依次形成第一绝缘层、间隔层、第二绝缘层，其中，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。
在一示例性实施例中，在基底上的所述***区依次形成第一绝缘层、间隔层、第二绝缘层包括：
在基底上沉积第一绝缘层薄膜，构图形成第一绝缘层图案；
沉积导电薄膜，构图形成所述间隔层以及位于所述显示区的第一电极；
沉积第二绝缘层薄膜，构图形成第二绝缘层图案。
在一示例性实施例中，在平行于所述基底的平面上，所述第一绝缘层靠近所述显示基板的切割边缘侧的第一边界，以及，所述第二绝缘层靠近所述显示基板的切割边缘侧的第二边界，与所述显示基板的切割边缘之间存在预设距离，或者，所述第一边界、所述第二边界与所述显示基板的切割边缘对齐；
所述间隔层靠近所述显示基板的切割边缘的一侧的边界落在所述第一绝缘层或第二绝缘层的边界上。
下面通过显示基板的制备过程说明本申请实施例的技术方案。本申请实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本申请实施例的描述中，“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
在一示例性实施例中，所述显示基板的制备过程包括：
在基底9沉积第一金属薄膜，构图形成栅电极10和第一连接电极20；其中，栅电极10形成在显示区，第一连接电极20形成在绑定区域；
沉积第一绝缘薄膜，构图形成覆盖栅电极10和第一连接电极20的第一绝缘层11；
在第一绝缘层11上沉积有源层薄膜，构图形成有源层12；
在有源层12上沉积第二金属薄膜，构图形成源电极13、漏电极14和第二连接电极21；
在形成前述图案的基底上沉积第三绝缘薄膜，构图形成第三绝缘层15；
在形成前述图案的基底上涂覆有机薄膜，构图形成有机膜层16；
在形成前述图案的基底上沉积透明导电薄膜，构图形成第一电极17和间隔层22；
在形成前述图案的基底上沉积第二绝缘薄膜，构图形成第二绝缘层18；其中，第二绝缘层18可以在显示基板的切割边缘两侧挖槽，或者，显示基板的切割边缘两侧不挖槽。
在形成前述图案的基底上沉积透明导电薄膜，构图形成第二电极19和第三连接电极23。
通过上述制备流程可以看出，本实施例所提供的显示基板，通过设置间隔层，增强了第一绝缘层11和第二绝缘层18之间的结合力，改善了第二绝缘层18的剥离问题，有效提升产品制程良率和信赖性评价。另外，本实施例的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，能够很好地与现有制备工艺兼容，因此具有制作成本低、易于工艺实现、生产效率高和良品率高等优点。
本实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时，可以根据实际需要变更相应结构以及增加或减少构图工艺。
本公开实施例还提供一种显示面板，包括前述实施例提供的显示基板、还包括与所述显示基板相对设置的对向基板，以及，设置在所述显示基板和所述对向基板之间的液晶层。
本公开实施例还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。所述显示装置可以是薄膜晶体管液晶显示器，所述薄膜晶体管液晶显示器可以是FPC flat或bent结构。但不限于此。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种显示基板，其特征在于，包括：显示区和围绕所述显示区的***区，所述***区包括设置在基底上的第一绝缘层和第二绝缘层，以及设置在所述第一绝缘层和第二绝缘层之间的间隔层，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。
2.根据权利要求1所述的显示基板，其特征在于，在平行于所述基底的平面上，所述间隔层靠近所述显示基板的切割边缘的一侧的边界落在所述第一绝缘层或所述第二绝缘层的边界上。
3.根据权利要求2所述的显示基板，其特征在于，在平行于所述基底的平面上，所述间隔层远离所述显示基板的切割边缘一侧与靠近所述显示基板的切割边缘一侧的距离大于等于50微米。
4.根据权利要求2所述的显示基板，其特征在于，所述第一绝缘层和所述第二绝缘层延伸到所述显示区，所述显示区还包括设置在所述第一绝缘层和所述第二绝缘层之间的第一电极，以及，设置在所述第二绝缘层远离所述基底一侧的第二电极，所述间隔层与所述第一电极同层设置。
5.根据权利要求4所述的显示基板，其特征在于，所述显示区还包括：
设置在所述基底和所述第一绝缘层之间的栅电极，依次设置在所述第一绝缘层和所述第一电极之间的有源层、源漏电极层、第三绝缘层和有机膜层。
6.根据权利要求1至5任一所述的显示基板，其特征在于，在平行于所述基底的平面上，所述第一绝缘层靠近所述显示基板的切割边缘侧的第一边界，以及，所述第二绝缘层靠近所述显示基板的切割边缘侧的第二边界，与所述显示基板的切割边缘对齐，或者，所述第一边界、所述第二边界与所述显示基板的切割边缘之间存在预设距离。
7.根据权利要求1至5任一所述的显示基板，其特征在于，所述***区包括绑定区域，所述间隔层设置在所述绑定区域。
8.一种显示装置，其特征在于，包括如权利要求1至7任一所述的显示基板。
9.一种显示基板的制备方法，所述显示基板包括显示区和***区，包括：
在基底上的所述***区依次形成第一绝缘层、间隔层、第二绝缘层，其中，所述间隔层设置在所述第一绝缘层远离所述显示区一侧。
10.根据权利要求9所述的显示基板的制备方法，其特征在于，在基底上的所述***区依次形成第一绝缘层、间隔层、第二绝缘层包括：
在基底上沉积第一绝缘层薄膜，构图形成第一绝缘层图案；
沉积导电薄膜，构图形成所述间隔层以及位于所述显示区的第一电极；
沉积第二绝缘层薄膜，构图形成第二绝缘层图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110202458.5A CN113013181B (zh) | 2021-02-23 | 2021-02-23 | 一种显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110202458.5A CN113013181B (zh) | 2021-02-23 | 2021-02-23 | 一种显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113013181A true CN113013181A (zh) | 2021-06-22 |
| CN113013181B CN113013181B (zh) | 2024-04-09 |
Family
ID=76408050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110202458.5A Active CN113013181B (zh) | 2021-02-23 | 2021-02-23 | 一种显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013181B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101979247A (zh) * | 2010-09-02 | 2011-02-23 | 常熟市冠日新材料有限公司 | 太阳能光伏电池用封装背板 |
| CN107065237A (zh) * | 2016-12-30 | 2017-08-18 | 惠科股份有限公司 | 一种显示面板制程 |
| CN108735791A (zh) * | 2018-07-05 | 2018-11-02 | 云谷（固安）科技有限公司 | 显示面板及其制造方法和显示终端 |
| CN110744905A (zh) * | 2019-10-25 | 2020-02-04 | 江阴升辉包装材料有限公司 | 一种可印刷的复合成型底膜及其制备方法 |
| CN111490086A (zh) * | 2020-04-22 | 2020-08-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2021
- 2021-02-23 CN CN202110202458.5A patent/CN113013181B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101979247A (zh) * | 2010-09-02 | 2011-02-23 | 常熟市冠日新材料有限公司 | 太阳能光伏电池用封装背板 |
| CN107065237A (zh) * | 2016-12-30 | 2017-08-18 | 惠科股份有限公司 | 一种显示面板制程 |
| CN108735791A (zh) * | 2018-07-05 | 2018-11-02 | 云谷（固安）科技有限公司 | 显示面板及其制造方法和显示终端 |
| CN110744905A (zh) * | 2019-10-25 | 2020-02-04 | 江阴升辉包装材料有限公司 | 一种可印刷的复合成型底膜及其制备方法 |
| CN111490086A (zh) * | 2020-04-22 | 2020-08-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113013181B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107394060B (zh) | 显示面板、显示装置及制备显示面板的方法 | |
| US11269377B2 (en) | Flexible display panel, method for manufacturing the same, and display device | |
| US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
| US10969888B2 (en) | Touch panel manufacturing method, touch panel, and display device | |
| US11251257B2 (en) | Manufacturing method of display panel having pad comprising embedded part and protruded part | |
| US10510970B2 (en) | Opposite substrate and manufacturing method thereof, organic light-emitting display panel and display device | |
| US10381382B2 (en) | Array substrate, method for manufacturing the same and display device | |
| US20230040064A1 (en) | Display substrate, preparation method therefor, and display device | |
| US20210202464A1 (en) | Electrostatic Discharge Unit, Array Substrate and Display Panel | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| US10290822B2 (en) | Thin film transistor including recessed gate insulation layer and its manufacturing method, array substrate, and display device | |
| US20170285430A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
| US10664112B2 (en) | Method of manufacturing a touch module | |
| US11526241B2 (en) | Flexible substrate, touch display substrate, manufacturing methods thereof, and touch display device | |
| EP2991121B1 (en) | Array substrate, method for manufacturing array substrate and display device | |
| WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN113658990B (zh) | 显示面板及其制备方法、显示装置 | |
| US9472579B2 (en) | Array substrate with improved pad region | |
| WO2018196403A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2018137441A1 (zh) | 阵列基板及其制备方法、显示面板 | |
| JP2017037131A (ja) | アレイ基板とそのアレイ基板を用いた液晶表示装置 | |
| US9869917B2 (en) | Active matrix substrate and method for manufacturing the same | |
| WO2024093120A1 (zh) | 显示面板及显示装置 | |
| KR101458898B1 (ko) | 표시 장치 및 그 제조 방법 | |
| CN114815404B (zh) | 显示面板、显示面板的制作方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |