CN113013090B - 半导体结构的熔断填充方法及半导体结构 - Google Patents

半导体结构的熔断填充方法及半导体结构 Download PDF

Info

Publication number
CN113013090B
CN113013090B CN202110177190.4A CN202110177190A CN113013090B CN 113013090 B CN113013090 B CN 113013090B CN 202110177190 A CN202110177190 A CN 202110177190A CN 113013090 B CN113013090 B CN 113013090B
Authority
CN
China
Prior art keywords
semiconductor structure
sealing material
layer
structure body
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110177190.4A
Other languages
English (en)
Other versions
CN113013090A (zh
Inventor
宫光彩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110177190.4A priority Critical patent/CN113013090B/zh
Publication of CN113013090A publication Critical patent/CN113013090A/zh
Priority to PCT/CN2021/109303 priority patent/WO2022166131A1/zh
Priority to US17/649,165 priority patent/US20220254718A1/en
Application granted granted Critical
Publication of CN113013090B publication Critical patent/CN113013090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及半导体技术领域，提出了一种半导体结构的熔断填充方法及半导体结构。半导体结构的熔断填充方法包括：提供一半导体结构本体，半导体结构本体内形成有多个熔断器阵列组；熔断熔断器阵列组的互连结构，以在半导体结构本体上形成缺口；在半导体结构本体上形成遮挡层，遮挡层上形成有暴露缺口的通孔；在缺口内形成密封材料层。通过在具有缺口的半导体结构本体上形成遮挡层，且遮挡层上形成有暴露缺口的通孔，即在后续填充缺口时，由于遮挡层的存在不会使得密封材料层大面积地直接覆盖半导体结构本体，避免了后续的清理，且可以保证缺口内可靠地形成密封材料层，以此隔绝外部危险因素的侵入，以此改善半导体结构的使用性能。

Description

半导体结构的熔断填充方法及半导体结构
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的熔断填充方法及半导体结构。
背景技术
相关技术中，半导体结构内形成有多个熔断器阵列组。在测试过程中如果有部分熔断器阵列组出现问题，则可以通过激光高温的方式来烧断后端互连线路来改变连接结构。在烧断后端互连线路后，半导体结构上会形成一个缺口，相关技术中并未对缺口进行保护，致使烧断后的后端互连侧面会受到外部干扰，从而影响半导体结构的使用性能。
发明内容
本发明提供一种半导体结构的熔断填充方法及半导体结构，以改善半导体结构的性能。
根据本发明的第一个方面，提供了一种半导体结构的熔断填充方法，包括：
提供一半导体结构本体，半导体结构本体内形成有多个熔断器阵列组；
熔断熔断器阵列组的互连结构，以在半导体结构本体上形成缺口；
在半导体结构本体上形成遮挡层，遮挡层上形成有暴露缺口的通孔；
在缺口内形成密封材料层。
在本发明的一个实施例中，遮挡层由硬质材料制备而成。
在本发明的一个实施例中，遮挡层由高分子材料、陶瓷、或金属材料制备而成。
在本发明的一个实施例中，熔断多个熔断器阵列组，以在半导体结构本体上形成多个独立的缺口。
在本发明的一个实施例中，遮挡层上形成有多个通孔，多个通孔分别暴露多个缺口。
在本发明的一个实施例中，通孔为一个，通孔暴露多个缺口。
在本发明的一个实施例中，通孔的面积大于缺口的面积，以使密封材料层覆盖半导体结构本体的部分上表面。
在本发明的一个实施例中，形成密封材料层包括：
在遮挡层上形成初始密封材料层，初始密封材料层覆盖遮挡层，且填充缺口和通孔；
去除遮挡层和覆盖遮挡层的初始密封材料层，并使得剩余的初始密封材料层作为密封材料层。
在本发明的一个实施例中，同步去除遮挡层和覆盖遮挡层的初始密封材料层。
在本发明的一个实施例中，在固化形成密封材料层之前，通过去除遮挡层，以将覆盖遮挡层的初始密封材料层去除。
在本发明的一个实施例中，先去除覆盖遮挡层的初始密封材料层，然后去除遮挡层。
在本发明的一个实施例中，去除覆盖遮挡层的初始密封材料层之前，固化初始密封材料层。
在本发明的一个实施例中，形成遮挡层包括：
使得遮挡层上的第一定位部与半导体结构本体上的第二定位部相对设置，以使通孔暴露缺口。
在本发明的一个实施例中，半导体结构的熔断填充方法还包括：
去除遮挡层；
清理密封材料层的外表面。
根据本发明的第二个方面，提供了一种半导体结构，包括：
半导体结构本体，半导体结构本体内形成有多个熔断器阵列组，半导体结构本体上形成有缺口，熔断器阵列组的互连结构被熔断；
密封材料层，密封材料层位于缺口内。
在本发明的一个实施例中，密封材料层突出半导体结构本体设置，以覆盖半导体结构本体的部分上表面。
在本发明的一个实施例中，半导体结构还包括：
密封圈，密封圈为多个，各个熔断器阵列组分别位于各个密封圈内。
本发明的半导体结构的熔断填充方法通过在具有缺口的半导体结构本体上形成遮挡层，且遮挡层上形成有暴露缺口的通孔，即在后续填充缺口时，由于遮挡层的存在不会使得密封材料层大面积地直接覆盖半导体结构本体，避免了后续的清理，且可以保证缺口内可靠地形成密封材料层，以此隔绝外部危险因素的侵入，以此改善半导体结构的使用性能。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标，特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的熔断填充方法的流程示意图；
图2是根据一示例性实施方式示出的一种半导体结构本体的结构示意图；
图3是图2中A处的放大结构示意图；
图4是根据一示例性实施方式示出的一种半导体结构本体上覆盖有遮挡层的结构示意图；
图5是根据另一示例性实施方式示出的一种半导体结构本体上覆盖有遮挡层的结构示意图；
图6是根据一示例性实施方式示出的一种半导体结构本体上形成有第二定位部的结构示意图；
图7是根据一示例性实施方式示出的一种半导体结构本体上形成有遮挡层的结构示意图；
图8是根据一示例性实施方式示出的一种半导体结构的熔断填充方法形成开口的结构示意图；
图9是根据一示例性实施方式示出的一种半导体结构的熔断填充方法形成缺口的结构示意图；
图10是根据一示例性实施方式示出的一种半导体结构的熔断填充方法形成遮挡层的结构示意图；
图11是根据一示例性实施方式示出的一种半导体结构的熔断填充方法形成初始密封材料层的结构示意图；
图12是根据一示例性实施方式示出的一种半导体结构的熔断填充方法去除遮挡层后的结构示意图；
图13是根据一示例性实施方式示出的一种半导体结构的熔断填充方法清理初始密封材料层后的结构示意图；
图14是根据一示例性实施方式示出的一种半导体结构的熔断填充方法形成密封材料层的结构示意图。
附图标记说明如下：
1、晶粒；10、半导体结构本体；11、缺口；12、晶片缺口；13、开口；14、衬底；15、晶片定位标识；20、熔断器阵列组；21、互连结构；22、键合焊盘；23、接触孔；30、遮挡层；31、通孔；32、覆膜定位孔；33、覆膜定位标识；40、密封材料层；41、初始密封材料层；50、密封圈。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构，***和步骤。应理解的是，可以使用部件，结构，示例性装置，***和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”，“之间”，“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
本发明的一个实施例提供了一种半导体结构的熔断填充方法，请参考图1，半导体结构的熔断填充方法包括：
S101，提供一半导体结构本体10，半导体结构本体10内形成有多个熔断器阵列组20；
S103，熔断熔断器阵列组20的互连结构21，以在半导体结构本体10上形成缺口11；
S105，在半导体结构本体10上形成遮挡层30，遮挡层30上形成有暴露缺口11的通孔31；
S107，在缺口11内形成密封材料层40。
本发明一个实施例的半导体结构的熔断填充方法通过在具有缺口11的半导体结构本体10上形成遮挡层30，且遮挡层30上形成有暴露缺口11的通孔31，即在后续填充缺口11时，由于遮挡层30的存在不会使得密封材料层40大面积地直接覆盖半导体结构本体10，避免了后续的清理，且可以保证缺口11内可靠地形成密封材料层40，以此隔绝外部危险因素的侵入，以此改善半导体结构的使用性能。
需要说明的是，DRAM(Dynamic Random Access Memory)在测试完后发现有失效的电容、字线、位线等时，相关技术中，这些失效的位元会通过熔断器(fuse)的熔断来修复，其过程是改变连接线路结构，并使其连接到备用的位元来替换失效的位元，从而达到修复的效果。
在一些实施例中，通过激光高温的方式来烧断后端互连线路(即熔断器阵列组20的互连结构21)来改变连接结构。在烧断熔断器阵列组20的互连结构21时会形成有缺口11，如果不对缺口11进行保护，则致使烧断后的后端互连侧面会成为外部湿气和杂质金属离子甚至外部静电和应力的侵入口，进而导致后端互连介电层的材料强度、介电效果减弱，最终导致结构分层、破裂、漏电、器件性能恶化、可靠性降低、影响键合(bonding)和产品使用等。而本实施例中，通过在缺口11内形成密封材料层40可以避免上述问题。
需要注意的是，在半导体结构本体10上形成的遮挡层30用于避免密封材料层40形成在半导体结构本体10的某些区域，例如会出现密封材料层40覆盖半导体结构本体10的键合焊盘的情况，后续过程中需要对覆盖的密封材料层40进行清除，由于密封材料层40本身材料和结构限定很难被清除，严重情况下可能会破坏键合焊盘，从而影响键合(bonding)。而本实施例中遮挡层30的设置可以避免上述问题，保证密封材料层40不会覆盖不该覆盖的位置。
在一些实施例中，熔断器阵列组20包括互连结构21、键合焊盘22以及接触孔23，互连结构21和键合焊盘22以及接触孔23均连接，键合焊盘22可以是键合铝焊盘，接触孔23可以连接至半导体结构本体10的衬底14。对于熔断器阵列组20的具体结构此处不作限定，可以是相关技术中形成的半导体结构的各类熔断器阵列组。
在一个实施例中，遮挡层30由硬质材料制备而成，即遮挡层30具有一定的硬度，从而保证不会出现破损等情况，以此避免防护性能减弱的问题，且也方便后续去除遮挡层30。
在一个实施例中，遮挡层30由高分子材料、陶瓷、或金属材料制备而成，保证遮挡层30具备一定的强度。
需要说明的是，遮挡层30属于保护结构，在后续会进行去除，而硬质材料制备而成的遮挡层30也方便去除，从而提高形成效率。
在一个实施例中，密封材料层40可以是环氧树脂材料或聚酰亚胺树脂材料。
在一个实施例中，熔断多个熔断器阵列组20，以在半导体结构本体10上形成多个独立的缺口11。在某些情况下，会存在多个熔断器阵列组20都出现问题的情况，此状态下需要对多个熔断器阵列组20进行熔断，从而会在半导体结构本体10上形成多个独立的缺口11。
在一个实施例中，如图2所示，半导体结构本体10上形成有多个熔断器阵列组20，多个熔断器阵列组20间隔设置。图3是图2中A处的放大结构示意图，结合图3所示，每个熔断器阵列组20的周向外侧均设置有密封圈50进行防护，且每个熔断器阵列组20均包括多个器件。
在一个实施例中，遮挡层30上形成有多个通孔31，多个通孔31分别暴露多个缺口11，即会在各个缺口11内形成相应的密封材料层40，密封材料层40之间不会出现连接的情况。
具体的，在图2的基础上，确定熔断后的熔断器阵列组20，即确定了半导体结构本体10上形成有多个缺口11，此时覆盖半导体结构本体10的遮挡层30上形成有相应数量的通孔31，将遮挡层30覆盖在半导体结构本体10上后，形成如图4所示的结构，多个通孔31分别对应多个熔断器阵列组20，即每个通孔31均对应相应的缺口11。图4中所示的是被熔断的两个熔断器阵列组20相邻设置，在某些实施例中，两个被熔断的熔断器阵列组20之间可以设置有未被熔断的熔断器阵列组20。
在一个实施例中，一个通孔31暴露多个缺口11，即在各个缺口11内形成一个整体的密封材料层40。
具体的，在图2的基础上，确定熔断后的熔断器阵列组20，即确定了半导体结构本体10上形成有多个缺口11，此时覆盖半导体结构本体10的遮挡层30上形成有一个大通孔31，此大通孔31可以同时对应多个缺口11，即将缺口11之间半导体结构本体10的部分也进行暴露。将遮挡层30覆盖在半导体结构本体10上后，形成如图5所示的结构，一个通孔31对应多个熔断器阵列组20，即一个通孔31对应多个缺口11。后续在形成密封材料层40后，密封材料层40会形成于通孔31内，即一大块密封材料层40填充多个缺口11。
需要说明的是，在使用一个通孔31暴露多个缺口11时，最佳的实施例是，被熔断的多个熔断器阵列组20均相邻设置，从而不用后续进行密封材料层40的去除工艺，以此提高成型效率，避免后续使用蚀刻等工艺，防止出现对半导体结构本体10造成损伤。
需要说明的是，对于图4和图5所示出的实施例，区别点在于图4为一个通孔31对应一个缺口11，而图5为一个通孔31对应多个缺口11。
在一些实施例中，遮挡层30上形成有多个通孔31，多个通孔31间隔设置，多个通孔31的大小可以不相同，即某些通孔31分别对应一个缺口11，而某些通孔31对应多个缺口11。
在一些实施例中，对应缺口11的具体形成不作限定，可以由实际熔断工艺确定，只要可以保证互连结构21处于熔断即可，即对应的熔断器阵列组20断开。相应的，通孔31的具体形状也不作限定，可以根据缺口11的形状进行适应性的调整，即保证能够暴露缺口11。
在一个实施例中，通孔31的面积大于缺口11的面积，以使密封材料层40覆盖半导体结构本体10的部分上表面，即密封材料层40在填充缺口11的基础上，需要部分覆盖缺口11开口所在平面的部分，即形成的密封材料层40的顶部面积大于缺口11的开口面积，以此实现对缺口11的可靠防护。
需要说明的是，对于密封材料层40的顶部面积的尺寸不宜太大，以此避免覆盖某些不该覆盖的区域，只需要保证能够对缺口11的开口进行可靠覆盖即可，此处不作限定，可以根据半导体结构的时间情况确定。
在一个实施例中，形成密封材料层40包括：在遮挡层30上形成初始密封材料层41，初始密封材料层41覆盖遮挡层30，且填充缺口11和通孔31；去除遮挡层30和覆盖遮挡层30的初始密封材料层41，并使得剩余的初始密封材料层41作为密封材料层40。
具体的，在覆盖遮挡层30后，需要在遮挡层30上形成初始密封材料层41，此时初始密封材料层41可能会覆盖整个遮挡层30，即将遮挡层30整体埋入到初始密封材料层41中，因此后续需要将覆盖遮挡层30的初始密封材料层41进行去除，相应的，遮挡层30也进行去除，以此剩余下保护缺口11的密封材料层40。
需要注意的是，初始密封材料层41可以通过采用物理气相沉积(Physical VaporDeposition，PVD)工艺、化学气相沉积(Chemical Vapor Deposition，CVD)工艺或原子层沉积(Atomic Layer Deposition，ALD)工艺等形成。
在一个实施例中，同步去除遮挡层30和覆盖遮挡层30的初始密封材料层41，即可以采用一个操作步骤将遮挡层30和覆盖遮挡层30的初始密封材料层41同时去除。
在一个实施例中，在固化形成密封材料层40之前，通过去除遮挡层30，以将覆盖遮挡层30的初始密封材料层41去除。由于初始密封材料层41还未固化，而遮挡层30的材质相对较硬，以此可以拉动遮挡层30将遮挡层30和覆盖遮挡层30的初始密封材料层41去除。
需要说明的是，在拉动遮挡层30时，由于初始密封材料层41没有固化，因此覆盖遮挡层30的初始密封材料层41会在力的作用下脱离位于缺口11和通孔31内的初始密封材料层41，从而可以实现仅去除覆盖遮挡层30的初始密封材料层41的情况，保证缺口11和通孔31内的初始密封材料层41不会被去除，当然也不排除位于通孔31内的部分初始密封材料层41被去除，但不会影响初始密封材料层41对于缺口11的整体防护效果。此去除过程较为简单，且操作工艺也较为简单，效率较高。
在一个实施例中，先去除覆盖遮挡层30的初始密封材料层41，然后去除遮挡层30，即将覆盖遮挡层30的初始密封材料层41和遮挡层30进行先后去除，以此保证去除的精确度。
在一个实施例中，去除覆盖遮挡层30的初始密封材料层41之前，固化初始密封材料层41，从而可以保证填充在通孔31内的初始密封材料层41不会被误去除。
需要说明的是，在将初始密封材料层41先固化，然后进行部分初始密封材料层41的去除，此时初始密封材料层41能够可靠密封缺口11，而后续通过蚀刻等工艺去除初始密封材料层41时，由于初始密封材料层41下部会覆盖有遮挡层30，因此也不会出现损伤半导体结构本体10的情况。
需要注意的是，初始密封材料层41固化前，同步去除遮挡层30和覆盖遮挡层30的初始密封材料层41，相比于，固化初始密封材料层41之后，进行覆盖遮挡层30的初始密封材料层41和遮挡层30的先后去除。同步去除遮挡层30和覆盖遮挡层30的初始密封材料层41的形成效率会更高。
在一个实施例中，形成遮挡层30包括：使得遮挡层30上的第一定位部与半导体结构本体10上的第二定位部相对设置，以使通孔31暴露缺口11，即保证遮挡层30上的通孔能够准确暴露相应的缺口11。
需要注意的是，第一定位部与第二定位部相对设置，即第一定位部与第二定位部相互对准。例如，第一定位部与第二定位部可以是结构相同的孔，即保证两个孔相重合，或者第一定位部与第二定位部可以是结构相同的凸起，即两个凸起相重合，或者第一定位部与第二定位部可以分别是凸起和凹槽，凸起和凹槽相适配。
具体的，结合图6所示的，半导体结构本体10上设置有多个晶粒1，且半导体结构本体10上具有第二定位部，第二定位部可以是晶片缺口12(wafer notch)。半导体结构本体10可以表示晶圆，晶圆上可以布满晶粒1，每个晶粒1可以包括一个或多个熔断器阵列组20，晶圆可以是圆形或者矩形，此处不作限定。
遮挡层30上形成有第一定位部，在图6的基础上，将第一定位部与第二定位部相对设置，从而实现了通孔31对缺口11的暴露。如图7所示，第一定位部可以是覆膜定位孔32，此时覆膜定位孔可以对应晶片缺口12。或者，第一定位部可以是覆膜定位标识33，而半导体结构本体10上设置的第二定位部可以是相应的晶片定位标识15，覆膜定位标识33和晶片定位标识15相对应。
在一些实施例中，遮挡层30上可以形成有覆膜定位孔32和覆膜定位标识33，而半导体结构本体10上可以形成有相应的晶片缺口12和晶片定位标识15，将覆膜定位孔32与晶片缺口12相对应，覆膜定位标识33与晶片定位标识15相对应，从而实现通孔31对缺口11的暴露。
遮挡层30可以是圆形或矩形，此处不作具体限定。遮挡层30可以采用简单的按压方式碰触晶圆表面，也可以考虑采用静电的方式或胶黏合的方式固定于晶圆上。第一定位部和第二定位部相对设置，定位采用激光直接或间接对位。以此形成图7所示的结构，即通孔31可以暴露晶粒1。
在一个实施例中，半导体结构的熔断填充方法还包括：去除遮挡层30；清理密封材料层40的外表面，即在去除遮挡层30形成密封材料层40后，需要对密封材料层40进行清理，以此去除表面的残渣，减小线宽，并减少对其他区域的覆盖。
在一些实施例中，清理密封材料层40的外表面包括：减薄密封材料层40，并减小密封材料层40宽度方向的尺寸。即去除遮挡层30后可以对密封材料层40的厚度和宽度进行减小，以此避免密封材料层40太厚且覆盖范围太大的问题。
具体的，对密封材料层40的外表面进行去残渣、修整以及清洗。
通过灰化(N2/H2/O2或混合气体)或蚀刻修整(Etch trim)的方式去除表面的残渣，减小线宽，及减少对其他区域的覆盖。后续可以通过氩溅射(Ar sputter)或湿法清洗(WET clean)(SPM+SC1+SC2或适用于Al的特殊清洗剂)的方式进一步去除残渣。
针对半导体结构的熔断填充方法的一个具体实施例，如图8至图14所示：
如图8所示，在半导体结构本体10上形成开口13，开口13下方对应熔断器阵列组20的互连结构21。开口13的形成可以在半导体结构本体10上形成掩膜，掩膜覆盖开口13之外的区域，后续可以通过蚀刻或者激光熔断等方式形成开口13。
在图8的基础上，采用激光熔断互连结构21，并在开口13的基础上形成缺口11，如图9所示，此时缺口11暴露在外界环境中。
在图9的基础上，在半导体结构本体10上覆盖遮挡层30，遮挡层30的通孔31暴露缺口11，如图10所示。
具体的，可以采用激光直接或者间接的方式使得遮挡层30上的第一定位部与半导体结构本体10上的第二定位部实现定位。即通孔31的位置与熔断器阵列组20的位置对齐，通孔31的大小可以依据所需密封区域的需求和影响进行确定。如果多个熔断器阵列组20之间的区域不会因密封工艺而受影响，可以考虑将通孔31扩大整个熔断器区域，形成一个大开口，而不是多个独立的岛状结构。
在图10的基础上，在遮挡层30上形成初始密封材料层41，如图11所示，初始密封材料层41覆盖遮挡层30，且填充通孔31和缺口11。
具体的，初始密封材料层41可以是基于环氧树脂材料或聚酰亚胺树脂材料或其他满足要求的树脂材料(膨胀系数，与目标界面的黏合强度和可润湿性，化学稳定性和兼容性，抗湿性和隔绝效果，防静电程度，流动性，涂敷难易性等等)。初始密封材料层41的刷涂方式可以是硬性的刮刀刮涂方式或柔性材料(PP，PVA…)刷子刷涂方式，或者旋转喷涂方式，具体工艺不作限定。
在图11的基础上，去除遮挡层30和覆盖在遮挡层30上的初始密封材料层41，形成如图12所示的结构。
在图12的基础上，通过灰化或Etch trim的方式去除表面的残渣，减小线宽(即最终形成的密封材料层40的顶部宽度变小)，及减少初始密封材料层41对其他区域的覆盖，如图13所示。在图12的基础上，初始密封材料层41的线宽为B，而在进行表面处理后，如图13所示，初始密封材料层41的线宽为C，且C小于B，密封材料层40的最终线宽为C。
在图13的基础上，热固化初始密封材料层41，以形成密封材料层40，如图14所示。
具体的，可以在120℃～400℃温度下进行30min～500min的固化，根据材料属性选择合适的气氛，例如氮气，氩气，水汽，或混合气体等。
本发明的半导体结构的熔断填充方法形成的半导体结构可以隔绝外部危险因素的侵入。
本发明的一个实施例还提供了一种半导体结构，请参考图14，半导体结构包括：半导体结构本体10，半导体结构本体10内形成有多个熔断器阵列组20，半导体结构本体10上形成有缺口11，熔断器阵列组20的互连结构21被熔断；密封材料层40，密封材料层40位于缺口11内。
本发明一个实施例的半导体结构通过在半导体结构本体10的缺口11内填充密封材料层40，从而可以隔绝外部危险因素的侵入，以此改善半导体结构的使用性能。
在一个实施例中，密封材料层40突出半导体结构本体10设置，以覆盖半导体结构本体10的部分上表面，即密封材料层40的顶部面积大于缺口11的开口面积，以此提高防护性能。
在一个实施例中，半导体结构还包括：密封圈50，密封圈50为多个，各个熔断器阵列组20分别位于各个密封圈50内，密封圈50实现了对各个熔断器阵列组20的保护。
在一个实施例中，半导体结构通过上述的半导体结构的熔断填充方法形成。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的，本发明的真正范围和精神由前面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (17)

1.一种半导体结构的熔断填充方法，其特征在于，包括：
提供一半导体结构本体，所述半导体结构本体内形成有多个熔断器阵列组；
熔断所述熔断器阵列组的互连结构，以在所述半导体结构本体上形成缺口；
在所述半导体结构本体上形成遮挡层，所述遮挡层上形成有暴露所述缺口的通孔；
在所述缺口内形成密封材料层。
2.根据权利要求1所述的半导体结构的熔断填充方法，其特征在于，所述遮挡层由硬质材料制备而成。
3.根据权利要求1所述的半导体结构的熔断填充方法，其特征在于，所述遮挡层由高分子材料、陶瓷、或金属材料制备而成。
4.根据权利要求1所述的半导体结构的熔断填充方法，其特征在于，熔断多个所述熔断器阵列组，以在所述半导体结构本体上形成多个独立的缺口。
5.根据权利要求4所述的半导体结构的熔断填充方法，其特征在于，所述遮挡层上形成有多个所述通孔，多个所述通孔分别暴露多个所述缺口。
6.根据权利要求4所述的半导体结构的熔断填充方法，其特征在于，一个所述通孔暴露多个所述缺口。
7.根据权利要求1所述的半导体结构的熔断填充方法，其特征在于，所述通孔的面积大于所述缺口的面积，以使所述密封材料层覆盖所述半导体结构本体的部分上表面。
8.根据权利要求1至7中任一项所述的半导体结构的熔断填充方法，其特征在于，形成所述密封材料层包括：
在所述遮挡层上形成初始密封材料层，所述初始密封材料层覆盖所述遮挡层，且填充所述缺口和所述通孔；
去除所述遮挡层和覆盖所述遮挡层的初始密封材料层，并使得剩余的所述初始密封材料层作为所述密封材料层。
9.根据权利要求8所述的半导体结构的熔断填充方法，其特征在于，同步去除所述遮挡层和覆盖所述遮挡层的初始密封材料层。
10.根据权利要求9所述的半导体结构的熔断填充方法，其特征在于，在固化形成所述密封材料层之前，通过去除所述遮挡层，以将覆盖所述遮挡层的所述初始密封材料层去除。
11.根据权利要求8所述的半导体结构的熔断填充方法，其特征在于，先去除覆盖所述遮挡层的所述初始密封材料层，然后去除所述遮挡层。
12.根据权利要求11所述的半导体结构的熔断填充方法，其特征在于，去除覆盖所述遮挡层的所述初始密封材料层之前，固化所述初始密封材料层。
13.根据权利要求1所述的半导体结构的熔断填充方法，其特征在于，形成所述遮挡层包括：
使得所述遮挡层上的第一定位部与所述半导体结构本体上的第二定位部相对设置，以使所述通孔暴露所述缺口。
14.根据权利要求1所述的半导体结构的熔断填充方法，其特征在于，所述半导体结构的熔断填充方法还包括：
去除所述遮挡层；
清理所述密封材料层的外表面。
15.一种半导体结构，其特征在于，通过权利要求1至14中任一项所述的半导体结构的熔断填充方法形成，所述半导体结构包括：
半导体结构本体，所述半导体结构本体内形成有多个熔断器阵列组，所述半导体结构本体上形成有缺口，所述熔断器阵列组的互连结构被熔断；
密封材料层，所述密封材料层位于所述缺口内。
16.根据权利要求15所述的半导体结构，其特征在于，所述密封材料层突出所述半导体结构本体设置，以覆盖所述半导体结构本体的部分上表面。
17.根据权利要求15所述的半导体结构，其特征在于，所述半导体结构还包括：
密封圈，所述密封圈为多个，各个所述熔断器阵列组分别位于各个所述密封圈内。
CN202110177190.4A 2021-02-07 2021-02-07 半导体结构的熔断填充方法及半导体结构 Active CN113013090B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110177190.4A CN113013090B (zh) 2021-02-07 2021-02-07 半导体结构的熔断填充方法及半导体结构
PCT/CN2021/109303 WO2022166131A1 (zh) 2021-02-07 2021-07-29 半导体结构的熔断填充方法及半导体结构
US17/649,165 US20220254718A1 (en) 2021-02-07 2022-01-27 Method for fusing and filling semiconductor structure, and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110177190.4A CN113013090B (zh) 2021-02-07 2021-02-07 半导体结构的熔断填充方法及半导体结构

Publications (2)

Publication Number Publication Date
CN113013090A CN113013090A (zh) 2021-06-22
CN113013090B true CN113013090B (zh) 2022-06-24

Family

ID=76383974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110177190.4A Active CN113013090B (zh) 2021-02-07 2021-02-07 半导体结构的熔断填充方法及半导体结构

Country Status (2)

Country Link
CN (1) CN113013090B (zh)
WO (1) WO2022166131A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013090B (zh) * 2021-02-07 2022-06-24 长鑫存储技术有限公司 半导体结构的熔断填充方法及半导体结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412545A (ja) * 1990-05-01 1992-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5641701A (en) * 1995-03-30 1997-06-24 Texas Instruments Incorporated Method for fabricating a semiconductor device with laser programable fuses
CN1207586A (zh) * 1997-06-26 1999-02-10 西门子公司 激光烧断保险丝用的保护层
JPH11163147A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
CN102347269A (zh) * 2010-07-30 2012-02-08 江苏丽恒电子有限公司 熔丝结构以及形成熔丝结构的方法
CN107256855A (zh) * 2017-07-11 2017-10-17 上海华力微电子有限公司 一种熔断器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3965827B2 (ja) * 1999-04-02 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP3977578B2 (ja) * 2000-09-14 2007-09-19 株式会社東芝 半導体装置および製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP5096669B2 (ja) * 2005-07-06 2012-12-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2013168491A (ja) * 2012-02-15 2013-08-29 Semiconductor Components Industries Llc 半導体装置の製造方法
US9685405B2 (en) * 2013-05-31 2017-06-20 Nxp Usa, Inc. Fuse/resistor utilizing interconnect and vias and method of making
CN113013090B (zh) * 2021-02-07 2022-06-24 长鑫存储技术有限公司 半导体结构的熔断填充方法及半导体结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0412545A (ja) * 1990-05-01 1992-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5641701A (en) * 1995-03-30 1997-06-24 Texas Instruments Incorporated Method for fabricating a semiconductor device with laser programable fuses
CN1207586A (zh) * 1997-06-26 1999-02-10 西门子公司 激光烧断保险丝用的保护层
JPH11163147A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 半導体装置
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
CN102347269A (zh) * 2010-07-30 2012-02-08 江苏丽恒电子有限公司 熔丝结构以及形成熔丝结构的方法
CN107256855A (zh) * 2017-07-11 2017-10-17 上海华力微电子有限公司 一种熔断器及其制造方法

Also Published As

Publication number Publication date
WO2022166131A1 (zh) 2022-08-11
CN113013090A (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
US5834829A (en) Energy relieving crack stop
JP3968745B2 (ja) アンチヒューズ構造およびその形成方法
US6518092B2 (en) Semiconductor device and method for manufacturing
US20060220250A1 (en) Crack stop and moisture barrier
US20070290361A1 (en) Via layout with via groups placed in interlocked arrangement
US7763887B2 (en) Semiconductor device and method of fabricating the same
KR19980032241A (ko) 집적 회로 장치 및 그의 패시베이션 방법
KR20000022792A (ko) 반도체 집적회로장치와 그 제조방법
US7067922B2 (en) Semiconductor device
US6531757B2 (en) Semiconductor device fuse box with fuses of uniform depth
CN113013090B (zh) 半导体结构的熔断填充方法及半导体结构
US7838394B2 (en) Method of manufacturing semiconductor device
US5804459A (en) Method for charge enhanced defect breakdown to improve yield and reliability
US7893465B2 (en) Semiconductor device and method of manufacturing same
KR20010062445A (ko) 반도체 장치 및 본드 패드 형성 프로세스
US7612980B2 (en) Method and structure for electrostatic discharge protection of photomasks
US6174753B1 (en) Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation
US20220254718A1 (en) Method for fusing and filling semiconductor structure, and semiconductor structure
JP3347057B2 (ja) 半導体装置
US7573142B2 (en) Alignment key structure in a semiconductor device and method of forming the same
CN113097091B (zh) 一种半导体结构及其制造方法
KR100439835B1 (ko) 멀티-플로빙용 패드 및 그 제조방법
TWI704667B (zh) 雙厚度熔絲結構
US6677188B1 (en) Methods for forming a fuse in a semiconductor device
US6372555B1 (en) Semiconductor integrated circuit device and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant