CN116087752A - 一种芯片测试方法、***、装置及介质 - Google Patents

Abstract

本发明公开了一种芯片测试方法、***、装置及介质。芯片测试方法，包括：接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化；在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据；将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。本发明实施例的技术方案能够对多个数据处理单元进行并行测试，在保证提高测试覆盖率和测试效率的前提下，极大的降低测试成本。

Description

一种芯片测试方法、***、装置及介质

技术领域

本发明涉及芯片测试技术领域，尤其涉及一种芯片测试方法、***、装置及介质。

背景技术

随着人工智能的算力需求越来越高，对应人工智能芯片内部集成的IP模块呈现出数量越来越多、功能越来越复杂的趋势，芯片在ATE测试阶段面临着极大的挑战。

由于人工智能芯片内部集成IP(intellectual property，内核)模块及核心模块数量较多，功能较为复杂，使得现有的ATE(Automatic Test Equipment，集成电路自动测试机)测试方法无法对人工智能芯片对应的重要功能进行有效测试，而在ATE测试阶段全面高效的对人工智能芯片进行***功能层面的测试，将对芯片产品的后续研发进度、产品顺利量产及商业落地产生重大影响。

对于较为复杂的人工智能芯片，真实应用场景通常需要多个IP模块并行完成相关的数据传输和卷积计算等处理。但ATE机台是顺序依次单独执行各个测试，因此依靠现有ATE测试方法无法完成人工智能芯片中多个IP模块并行同步测试的场景。并且现有ATE测试方法中，对于每个IP模块的测试需要依次单独串行执行，需要花费大量ATE机时，也不利于成本的控制、测试效率以及测试覆盖率的提高。

发明内容

本发明提供了一种芯片测试方法、***、装置及介质，以解决多个模块无法并行执行测试导致的测试覆盖率低，测试效率低，以及测试成本高的问题。

根据本发明的一方面，提供了一种芯片测试方法，包括：

接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化；

在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据；

将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

根据本发明的另一方面，提供了一种芯片测试***，包括ATE机台、芯片仿真平台以及Flash存储器，

ATE机台外接Flash存储器，并与芯片仿真平台以及待测芯片通信连接；

Flash存储器，用于存储测试用例关联文件；

芯片仿真平台，用于在测试准备阶段生成目标测试向量，并将目标测试向量传输至ATE机台；

ATE机台，用于接收目标测试向量，并基于目标测试向量向待测芯片发送测试初始化数据；

待测芯片，用于执行如任意实施例中的芯片测试方法。

根据本发明的另一方面，提供了一种芯片测试装置，包括：

初始化模块，用于接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行芯片状态初始化以及参数初始化；

测试结果关联数据记录模块，用于在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据；

测试结果关联数据发送模块，用于将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

根据本发明的另一方面，提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机指令，计算机指令用于使处理器执行时实现本发明任意实施例的芯片测试方法。

本发明实施例的技术方案，通过接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化，进而在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据，进一步将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。在本方案中可以通过待测芯片，利用目标测试参数对多个数据处理单元自动进行并行测试，还可以向ATE机台反馈测试任务的执行状态以及执行结果，从而使ATE机台了解待测芯片的测试进程，为待测芯片的新一轮测试提供准备，解决了现有ATE机台无法并行执行测试导致的测试覆盖率低，测试效率低，以及测试成本高的问题，能够对多个数据处理单元进行并行测试，在保证测试覆盖率和测试效率的前提下，极大的降低测试成本。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例一提供的一种芯片测试方法的流程图；

图2为本发明实施例二提供的一种芯片测试方法的流程图；

图3为本发明实施例三提供的一种芯片测试***的示意图；

图4为本发明实施例三提供的一种主循环模块中各模块执行顺序的示意图；

图5为本发明实施例三提供的一种固件相关流程的示意图；

图6是本发明实施例三提供的一种芯片测试***的功能实现流程示意图；

图7是本发明实施例三提供的一种固件运行过程的示意图；

图8为本发明实施例四提供的一种芯片测试装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“初始”、“目标”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

实施例一

图1为本发明实施例一提供的一种芯片测试方法的流程图，本实施例可适用于利用ATE机台对芯片功能进行高效测试的情况，该方法可以由芯片测试装置来执行，该芯片测试装置可以采用硬件和/或软件的形式实现，该芯片测试装置可配置于待测芯片中。如图1所示，该方法包括：

S110、接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化。

其中，目标测试向量可以用于记录芯片仿真平台在测试过程中对应的输入输出信号。示例性的，可以利用芯片仿真平台模拟待测芯片，进而基于对芯片仿真平台的测试生成目标测试向量。测试初始化数据可以是目标测试向量中对待测芯片进行测试初始化的数据。待测芯片状态初始化可以是对待测芯片进行芯片状态初始化的操作。测试输入参数初始化可以是对待测芯片测试所需参数的初始化操作。

在本发明实施例中，待测芯片可以接收ATE机台生成的目标测试向量中的测试初始化数据，进而对测试初始化数据进行解析，并根据数据解析结果对待测芯片状态初始化以及测试输入参数初始化，完成待测芯片的测试准备工作。

S120、在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据。

其中，使能测试状态可以用于表征待测芯片进入测试状态。目标测试参数可以是待测芯片进行功能测试时所需的数据。数据处理单元可以是待测芯片中用于进行算术运算、传输以及逻辑运算等数据处理的部件。测试结果关联数据可以是待测芯片测试过程中生成的数据。测试结果关联数据可以包括但不限于测试结果以及测试状态等。

在本发明实施例中，可以读取待测芯片中寄存器存储的，判断使能测试状态的参数，进而根据此参数确定待测芯片是否处于使能测试状态，若待测芯片处于使能测试状态，则进一步获取与待测芯片测试相关的目标测试参数，从而根据目标测试参数，确定需要进行并行测试的多个数据处理单元的数目及对应的序号，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，进而对待测芯片测试过程中生成的测试结果关联数据进行记录。

S130、将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

其中，测试任务执行状态可以用于确定待测芯片的测试任务的进程是否结束。

在本发明实施例中，待测芯片可以将测试结果关联数据发送至ATE机台，ATE机台接收到测试结果关联数据之后，可以通过解析测试结果关联数据，确定待测芯片的测试进程是否结束，从而得到测试任务执行状态，还可以通过测试结果关联数据的解析结果，确定待测芯片的测试任务的测试结果正确性，即判断测试任务是否正确完成。

本发明实施例的技术方案，通过接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化，进而在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据，进一步将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。在本方案中可以通过待测芯片，利用目标测试参数对多个数据处理单元自动进行并行测试，还可以向ATE机台反馈测试任务的执行状态以及执行结果，从而使ATE机台了解待测芯片的测试进程，为待测芯片的新一轮测试提供准备，解决了现有ATE机台无法并行执行测试导致的测试覆盖率低，测试效率低，以及测试成本高的问题，能够对多个数据处理单元进行并行测试，在保证测试覆盖率和测试效率的前提下，极大的降低测试成本。

实施例二

图2为本发明实施例二提供的一种芯片测试方法的流程图，本实施例以上述实施例为基础进行具体化，给出了根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化的具体的可选的实施方式。如图2所示，该方法包括：

S210、接收ATE机台的目标测试向量中的测试初始化数据。

S220、根据测试初始化数据中的芯片状态参数，进行待测芯片状态初始化。

其中，芯片状态参数可以是用于设置芯片工作状态的参数。

在本发明实施例中，待测芯片可以根据测试初始化数据中的芯片状态参数，对芯片***上电，并设置待测芯片中***微控制单元的工作时钟频率。***微控制单元可以根据芯片状态参数，对待测芯片的其他硬件的时钟频率、外设计口、中断控制器等进行状态初始化。

S230、根据测试初始化数据中的测试输入参数，进行测试输入参数初始化。

其中，测试输入参数可以是待测芯片测试前需要预先写入的部分测试相关参数。测试输入参数可以包括但不限于测试用例ID、循环次数、***状态还原参数以及其他相关参数等。测试输入参数可根据测试需要灵活调整，完成不同类型的***功能测试。

在本发明实施例中，待测芯片可以根据测试初始化数据中的测试输入参数，确定待测芯片中的各寄存器需要写入的数据，通过在各寄存器写入相应的参数，实现测试输入参数初始化。

可选的，待测芯片中可以包括以下至少一种寄存器：监测寄存器、测试使能寄存器、测试参数寄存器、任务分发寄存器、结果暂存寄存器、状态调试寄存器、测试结果寄存器、状态还原寄存器以及任务结束寄存器。上述寄存器可以选择待测芯片内部空白寄存器组。空白寄存器组可以设置于真实物理空间中，或者虚拟内存空间中。

其中，监测寄存器，可以是监测记录测试任务执行阶段的寄存器。测试使能寄存器可以是使能测试用例执行的寄存器。测试参数寄存器可以是存放测试用例对应输入参数的寄存器。任务分发寄存器可以是将测试任务分发至数据处理单元的寄存器。结果暂存寄存器可以是存放各个测试用例结果的寄存器。状态调试寄存器可以是存放各个测试用例测试失败的状态保存寄存器。测试结果寄存器可以是存放总测试结果的寄存器。状态还原寄存器可以是存储使***测试状态还原的参数的寄存器。任务结束寄存器可以是用于记录测试任务结束的寄存器。

S240、在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据。

在本发明的一个可选实施例中，确定待测芯片处于使能测试状态，可以包括：读取测试使能寄存器中写入的测试配置数据；在测试配置数据的数据类型为使能测试类型时，确定待测芯片处于使能测试状态。

其中，测试配置数据可以是测试使能寄存器中写入的参数。使能测试类型可以是测试配置数据的一种数据类型，表征待测芯片进入测试状态。

在本发明实施例中，待测芯片的***微控制单元可以读取测试使能寄存器中写入的测试配置数据，进而确定测试配置数据的数据类型，若测试配置数据的数据类型为使能测试类型时，可以判断出待测芯片处于使能测试状态，若测试配置数据的数据类型为非使能测试类型时，可以确定待测芯片并未进入测试状态。

在本发明的一个可选实施例中，获取目标测试参数，可以包括：根据测试输入参数，确定与各数据处理单元匹配的测试用例；根据写入任务分发启动参数的任务分发寄存器，确定各目标数据处理单元；根据与各数据处理单元匹配的测试用例、测试输入参数以及各目标数据处理单元，确定各目标数据处理单元的目标测试参数。

其中，测试用例可以是预先编译的二进制测试程序。任务分发启动参数可以是任务分发寄存器中写入的表征启动任务分发的参数。目标数据处理单元可以是与任务分发启动参数匹配的数据处理单元。目标测试参数可以包括但不限于测试用例ID、测试用例、循环次数、***状态还原参数以及其他相关参数等。

在本发明实施例中，待测芯片的***微控制单元可以对存储于各寄存器的测试输入参数进行解析，从ATE机台外接的Flash存储器中读取每个数据处理单元测试所需的测试用例。由于任务分发寄存器与数据处理单元具有一一对应关系，根据写入任务分发启动参数的任务分发寄存器，可以确定需要下发测试任务的各目标数据处理单元，从而根据与各数据处理单元匹配的测试用例、测试输入参数以及各目标数据处理单元，确定各目标数据处理单元测试所需的目标测试参数。

在本发明的一个可选实施例中，在根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试之前，还可以包括：根据测试输入参数，将与各目标数据处理单元匹配的目标测试参数，写入至各目标数据处理单元；根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，可以包括：根据任务分发寄存器中写入的任务分发启动参数以及目标测试参数，触发对各目标数据处理单元的并行测试。

在本发明实施例中，可以根据测试输入参数以及任务分发寄存器中写入的任务分发启动参数，将与各目标数据处理单元匹配的目标测试参数，写入至各目标数据处理单元中，并由任务分发寄存器中写入的任务分发启动参数，触发各个目标数据处理单元基于目标测试参数并行执行相应的测试用例。

在本发明的一个可选实施例中，记录测试结果关联数据，可以包括：获取各目标数据处理单元的测试结果，并将各目标数据处理单元的测试结果分别存储于各结果暂存寄存器；将各目标数据处理单元的测试结果进行数据汇总，得到目标汇总数据，并将目标汇总数据存储于测试结果寄存器；当存在目标数据处理单元测试失败时，将***状态数据写入状态调试寄存器；当各目标数据处理单元成功完成测试时，将任务结束预设字段，写入任务结束寄存器。

其中，目标汇总数据可以是各目标数据处理单元的测试结果的汇总数据。***状态数据可以是表征测试用例测试失败状态的数据。任务结束预设字段可以是预先设置的，表征测试任务结束的字段。

在本发明实施例中，当各目标数据处理单元完成相应测试之后，***微控制单元可以获取各目标数据处理单元的测试结果，并将各目标数据处理单元的测试结果分别存储于各结果暂存寄存器，还可以将各目标数据处理单元的测试结果进行数据汇总，得到目标汇总数据，进而将目标汇总数据存储于测试结果寄存器。当存在目标数据处理单元测试失败时，***微控制单元可以将***状态数据写入状态调试寄存器。***微控制单元可以预先设置任务结束预设字段，当各目标数据处理单元成功完成测试时，将任务结束预设字段，写入任务结束寄存器。

在本发明的一个可选实施例中，在记录测试结果关联数据之后，还可以包括：获取状态还原预设字段以及状态还原寄存器中的状态还原写入字段；根据状态还原预设字段、状态还原写入字段以及测试结果寄存器中记录的目标汇总数据，进行***状态还原操作。

其中，状态还原预设字段可以是预先设置的，用于对待测芯片进行状态还原的参数。状态还原写入字段可以是状态还原寄存器中写入的参数。

在本发明实施例中，待测芯片的***微控制单元可以先确定状态还原预设字段，并读取状态还原寄存器中的状态还原写入字段，若状态还原写入字段与状态还原预设字段一致，则进一步判断测试结果寄存器中记录的目标汇总数据是否符合预期，若目标汇总数据符合预期，则进行***状态还原操作。

S250、将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

本发明实施例的技术方案，通过接收ATE机台的目标测试向量中的测试初始化数据，进而根据测试初始化数据中的芯片状态参数，进行待测芯片状态初始化，从而根据测试初始化数据中的测试输入参数，进行测试输入参数初始化，在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据，进一步将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。在本方案中可以通过待测芯片，利用目标测试参数对多个数据处理单元自动进行并行测试，还可以向ATE机台反馈测试任务的执行状态以及执行结果，从而使ATE机台了解待测芯片的测试进程，为待测芯片的新一轮测试提供准备，解决了现有ATE机台无法并行执行测试导致的测试覆盖率低，测试效率低，以及测试成本高的问题，能够对多个数据处理单元进行并行测试，在保证测试覆盖率和测试效率的前提下，极大的降低测试成本。

实施例三

图3为本发明实施例三提供的一种芯片测试***的示意图。如图3所示，芯片测试***包括ATE机台310、芯片仿真平台320以及Flash存储器330，其中，

ATE机台310外接Flash存储器330，并与芯片仿真平台320以及待测芯片通信连接；Flash存储器330，可以用于存储测试用例关联文件；芯片仿真平台320，可以用于在测试准备阶段生成目标测试向量，并将目标测试向量传输至ATE机台310；ATE机台310，可以用于接收目标测试向量，并基于目标测试向量向待测芯片发送测试初始化数据；待测芯片，用于执行如任意实施例中的芯片测试方法。

其中，测试用例关联文件可以是Flash存储器330中存储的测试用例所需的数据文件。

在本发明实施例中，待测芯片未出产时，可以根据待测芯片要实现的功能，模拟配置出具备相同芯片功能的芯片仿真平台320。由ATE机台310、芯片仿真平台320以及Flash存储器330构成的芯片测试***，实现对待测芯片的测试。

具体的，ATE机台310外接Flash存储器330，与芯片仿真平台320之间可以进行直接或间接的数据交互，ATE机台310与待测芯片可以进行直接的数据交互。芯片仿真平台320，可以用于在测试准备阶段生成目标测试向量，并将目标测试向量传输至ATE机台310，ATE机台310在接收到目标测试向量之后，可以基于目标测试向量向待测芯片发送测试初始化数据，待测芯片基于测试初始化数据进行初始化，根据任意实施例中的芯片测试方法，读取Flash存储器330中存储的测试用例关联文件，确定测试用例，以通过测试用例对多个数据处理单元进行并行测试。

待测芯片的***微控制单元在运行过程中获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据，以及将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性，固件用于实现测试任务的流程调度控制框架，该框架的主调度循环程序中的主循环模块包括测试参数解析模块、测试任务分发执行模块、测试结果收集模块以及***状态还原模块，各模块的执行顺序如图4所示。

主循环模块为一个主循环程序，在测试开始阶段或者前一个测试用例执行完成后，固件会回到循环程序的开头部分，等待外部输入命令，根据命令选择执行对应的测试用例或者保持等待状态。上述外部输入命令主要通过测试使能寄存器传入测试输入参数(0值表示保持等待，非0值表示使能测试)，主循环模块通过读取该寄存器决定后续需要进行的相关操作。

测试参数解析模块，被配置为负责读取测试参数寄存器中写入的参数，提取并解析写入的参数，确定需要执行的测试用例ID组合及对应的测试输入参数，并将上述必要的参数写入芯片对应模块的寄存器中，为后续测试用例的执行做准备。

测试任务分发执行模块，被配置为通过接收测试参数解析模块输出的测试用例ID及其他等测试输入参数，完成待并行执行的测试用例的输入参数传入及分发任务。测试任务分发主要通过对任务分发寄存器组分别写入一个预先定义的数据(任务分发启动参数)，控制各个测试用例的分发。各个测试用例执行完成后，会将一个预先约定的数据写入到各个测试用例对应的结果暂存寄存器中。该预先约定的数据可根据需要自定义，类似如下：测试正确：0x5a5affff，测试失败：0xffff5a5a。当测试用例执行失败时，还会将数据处理单元及***状态数据保存在对应的状态调试寄存器中，为后续调试工作做准备。

测试结果收集模块，被配置为在测试用例并行执行完成后，读取各个测试用例对应的结果暂存寄存器，综合所有测试结果，将总的测试结果写回到测试结果寄存器中，作为汇总后的测试结果(目标汇总数据)。同时，此阶段还会往任务结束寄存器写入任务结束预设字段(0xabcd1234)，表示当前的测试任务结束。

***状态还原模块，被配置为当并行执行的测试用例结束执行且完成结果的收集后，检查以下2个条件，当下面2个条件同时满足时，清除测试使能寄存器、测试参数寄存器以及状态调试寄存器等寄存器中写入的参数。

1)状态还原写入字段是状态还原预设字段(比如数值0x5a5a表示需要固件对***状态进行还原)。2)汇总后的测试结果是正确无误的。

最大可并行执行的测试任务数量可根据实际应用需求，可以通过参数灵活控制。目标测试向量，可以通过读取监测寄存器，记录上述固件在执行过程中所处的阶段，方便后续调试。

固件并行执行多个测试用例对应的触发任务，每个触发任务的内容主要用于触发对应测试用例的执行，包括一个或一组针对测试用例执行所需的寄存器写操作，去触发各个测试用例的并行执行，进而收集测试结果。固件相关流程过程见图5。

需要说明的是，目标测试向量运行于ATE机台，通过JTAG接口往待测芯片发起对应的操作指令。而目标测试向量中包含的固件部分，则是运行在待测芯片的***微控制单元上。

图6是本发明实施例三提供的一种芯片测试***的功能实现流程示意图。如图6所示，芯片测试***的功能实现步骤如下：

步骤1、加载Flash文件：基于Flash文件烧写工具，将编写完成的包含卷积计算等人工智能算法相关的测试程序预先编译成二进制文件(测试用例)依次加载到Flash存储器中，不同的二进制文件依次存入不同的地址区间范围，防止产生数据冲突，进而将烧写完成的Flash存储器通过焊接或者Socket的方式连接到ATE机台板卡上。

步骤2、生成目标测试向量：在FPGA等芯片仿真平台中，搭建所需的测试环境(包括连接的JTAG接口工具)，设置芯片仿真平台中芯片的上电状态以及芯片中微处理单元的工作时钟频率。设置测试输入参数，主要是对相应寄存器进行写等操作。通过JTAG接口实现的用于加载固件到微处理单元对应内存单元的工具，将微控制单元执行所需的固件，加载到芯片仿真平台中芯片的***微处理单元的内存单元中。整个固件加载过程，将会被完整记录并生成适用于ATE机台所需的目标测试向量。生成的目标测试向量，主要功能是加载固件到待测芯片的***微控制单元的内存单元中。需要说明的是，可以在目标测试向量的尾部，添加用于测试结果收集检查的部分，主要是相关寄存器的读操作(ATE机台所需的文件格式)。通过步骤2，可以获得相对完整的目标测试向量，目标测试向量包括设置***状态、设置测试输入参数、加载固件、检查测试结束状态以及手机测试结果。

步骤3、运行目标测试向量：将ATE机台连接JTAG接口，将上述步骤2中生成的目标测试向量，加载到待测芯片中运行，其中ATE机台需要先配置芯片***状态、设置测试输入参数以及加载固件。

步骤4、使能固件运行：在目标测试向量中对待测芯片的***微控制单元的使能寄存器进行使能,触发该***微控制单元运行固件，然后目标测试向量将进入延迟阶段，等待固件中设置的对应测试用例运行结束。其中固件每执行到一个阶段，都会将一个预先定义的独一无二的编码数字写入监测寄存器中，用于后续调试。固件运行的具体过程如图7所示，具体如下：

1)固件首先进行初始化任务，对芯片相关硬件如时钟频率(配置数据处理单元处于所需的工作频率)、外设接口、中断控制器等进行固件初始化。

2)固件完成上述工作后，进入主循环模块的子循环函数中进行测试任务调度，通过循环读取并检查测试使能寄存器中写入的测试配置数据，判断是否进行测试，一旦固件检查到测试配置数据的数据类型为使能测试类型时(由目标测试向量通过寄存器对测试使能寄存器进行使能)，固件会跳出当前子循环，进入下一个阶段，即测试参数解析。

3)固件进入测试参数解析模块后，依次读取测试参数寄存器和任务分发寄存器中的参数，判断需要执行的测试用例类型，并将相关参数进行对应的处理，写入芯片对应模块的寄存器中。

4)固件进入测试任务分发执行模块，根据测试用例ID以及相关参数，通过访问ATE机台连接的外部Flash存储器，读取步骤1中存入Flash存储器中的用于数据处理单元执行的二进制文件，进而将读到的Flash存储器中的二进制文件写入到各个数据处理单元对应的指令和数据存储单元中，为后续进行正式***功能测试做准备，进而通过对各任务分发寄存器分别读取任务分发启动参数，启动并行处理测试任务，触发各个数据处理单元等并行执行对应的测试用例。

测试用例包括但不限于以下几种类型：人工智能相关的卷积计算测试任务；存储单元之间的数据传输测试任务；芯片各个模块的性能分析测试任务。

此阶段固件会循环检查测试任务是否结束，当上述任务全部结束后，固件会依次检查上述测试的结果，并将各个测试用例对应的测试结果(测试正确：0x5a5affff；测试失败：0xffff5a5a)写入结果暂存寄存器中，保存***状态数据到对应的状态调试寄存器中。其中上述预先约定的数据可根据需要自定义。若任务未结束，则继续等待测试结束。

当测试用例执行失败时，固件会将数据处理单元及***状态数据保存在对应的状态调试寄存器中，为后续调试工作做准备。

固件进入测试结果收集模块，检查到测试用例并行执行完成后，读取上述各个测试用例对应的结果暂存寄存器，综合所有测试结果，将总的测试结果写回到测试结果寄存器中，作为汇总后的测试结果。此阶段固件还会往任务结束寄存器写入一个预先约定的数据(比如0xabcd1234)，表示当前的测试任务结束。

5)固件进入测试结果收集模块，检查下面2项结果：读取状态调试寄存器中的写入数据，判断测试用例的执行状态是否出现异常情况；读取结果暂存寄存器中写入的数据，判断对应的测试结果是否出现失败的情况。当上述检查项未出现任何异常以及测试失败情况时，固件将汇总后的测试结果写入到测试结果寄存器中，以记录当前完成的测试情况。同时固件还将预先约定的任务结束预设字段写到任务结束寄存器中，完成测试任务结束的标记工作，实现测试结果的收集。

6)当完成相关测试用例的测试任务后，固件进入***状态还原模块，通过检查下面2组寄存器组来确定是否需要将当前的***状态进行还原：状态还原寄存器的状态还原写入字段是否是状态还原预设字段(比如数值0x5a5a表示需要固件对***状态进行还原，反之则是不还原)；汇总后的总的测试结果寄存器的值是否是符合预期。

当上述两组寄存器分别显示当前完成的测试任务是符合预期，且需要还原***状态时，固件通过清除使能测试寄存器、测试参数寄存器以及执行测试用例的数据处理单元的状态调试寄存器等操作，完成***状态还原操作，并返回到主循环模块的开始位置，再次进入循环等待状态，为后续等待外部测试参数输入和再次进行测试任务做准备。此时，对于本次测试任务而言，固件已经阶段性的完成了相关的任务。

步骤5、等待测试结束：当固件进行上述测试任务时，待测芯片外部是无法确定此测试任务是否结束，此时，在目标测试向量中增加相应的延迟时间，通过读取任务结束寄存器的值，与预期数值比较，来判断当前固件触发的测试任务是否执行结束。

步骤6、检查测试结果：确定测试任务执行结束后，目标测试向量可以分别读取汇总后的测试结果寄存器及状态调试寄存器中写入的数据，并与预期数值比较，判断当前测试任务是否正确完成。

待测芯片的***微控制单元运行的固件实现了一个顶层的流程调度控制框架，此框架包括了若干组用于不同功能的寄存器，用于管理调度各个相关***功能测试用例的并行执行，可支持芯片人工智能相关的计算和处理等功能测试，如：计算处理单元的卷积运算测试、存储器数据传输测试等。

将芯片计算处理单元运行所需要的二进制文件存放在ATE机台外接的Flash存储器中，通过在固件中对Flash存储器中的二进制文件进行读取操作，以及将二进制文件加载到数据处理单元的存储单元中，可以有效解决因为二进制文件不能在ATE机台上存储，而导致的在ATE测试场景中无法完成更加复杂的多数据处理单元并行测试的问题。

固件通过多任务分发的方式，控制多个数据处理单元并行触发测试任务，完成并行测试，以满足人工智能实际应用场景的测试需求。

实现的测试方法，在ATE机台不断电的情况下，仅需在测试最开始阶段对固件进行一次加载，即可通过目标测试向量对输入参数的差异化控制，完成一系列测试向量的连续测试，免去重复性的加载固件，节省大量ATE机时。

实施例四

图8为本发明实施例四提供的一种芯片测试装置的结构示意图。如图8所示，该装置包括初始化模块410、测试结果关联数据记录模块420以及测试结果关联数据发送模块430，其中，

初始化模块410，用于接收集成电路自动测试机ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行芯片状态初始化以及参数初始化；

测试结果关联数据记录模块420，用于在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据；

测试结果关联数据发送模块430，用于将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

本发明实施例的技术方案，通过接收ATE机台的目标测试向量中的测试初始化数据，并根据测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化，进而在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据，进一步将测试结果关联数据发送至ATE机台，以使ATE机台根据测试结果关联数据，确定测试任务执行状态以及测试结果正确性。在本方案中可以通过待测芯片，利用目标测试参数对多个数据处理单元自动进行并行测试，还可以向ATE机台反馈测试任务的执行状态以及执行结果，从而使ATE机台了解待测芯片的测试进程，为待测芯片的新一轮测试提供准备，解决了现有ATE机台无法并行执行测试导致的测试覆盖率低，测试效率低，以及测试成本高的问题，能够对多个数据处理单元进行并行测试，在保证测试覆盖率和测试效率的前提下，极大的降低测试成本。

可选的，初始化模块410，具体用于根据所述测试初始化数据中的芯片状态参数，进行所述待测芯片状态初始化；根据所述测试初始化数据中的测试输入参数，进行所述测试输入参数初始化。

可选的，测试结果关联数据记录模块420包括使能测试状态确定单元，用于读取测试使能寄存器中写入的测试配置数据；在所述测试配置数据的数据类型为使能测试类型时，确定所述待测芯片处于使能测试状态。

可选的，测试结果关联数据记录模块420包括目标测试参数单元，用于根据所述测试输入参数，确定与各数据处理单元匹配的测试用例；根据写入任务分发启动参数的任务分发寄存器，确定各目标数据处理单元；根据与各数据处理单元匹配的测试用例、所述测试输入参数以及各所述目标数据处理单元，确定各所述目标数据处理单元的目标测试参数。

可选的，芯片测试装置还包括数据写入单元，用于在所述根据所述目标测试参数对待测芯片中的多个数据处理单元进行并行测试之前，根据所述测试输入参数，将与各所述目标数据处理单元匹配的目标测试参数，写入至各所述目标数据处理单元。

可选的，芯片测试装置还包括并行测试单元，用于根据所述任务分发寄存器中写入的任务分发启动参数以及所述目标测试参数，触发对各目标数据处理单元的并行测试。

可选的，测试结果关联数据记录模块420还包括测试结果关联数据记录单元，用于获取各目标数据处理单元的测试结果，并将各目标数据处理单元的测试结果分别存储于各结果暂存寄存器；将所述各目标数据处理单元的测试结果进行数据汇总，得到目标汇总数据，并将所述目标汇总数据存储于测试结果寄存器；当存在目标数据处理单元测试失败时，将***状态数据写入状态调试寄存器；当各目标数据处理单元成功完成测试时，将任务结束预设字段，写入任务结束寄存器。

可选的，芯片测试装置还包括***状态还原模块，用于获取状态还原预设字段以及状态还原寄存器中的状态还原写入字段；根据所述状态还原预设字段、所述状态还原写入字段以及所述测试结果寄存器中记录的所述目标汇总数据，进行***状态还原操作。

本发明实施例所提供的芯片测试装置可执行本发明任意实施例所提供的芯片测试方法，具备执行方法相应的功能模块和有益效果。

实施例五

在一些实施例中，芯片测试方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质。

本文中以上描述的***和技术的各种实施方式可以在数字电子电路***、集成电路***、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上***的***(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程***上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储***、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储***、该至少一个输入装置、和该至少一个输出装置。

用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。

在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行***、装置或设备使用或与指令执行***、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体***、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。

为了提供与用户的交互，可以在电子设备上实施此处描述的***和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。

可以将此处描述的***和技术实施在包括后台部件的计算***(例如，作为数据服务器)、或者包括中间件部件的计算***(例如，应用服务器)、或者包括前端部件的计算***(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的***和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算***中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将***的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。

计算***可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。

应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种芯片测试方法，其特征在于，包括：

接收集成电路自动测试机ATE机台的目标测试向量中的测试初始化数据，并根据所述测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化；

在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据所述目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据；

将所述测试结果关联数据发送至ATE机台，以使所述ATE机台根据所述测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

2.根据权利要求1所述的方法，其特征在于，所述根据所述测试初始化数据进行待测芯片状态初始化以及测试输入参数初始化，包括：

根据所述测试初始化数据中的芯片状态参数，进行所述待测芯片状态初始化；

根据所述测试初始化数据中的测试输入参数，进行所述测试输入参数初始化。

3.根据权利要求2所述的方法，其特征在于，所述确定待测芯片处于使能测试状态，包括：

读取测试使能寄存器中写入的测试配置数据；

在所述测试配置数据的数据类型为使能测试类型时，确定所述待测芯片处于使能测试状态。

4.根据权利要求3所述的方法，其特征在于，获取目标测试参数，包括：

根据所述测试输入参数，确定与各数据处理单元匹配的测试用例；

根据写入任务分发启动参数的任务分发寄存器，确定各目标数据处理单元；

根据与各数据处理单元匹配的测试用例、所述测试输入参数以及各所述目标数据处理单元，确定各所述目标数据处理单元的目标测试参数。

5.根据权利要求4所述的方法，其特征在于，在所述根据所述目标测试参数对待测芯片中的多个数据处理单元进行并行测试之前，还包括：

根据所述测试输入参数，将与各所述目标数据处理单元匹配的目标测试参数，写入至各所述目标数据处理单元；

所述根据所述目标测试参数对待测芯片中的多个数据处理单元进行并行测试，包括：

根据所述任务分发寄存器中写入的任务分发启动参数以及所述目标测试参数，触发对各目标数据处理单元的并行测试。

6.根据权利要求5所述的方法，其特征在于，所述记录测试结果关联数据，包括：

获取各目标数据处理单元的测试结果，并将各目标数据处理单元的测试结果分别存储于各结果暂存寄存器；

将所述各目标数据处理单元的测试结果进行数据汇总，得到目标汇总数据，并将所述目标汇总数据存储于测试结果寄存器；

当存在目标数据处理单元测试失败时，将***状态数据写入状态调试寄存器；

当各目标数据处理单元成功完成测试时，将任务结束预设字段，写入任务结束寄存器。

7.根据权利要求6所述的方法，其特征在于，在所述记录测试结果关联数据之后，还包括：

获取状态还原预设字段以及状态还原寄存器中的状态还原写入字段；

根据所述状态还原预设字段、所述状态还原写入字段以及所述测试结果寄存器中记录的所述目标汇总数据，进行***状态还原操作。

8.一种芯片测试***，其特征在于，包括ATE机台、芯片仿真平台以及Flash存储器，

所述ATE机台外接所述Flash存储器，并与所述芯片仿真平台以及待测芯片通信连接；

所述Flash存储器，用于存储测试用例关联文件；

所述芯片仿真平台，用于在测试准备阶段生成目标测试向量，并将所述目标测试向量传输至所述ATE机台；

所述ATE机台，用于接收目标测试向量，并基于所述目标测试向量向所述待测芯片发送测试初始化数据；

所述待测芯片，用于执行如权利要求1-7中任一所述的芯片测试方法。

9.一种芯片测试装置，其特征在于，包括：

初始化模块，用于接收集成电路自动测试机ATE机台的目标测试向量中的测试初始化数据，并根据所述测试初始化数据进行芯片状态初始化以及参数初始化；

测试结果关联数据记录模块，用于在确定待测芯片处于使能测试状态时，获取目标测试参数，并根据所述目标测试参数对待测芯片中的多个数据处理单元进行并行测试，记录测试结果关联数据；

测试结果关联数据发送模块，用于将所述测试结果关联数据发送至ATE机台，以使所述ATE机台根据所述测试结果关联数据，确定测试任务执行状态以及测试结果正确性。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的芯片测试方法。

Images