CN112986679B

CN112986679B - 一种用于频谱分析仪的校准补偿装置、方法和频谱分析仪

Info

Publication number: CN112986679B
Application number: CN202110456342.4A
Authority: CN
Inventors: 刘山; 梁杰; 罗森
Original assignee: Shenzhen Siglent Technologies Co Ltd
Current assignee: Shenzhen Siglent Technologies Co Ltd
Priority date: 2021-04-27
Filing date: 2021-04-27
Publication date: 2021-08-10
Anticipated expiration: 2041-04-27
Also published as: CN112986679A

Abstract

一种用于频谱分析仪的校准补偿装置，用于对频谱分析仪采集的至少一组原始扫描数据进行校准补偿，该校准补偿装置包括存储器直接访问模块、数据缓存模块、补偿逻辑模块和数据上传模块。存储器直接访问模块用于按采集顺序分批依次获取补偿数据，并发送给数据缓存模块。补偿逻辑模块用于获取原始扫描数据和该原始扫描数据对应的采集配置信息，并依据采集配置信息从数据缓存模块获取与采集配置信息对应的补偿数据，来对原始扫描数据进行校准补偿。数据上传模块用于输出校准补偿后的原始扫描数据。由于按照原始扫描数据的数据输入速率，按需依次获取补偿数据对原始扫描数据进行补偿，使得原始扫描数据的校准补偿对硬件资源需求更少，进而降低频谱分析仪的研发难度和生产成本。

Description

一种用于频谱分析仪的校准补偿装置、方法和频谱分析仪

技术领域

本发明涉及频谱分析仪的技术领域，具体涉及一种用于频谱分析仪的校准补偿装置、方法和频谱分析仪。

背景技术

频谱分析仪是研究无线电信号频谱结构的常用设备，用于信号失真度、调制度、谱纯度、频率稳定度和交调失真等信号参数的测量，其应用十分广泛，常被用于电子产品研发、生产、检验的各个环节，被称为技术人员的射频万用表。随着现代通信技术的不断发展，对频谱分析仪的要求也越来越高。其中，校准与补偿是保证频谱分析仪测量结果准确度的最重要一环，如何高效地对频谱分析仪的原始扫描数据进行补偿，来确保测量结果的准确性是***设计者必须考虑的问题，因此频谱分析仪的校准方案也越来越复杂，产生的校准补偿数据也越来越多。现阶段，对原始扫描数据进行校准补偿都会通过占用CPU和FPGA的资源来完成，使其成为制约频谱分析仪提高测量效率的主要瓶颈，如何高效快捷的实现原始扫描数据的校准补偿以成为频谱分析仪的主要研发方向。

发明内容

本发明主要解决的技术问题是如何在减少占用CPU和FPGA的资源下，实现对原始扫描数据的校准补偿。

根据第一方面，本发明提供了一种用于频谱分析仪的校准补偿装置，包括存储器直接访问模块、数据缓存模块、补偿逻辑模块和数据上传模块；

所述频谱分析仪至少配置两组采集配置信息来采集原始扫描数据，对每组所述采集配置信息进行排序，以按照所述采集配置信息的排序顺序获取每组采集配置信息对应的所述原始扫描数据；

所述存储器直接访问模块与所述数据缓存模块连接；所述存储器直接访问模块用于按所述采集配置信息的排序顺序分批依次从所述频谱分析仪获取与所述采集配置信息对应的补偿数据，并发送给所述数据缓存模块；所述存储器直接访问模块每批至少发送一个与所述采集配置信息对应的补偿数据给所述数据缓存模块；所述存储器直接访问模块还用于当所述数据缓存模块存储的数据为空时，从所述频谱分析仪获取下一批所述补偿数据发送给所述数据缓存模块；

所述数据缓存模块用于存储所述补偿数据；

所述补偿逻辑模块与所述数据缓存模块连接；所述补偿逻辑模块用于从所述频谱分析仪获取所述原始扫描数据和该原始扫描数据对应的所述采集配置信息，并依据所述采集配置信息从所述数据缓存模块获取与所述采集配置信息对应的所述补偿数据，以对所述原始扫描数据进行校准补偿；

所述数据上传模块与所述补偿逻辑模块连接，所述数据上传模块用于将校准补偿后的所述原始扫描数据发送给所述频谱分析仪；

所述数据缓存模块还用于每发送一个所述补偿数据给所述补偿逻辑模块后删除该补偿数据。

一实施例中，所述频谱分析仪将每个所述补偿数据按与所述补偿数据对应的所述采集配置信息的排序顺序存储在高速存储器DDR中；

所述采集配置信息包括扫描频率、扫频宽度、中心频率和/或前端衰减器的衰减值；

和/或，所述数据缓存模块为先入先出存储器。

一实施例中，所述存储器直接访问模块为DMA模块；

所述DMA模块通过AXI4接口与所述高速存储器DDR进行数据通讯；

所述DMA模块通过AXI4-Stream接口与所述数据缓存模块进行数据通讯

一实施例中，所述补偿逻辑模块获取所述原始扫描数据的数据速率不大于所述DMA模块获取所述补偿数据的数据速率。

一实施例中，所述数据上传模块通过所述DMA模块将校准补偿后的所述原始扫描数据发送给所述频谱分析仪；

和/或，所述数据上传模块通过AXI4-Stream接口与所述DMA模块进行数据通讯。

一实施例中，频谱分析仪的还包括计数器，用于对所述数据缓存模块删除的补偿数据进行计数，所述计数器的数值与所述补偿逻辑模块获取的所述原始扫描数据的频点信息相对应；

所述补偿逻辑模块依据所述计数器的数值获取所述原始扫描数据与所述补偿数据的对应信息。

一实施例中，当所述补偿逻辑模块对获取的所述原始扫描数据进行校准补偿时，未从所述数据缓存模块获取与该原始扫描数据对应的所述补偿数据时，则依据最后接收到的所述补偿数据对该原始扫描数据进行校准补偿。

根据第二方面，本发明提供了一种频谱分析仪,包括第一方面所述的校准补偿装置。

根据第三方面，本发明提供了一种用于频谱分析仪的校准补偿方法，所述频谱分析仪至少配置两组采集配置信息来采集原始扫描数据，对每组所述采集配置信息进行排序，以按照所述采集配置信息的排序顺序获取每组采集配置信息对应的所述原始扫描数据；

按所述采集配置信息的排序顺序分批依次与所述采集配置信息对应的补偿数据，并发送给一数据缓存模块；每批至少发送一个与所述采集配置信息对应的补偿数据给所述数据缓存模块；

当所述数据缓存模块存储的数据为空时，获取下一批所述补偿数据发送给所述数据缓存模块；

获取所述原始扫描数据和该原始扫描数据对应的所述采集配置信息，并依据所述采集配置信息从所述数据缓存模块获取与所述采集配置信息对应的所述补偿数据，以对所述原始扫描数据进行校准补偿；

将校准补偿后的所述原始扫描数据发送给所述频谱分析仪；

所述数据缓存模块每发送一个所述补偿数据给所述补偿逻辑模块后删除该补偿数据

根据第四方面，本发明提供了一种计算机可读存储介质，所述介质上存储有程序，所述程序能够被处理器执行以实现如第三方面所述的方法。

本发明的有益效果是：

上述实施例中提供的一种用于频谱分析仪的校准补偿装置，对频谱分析仪按采集顺序排序的至少一组原始扫描数据进行校准补偿，其包括存储器直接访问模块、数据缓存模块、补偿逻辑模块和数据上传模块。存储器直接访问模块用于按排序顺序分批依次获取补偿数据，并发送给数据缓存模块。补偿逻辑模块用于获取原始扫描数据和该原始扫描数据对应的采集配置信息，并依据采集配置信息从数据缓存模块获取与采集配置信息对应的补偿数据，来对原始扫描数据进行校准补偿。数据上传模块用于输出校准补偿后的原始扫描数据。由于按照原始扫描数据的数据输入速率，按需依次获取补偿数据对原始扫描数据进行补偿，使得原始扫描数据的校准补偿需要的硬件资源更少，进而降低频谱分析仪的研发难度和生产成本。

附图说明

图1为频谱分析仪的结构示意图；

图2为射频扫描通道的结构示意图；

图3为一种实施例中校准补偿装置的结构示意图；

图4为另一种实施例中用于频谱分析仪的校准补偿方法的流程示意图；

图5为另一种实施例中频谱分析仪的结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。

为清楚、准确理解本申请的技术方案，这里将对一些技术术语进行说明。

宽带（Broadband），是一种相对的描述方式，是指信号包含的或者处理器能够同时处理的较宽频率范围。频率的范围愈大，即带宽（带宽是指信号所包含的各种不同频率成分所占据的频率范围）愈高时，能够发送的数据量也相对增加。

数字下变频（Digital Down Converters ，简称DDC），是指将中频信号与数字控制振荡器（NCO）产生的本振信号进行混频，再经过低通滤波器得到基带信号，实现了下变频功能，其目的是将中频数字信号的中心频谱搬移到零频位置，然后进行滤波、抽取以恢复原始基带信号。数字下变频是采用数字信号处理技术来实现下变频的，主要组成部分包括：数控振荡、数字混频、数字滤波、抽取。目前受ADC（模数转换器）和DSP（数字信号处理器）发展水平的限制，直接在很高频的射频端进行AD变换再进行数字信号处理非常困难，会存在超高采样率、样本点数巨大、处理时间长等问题。

模拟衰减器，是一种提供衰减的电子元器件，广泛地应用于电子设备中，属于现有技术。模拟衰减器主要具有两个用途：一方面用于调整电路中的信号大小，另一方面用于改善电路中的阻抗匹配以得到稳定的负载阻抗。现有的模拟衰减器通常具有载波输入端、调制控制端和调制输出端，其中，载波输入端用于输入待衰减的载波信号，调制控制端用于输入对载波信号进行幅度调制的调制信号，调制输出端用于调制输出信号（即幅度调制后的载波信号）。

采用模拟衰减器对载波信号进行幅度调制的过程可理解为:

用调制信号U_Ω(t)去控制载波信号U_C(t)的振动幅度，使载波信号U_C(t)的振动幅度按照调制信号U_Ω(t)的规律进行变化。得到的调制输出信号可以表示为：

U_Ω′(t) =U_C(E_c+U_Ωcos(Ωt))cos(ω_ct);

上式中，U_C表示载波幅度，则载波信号的表达式为U_Ω′(t) =U_C cos(ω_ct); U_Ω表示调制幅度，则调制信号的表达式为U_Ω(t) = E_c+U_Ωcos(Ωt)。通过式中的数学方程上看调制输出信号是调制信号与载波信号的乘积。

直接数字式频率合成器（简称DDS，Direct Digital Synthesizer），是一项关键的数字化频率发生器件，用于合成任意频率的数字信号，属于现有技术。DDS通常包括信号源和波形数据发生器，其中，信号源可为时钟，用于产生特定频率的周期性信号，函数波形发生器在信号的激励信号作用下通过查询数据表（数据表用于存储一个完整周期的函数波形）的方式产生用户自定义的函数波形或者频率可调的固定波形（常见的固定波形有正弦波、方波、阶梯波和锯齿波）。与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域。此外，DDS还具有数模转换元件，能够将合成的数字信号转换为相对应频率、幅度的模拟信号。

数模转换器（简称DAC，又称D/A转换器），是一种把数字量转变成模拟量的器件，属于现有技术，这里不再进行详细描述。

请参考图1，为频谱分析仪的结构示意图，所述的频谱分析仪包括：增益调节模块11、至少一个射频至少一个射频扫描通道（RF通道）12、射频通道选择开关（RF通道选择开关）13、滤波模块14、模数采样模块（ADC采样模块）15、数字信号处理模块16和显示模块17，其中，增益调节模块11用于对输入信号RFIN的增益进行调节；射频扫描通道12用于射频扫描，每个射频扫描通道对应于不同的射频扫描频段；射频扫描通道选择开关13用于控制射频扫描通道的切换；滤波模块14用于对射频扫描通道输出的射频信号进行滤波；模数采样模块15用于滤波后的射频信号进行模数转换，输出数字射频信号；数字信号处理模块16用于对数字射频信号进行信号处理，输出频域波形；显示模块17用于显示频域波形。

请参考图2，为射频扫描通道的结构示意图，射频扫描通道包括、N个混频模块，每个混频模块均包括有混频器1、本振信号发生器、增益调节器和滤波器，通过切换第一混频模块中本振信号发生器1的频率，利用频域的变频原理，选通输入信号IN的频率分量达到第一中频的频点，实现对输入信号IN进行射频扫描的过程。然而，在实际的频谱分析仪测量中，一般涉及到多级变频、多个射频扫描通道以及多级滤波等等复杂情况，由众多外部设备组合控制完成射频扫描工作以将频域波形展现给用户，外部设备诸如锁相环、射频开关、滤波器、放大器、衰减器等等。

频谱分析仪对原始扫描数据的校准补偿通常采用三种方式实现：

1）由数字信号处理模块的CPU进行补偿。当CPU获取原始扫描数据时进行校准补偿。采用此方式当原始扫描数据的数据速率很高时将给CPU带来很大的计算压力，占用CPU过多的计算资源。

2）由数字信号处理模块的FPGA进行补偿。绝大多数频谱分析仪***皆利用FPGA作为高速处理器，将校准数据存放在高速处理器层（下文中所提及的高速处理器与FPGA同义）中，在FPGA层利用校准数据对原始的扫描数据进行补偿，但是随着频谱分析仪的分析带宽越来越大以及校准项目越来越复杂，校准数据的容量也变得越来越大。将校准数据存储在FPGA内部，那么将暂用过多的FPGA内部宝贵且稀少的存储资源，这必将压缩其他模块的设计资源，非常不利于FPGA***设计的灵活性与可扩展性。

3）外挂高速存储器。在FPGA端外挂一个高速存储器（典型器件是DDR），并将校准数据存于其中，此种方案虽可以解决FPGA内部存储资源不够的问题，但却增加了整个***的成本，且显著增加了硬件***的设计难度。

采用方式一进行原始扫描数据的校准补偿，占用CPU过多计算资源，导致整个CPU***卡顿，用户体验非常差。采用方式二进行原始扫描数据的校准补偿，当频谱分析仪带宽越来越大，校准方案越来越复杂时，会过多占用FPGA内部宝贵且稀少的存储资源，这必将压缩其他模块的设计资源，非常不利于FPGA***设计的灵活性与可扩展性。采用方式三进行原始扫描数据的校准补偿，增加了整个***的成本，且显著增加了硬件***的设计难度。

本申请提供一种即不需占用CPU过多计算资源，也不会大幅占用FPGA内部存储资源，且无需在FPGA端外挂高速存储器的校准数据补偿方法。

下面将结合实施例对本申请的技术方案做具体说明。

实施例一

请参考图3，为一种实施例中校准补偿装置的结构示意图，校准补偿装置2包括存储器直接访问模块10、数据缓存模块20、补偿逻辑模块30和数据上传模块40。频谱分析仪1至少配置两组采集配置信息来采集原始扫描数据，对每组采集配置信息进行排序，以按照采集配置信息的排序顺序获取每组采集配置信息对应的原始扫描数据。存储器直接访问模块10与数据缓存模块20连接，储器直接访问模块10用于按采集配置信息的排序顺序分批依次从频谱分析仪1获取与采集配置信息对应的补偿数据，并发送给数据缓存模块20。存储器直接访问模块10每批至少发送一个与采集配置信息对应的补偿数据给数据缓存模块20。存储器直接访问模块10还用于当数据缓存模块20存储的数据为空时，从频谱分析仪1获取下一批补偿数据发送给数据缓存模块20。数据缓存模块20用于存储补偿数据。补偿逻辑模块30与数据缓存模块20连接，补偿逻辑模块30用于从频谱分析仪1获取原始扫描数据和该原始扫描数据对应的采集配置信息，并依据采集配置信息从数据缓存模块20获取与采集配置信息对应的补偿数据，以对原始扫描数据进行校准补偿。数据上传模块40与补偿逻辑模块30连接，数据上传模块40用于将校准补偿后的原始扫描数据发送给频谱分析仪1。数据缓存模块20还用于每发送一个补偿数据给补偿逻辑模块30后删除该补偿数据。

一实施例中，频谱分析仪1将每个补偿数据按与该补偿数据对应的采集配置信息的排序顺序存储在高速存储器DDR中。一实施例中，采集配置信息包括扫描频率、扫频宽度、中心频率和前端衰减器的衰减值。一实施例中，数据缓存模块20为先入先出存储器。一实施例中，存储器直接访问模块10为DMA模块，DMA模块通过AXI4接口与频谱分析仪1的高速存储器DDR进行数据通讯，DMA模块通过AXI4-Stream接口与数据缓存模块20进行数据通讯。一实施例中，补偿逻辑模块30获取原始扫描数据的数据速率不大于DMA模块获取补偿数据的数据速率。一实施例中，数据上传模块40通过DMA模块将校准补偿后的原始扫描数据发送给频谱分析仪1。一实施例中，数据上传模块40通过AXI4-Stream接口与DMA模块进行数据通讯。

一实施例中，校准补偿装置还包括计数器，用于对数据缓存模块20删除的补偿数据进行计数，该计数器的数值与补偿逻辑模块30获取的原始扫描数据的频点信息相对应，补偿逻辑模块30依据计数器的数值获取原始扫描数据与补偿数据的对应信息。一实施例中，当补偿逻辑模块30对获取的原始扫描数据进行校准补偿时，未从数据缓存模块20获取与该原始扫描数据对应的补偿数据时，则依据最后接收到的补偿数据对该原始扫描数据进行校准补偿。

本申请一实施例中还公开了一种频谱分析仪,包括如上所述的校准补偿装置，以用于对原始扫描数据进行校准补偿。

在本申请实施例中，公开了一种用于频谱分析仪的校准补偿装置，用于对频谱分析仪采集的至少一组原始扫描数据进行校准补偿，该校准补偿装置包括存储器直接访问模块、数据缓存模块、补偿逻辑模块和数据上传模块。存储器直接访问模块用于按采集顺序分批依次获取补偿数据，并发送给数据缓存模块。补偿逻辑模块用于获取原始扫描数据和该原始扫描数据对应的采集配置信息，并依据采集配置信息从数据缓存模块获取与采集配置信息对应的补偿数据，来对原始扫描数据进行校准补偿。数据上传模块用于输出校准补偿后的原始扫描数据。由于按照原始扫描数据的数据输入速率，按需依次获取补偿数据对原始扫描数据进行补偿，使得原始扫描数据的校准补偿对硬件资源需求更少，进而降低频谱分析仪的研发难度和生产成本。

实施例二

请参考图4，为另一种实施例中用于频谱分析仪的校准补偿方法的流程示意图，该方法用于对于原始扫描数据进行校准补偿，其中，频谱分析仪至少配置两组采集配置信息来采集原始扫描数据，对每组采集配置信息进行排序，以按照采集配置信息的排序顺序获取每组采集配置信息对应的原始扫描数据。该校准补偿方法包括：

步骤100，分批依次获取补偿数据。

按采集配置信息的排序顺序分批依次与采集配置信息对应的补偿数据，并发送给一数据缓存模块。其中，每批至少发送一个与采集配置信息对应的补偿数据给数据缓存模块，另当数据缓存模块存储的数据为空时，获取下一批补偿数据发送给数据缓存模块。

步骤200，获取原始扫描数据并进行校准补偿。

获取原始扫描数据和该原始扫描数据对应的采集配置信息，并依据采集配置信息从数据缓存模块获取与采集配置信息对应的补偿数据，以对原始扫描数据进行校准补偿。其中，数据缓存模块每发送一个补偿数据给补偿逻辑模块后删除该补偿数据。

步骤300，发出补偿后的原始扫描数据。

将校准补偿后的原始扫描数据发送给频谱分析仪。

下面通过一具体实施例表述校准补偿方法的具体实施步骤。

请参考图5，为另一种实施例中频谱分析仪的结构示意图，该频谱分析仪具有双控制器，分别是CPU和FPGA，并分别构成了CPU子***和FPGA子***，CPU子***中带有高速存储器DDR，而FPGA子***不带有外部高速存储器。在频谱分析仪频率扫描开始发起之前，软件业务逻辑根据当前的扫描条件将本机器的补偿数据按照频率大小依次放在对应的一段DDR地址空间中，每当用户改变了频谱分析仪的扫描参数，软件用户逻辑都会重新把当前扫描参数对应的补偿数据存进DDR中。其中，扫描参数包括但不限于扫宽大小、中心频率、前端衰减器大小等。在FPGA子***包括一个DMA（Direct Memory Access：直接存储器读取）模块，该DMA模块两端分别是AXI4接口和AXI4-Stream接口，将DMA模块作为中间单元，可不需频谱分析仪的CPU参与，直接实现FPGA子***与CPU子***中DDR的数据交换，并且此种数据交换是全双工的，即可同时往DDR中写数据与读数据。当扫描开始发起之后，DMA模块后端的FPGA逻辑将通过AXI4-Stream接口请求DMA模块将补偿数据从DDR搬到FPGA逻辑处。因为利用AXI4-Stream接口进行数据交换时，该接口要求其两端的设备有一个握手过程，针对本发明而言，该握手过程就是DMA模块产生一个tvalid信号，同时FPGA逻辑端产生一个tready信号，当这两个信号都有效时，就会产生一次搬移补偿数据的请求。通过这样一种方法，就可以做到按需索取补偿数据，而不需要提前将补偿数据存储到FPGA的内部存储资源中，以达到节省FPGA内部存储资源的目的。但是在具体的实现中，当FPGA的补偿逻辑模块收到频谱分析仪的数字下变频单元送过来的扫描原始数据，且发起一次索取补偿数据的请求时，DMA模块并不会立马返回一个补偿数据。因为补偿数据从DDR到DMA输出的这一条路径中存在着延时，这延时包括DDR芯片的固定读时延以及Memory interface的时延。鉴于这个原因，本申请在FPGA子***中设计了一个先入先出结构的数据缓存模块，这个数据缓存单元的大小远小于将全部补偿数据存储在FPGA内部所占用的资源大小，而且补偿数据越多，单独设计一个数据缓存单元的优势就越明显。在有效原始扫描数据进入补偿逻辑模块之前，提前将补偿数据缓存到此数据缓存单元中，直至该单元存满则不再向DMA请求补偿数据。当有效的原始扫描数据输入补偿逻辑模块之后，补偿逻辑模块将从数据缓存模块读取补偿数据对原始扫描数据进行补偿，一旦对数据缓存单元进行了读操作，那么该单元的满标记就会失效，从而继续向DMA模块发起索取补偿数据的请求。

其中，在DMA模块与DDR交互时，AXI4接口的时钟与FPGA子***的处理时钟相等，由于数字下变频单元对原始数据进行抽取的原因，进入补偿逻辑模块的数据流的数据速率小于FPGA子***的处理时钟，而FPGA逻辑端产生搬移补偿数据请求的速度小于等于进入补偿逻辑的数据流的数据速率，所以并不会出现DMA来不及搬移补偿数据导致数据缓存单元为空的情况。

一实施例中，本申请还包括一个错误处理机制，当整个补偿数据搬移***出现未知错误时，即数据缓存模块为空，此时将以数据缓存模块中最后一个补偿数据（设定当数据缓存单元中从来没有数据时以0替代）补偿之后的有效原始扫描数据。因为频谱分析仪在校准时是按照一个固定的频率间隔（记为f_cali_step）取某些频点做校准，所以只需要在补偿逻辑单元处设计一个计数器counter_cali就可以确定当前补偿数据所代表的频点信息，但是第一个补偿数据的频点信息f_start_cali由CPU_Interface模块提前配置（CPU_Interface模块主要负责接收CPU子***配置的一些非实时信息）。具体的做法是，每从数据缓存单元读出一个数据，计数器便加一，那么补偿数据的频点信息可由下式简单描述：

f_cali = f_start_cali + (counter_cali – 1) * f_cali_step，

其中，counter_cali >= 1；而进入补偿逻辑模块的数据流，其中每一个数据也都对应着一个频点，与补偿数据频点信息的计算类似，具体关系由下式描述：

f_raw_data=f_raw_data_start+(counter_raw_data–1)*f_raw_data_step，

其中，counter_raw_data >= 1。

当f_raw_data <= f_cali，就用当前的补偿数据对原始扫描数据进行补偿；反之，补偿逻辑模块产生一个读使能信号，从数据缓存单元读出一个新的补偿数据，并重复比较f_raw_data与f_cali两者的大小。当原始扫描数据经过补偿之后，补偿逻辑模块将其送至数据上传单元，经DMA，最终到达CPU子***，由CPU子***做后续处理。

本申请的关键点为将校准得到的补偿数据存储在CPU子***的DDR中，在FPGA端利用DMA以及AXI4-Stream接口，按需索取DDR中的补偿数据对原始扫描数据进行补偿的方法，不需占用CPU过多计算资源，不会大幅占用FPGA内部存储资源，从而减少FPGA其他模块的设计难度，并利于***扩展。而且不需在FPGA端外挂高速存储器，从而不增加***成本与硬件***设计难度。

本领域技术人员可以理解，上述实施方式中各种方法的全部或部分功能可以通过硬件的方式实现，也可以通过计算机程序的方式实现。当上述实施方式中全部或部分功能通过计算机程序的方式实现时，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器、随机存储器、磁盘、光盘、硬盘等，通过计算机执行该程序以实现上述功能。例如，将程序存储在设备的存储器中，当通过处理器执行存储器中程序，即可实现上述全部或部分功能。另外，当上述实施方式中全部或部分功能通过计算机程序的方式实现时，该程序也可以存储在服务器、另一计算机、磁盘、光盘、闪存盘或移动硬盘等存储介质中，通过下载或复制保存到本地设备的存储器中，或对本地设备的***进行版本更新，当通过处理器执行存储器中的程序时，即可实现上述实施方式中全部或部分功能。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims

1.一种用于频谱分析仪的校准补偿装置，其特征在于，包括存储器直接访问模块、数据缓存模块、补偿逻辑模块和数据上传模块；

所述频谱分析仪至少配置两组采集配置信息来采集原始扫描数据，对每组所述采集配置信息的组号进行排序，以按照所述采集配置信息的组号排序顺序获取每组采集配置信息对应的所述原始扫描数据；

所述数据缓存模块用于存储所述补偿数据；

所述数据缓存模块还用于每发送一个所述补偿数据给所述补偿逻辑模块后删除该补偿数据；

所述频谱分析仪将每个所述补偿数据按与所述补偿数据对应的所述采集配置信息的排序顺序存储在高速存储器DDR中；

所述数据缓存模块为先入先出存储器；

所述存储器直接访问模块为DMA模块；

所述DMA模块通过AXI4接口与所述高速存储器DDR进行数据通讯；

所述DMA模块通过AXI4-Stream接口与所述数据缓存模块进行数据通讯。

2.如权利要求1所述的校准补偿装置，其特征在于，所述补偿逻辑模块获取所述原始扫描数据的数据速率不大于所述DMA模块获取所述补偿数据的数据速率。

3.如权利要求1所述的校准补偿装置，其特征在于，所述数据上传模块通过所述DMA模块将校准补偿后的所述原始扫描数据发送给所述频谱分析仪；

4.如权利要求1所述的校准补偿装置，其特征在于，还包括计数器，用于对所述数据缓存模块删除的补偿数据进行计数，所述计数器的数值与所述补偿逻辑模块获取的所述原始扫描数据的频点信息相对应；

5.如权利要求1所述的校准补偿装置，其特征在于，当所述补偿逻辑模块对获取的所述原始扫描数据进行校准补偿时，未从所述数据缓存模块获取与该原始扫描数据对应的所述补偿数据时，则依据最后接收到的所述补偿数据对该原始扫描数据进行校准补偿。

6.一种频谱分析仪,其特征在于，包括如权利要求1至5任一项所述的校准补偿装置。

7.一种用于频谱分析仪的校准补偿方法，其特征在于，所述频谱分析仪至少配置两组采集配置信息来采集原始扫描数据，对每组所述采集配置信息进行排序，以按照所述采集配置信息的排序顺序获取每组采集配置信息对应的所述原始扫描数据；

将校准补偿后的所述原始扫描数据发送给所述频谱分析仪；

所述数据缓存模块每发送一个所述补偿数据给所述补偿逻辑模块后删除该补偿数据；

所述数据缓存模块为先入先出存储器；

所述存储器直接访问模块为DMA模块；

所述DMA模块通过AXI4接口与所述高速存储器DDR进行数据通讯；

8.一种计算机可读存储介质，其特征在于，所述介质上存储有程序，所述程序能够被处理器执行以实现如权利要求7所述的方法。