CN112951892A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112951892A
CN112951892A CN202110221026.9A CN202110221026A CN112951892A CN 112951892 A CN112951892 A CN 112951892A CN 202110221026 A CN202110221026 A CN 202110221026A CN 112951892 A CN112951892 A CN 112951892A
Authority
CN
China
Prior art keywords
layer
metal layer
transistor
line
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110221026.9A
Other languages
English (en)
Other versions
CN112951892B (zh
Inventor
丁录科
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110221026.9A priority Critical patent/CN112951892B/zh
Publication of CN112951892A publication Critical patent/CN112951892A/zh
Priority to US17/799,918 priority patent/US20240032355A1/en
Priority to PCT/CN2021/130250 priority patent/WO2022179189A1/zh
Application granted granted Critical
Publication of CN112951892B publication Critical patent/CN112951892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示基板及其制备方法、显示装置，在垂直于显示基板的平面内，显示基板包括衬底基板以及依次叠层设置在所述衬底基板上的缓冲层、半导体层、第一绝缘层、第一栅金属层、第二绝缘层、第二栅金属层、第三绝缘层、第一源漏金属层以及平坦层，第一栅金属层和第二栅金属层中的至少一层包括第一电源线，第一电源线沿第一方向延伸，第一源漏金属层包括数据线，数据线沿第二方向延伸，第一方向与第二方向相交。本公开通过设置与数据线相交的第一电源线，安装区域不需要设置与数据线平行的第二电源线，有效减少了安装区域的金属走线占用面积，增加了安装区域的光透过率。

Description

显示基板及其制备方法、显示装置
技术领域
本公开实施例涉及但不限于显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
随着技术的发展，移动终端的外观越来越受到人们的关注，其中，屏占比相对较大的大屏幕终端，逐渐成为移动终端的主流设计之一。大屏幕终端可以提升用户的游戏娱乐体验，有利于分屏显示，且整机的科技感更高，从而可以为用户带来更强的视觉冲击。
屏下摄像头产品，由于屏占比较高、摄像头对视觉画面影响较小等特点，成为当下比较有潜力的显示装置设计。但是，在将摄像头放置在显示面板下方时，由于显示面板会遮挡进入摄像头的光线，从而使得前置摄像头的自拍、人脸识别等功能受到影响。
发明内容
本公开实施例提供了一种显示基板及其制备方法、显示装置，能够增加安装区域的光透过率。
本公开实施例提供了一种显示基板，在垂直于所述显示基板的平面上，所述显示基板包括衬底基板以及设置在所述衬底基板上的缓冲层、设置在所述缓冲层上的半导体层、覆盖所述半导体层的第一绝缘层、设置在所述第一绝缘层上的第一栅金属层、覆盖所述第一栅金属层的第二绝缘层、设置在所述第二绝缘层上的第二栅金属层、覆盖所述第二栅金属层的第三绝缘层、设置在所述第三绝缘层上的第一源漏金属层以及覆盖所述第一源漏金属层的平坦层；所述第一栅金属层和第二栅金属层中的至少一层包括第一电源线，所述第一电源线沿第一方向延伸，所述第一源漏金属层包括数据线，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交。
在示例性实施例中，所述第一栅金属层和第二栅金属层中的至少一层还包括发光控制信号线和至少一根扫描信号线，所述发光控制信号线和扫描信号线均沿第一方向延伸，所述第一电源线位于所述发光控制信号线和至少一根扫描信号线之间。
在示例性实施例中，所述第一电源线包括至少一个第一弯折部，所述第一弯折部沿所述第二方向延伸。
在示例性实施例中，所述第一源漏金属层还包括第二电源线，所述第二电源线沿第二方向延伸，所述第一电源线通过所述第三绝缘层上的过孔，或者，通过所述第三绝缘层和第二绝缘层上的过孔与所述第二电源线电连接。
在示例性实施例中，所述第一源漏金属层还包括第八连接线，所述第八连接线沿所述第二方向延伸，所述第八连接线在所述衬底基板上的正投影与所述第一电源线在所述衬底基板上的正投影相交。
在示例性实施例中，所述半导体层包括第三沟道区域、第四沟道区域、第五沟道区域、第六沟道区域和第七沟道区域，所述第三沟道区域、第四沟道区域以及第六沟道区域均沿所述第一方向延伸，所述第七沟道区域沿所述第二方向延伸，所述第五沟道区域包括相互连接的第一子沟道区域和第二子沟道区域，所述第一子沟道区域沿所述第一方向延伸，所述第二子沟道区域沿所述第二方向延伸。
在示例性实施例中，所述半导体层包括参考信号线，所述参考信号线用于提供参考电压信号，所述参考信号线沿所述第一方向延伸。
在示例性实施例中，所述第二栅金属层包括初始信号线，所述初始信号线用于提供初始电压信号；所述初始信号线包括至少一个第三弯折部，所述第三弯折部沿所述第二方向延伸。
在示例性实施例中，所述显示基板包括显示区域和安装区域，所述安装区域包括第一像素电路，所述显示区域包括第二像素电路，其中：所述第一像素电路和所述第二像素电路分别包括至少一个晶体管，所述第一像素电路中的晶体管数量少于第二像素电路中的晶体管数量。
在示例性实施例中，所述显示基板还包括设置在所述平坦层上的阳极，其中：所述阳极包括第一阳极和第二阳极，所述第一阳极位于所述安装区域，所述第二阳极位于所述显示区域，所述第一阳极在所述衬底基板上的正投影的面积小于所述第二阳极在所述衬底基板上的正投影的面积。
本公开实施例还提供了一种显示装置，包括：如上任一所述的显示基板。
本公开实施例还提供了一种显示基板的制备方法，包括：在衬底基板上形成驱动结构层，所述驱动结构层包括设置在所述衬底基板上的缓冲层、设置在所述缓冲层上的半导体层、覆盖所述半导体层的第一绝缘层、设置在所述第一绝缘层上的第一栅金属层、覆盖所述第一栅金属层的第二绝缘层、设置在所述第二绝缘层上的第二栅金属层、覆盖所述第二栅金属层的第三绝缘层、设置在所述第三绝缘层上的第一源漏金属层以及覆盖所述第一源漏金属层的平坦层；所述第一栅金属层和第二栅金属层中的至少一层包括第一电源线，所述第一电源线沿第一方向延伸，所述第一源漏金属层包括数据线，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交；在所述驱动结构层上形成发光元件。
本公开实施例的显示基板及其制备方法、显示装置，通过设置与数据线相交的第一电源线，安装区域不需要设置与数据线平行的第二电源线，有效减少了安装区域的金属走线占用面积，增加了安装区域的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。此外，本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本公开的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本公开而了解。本公开的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为本公开实施例一种显示基板的结构示意图；
图2为图1中A区域的放大结构示意图；
图3为本公开实施例一种显示基板的剖面结构示意图；
图4为本公开实施例提供的一种显示基板的平面结构示意图；
图5为本公开实施例提供的一种显示基板的半导体层的结构示意图；
图6为本公开实施例提供的一种显示基板的第一栅金属层的结构示意图；
图7为本公开实施例提供的一种显示基板的第二栅金属层的结构示意图；
图8为本公开实施例提供的一种显示基板的第一源漏金属层的结构示意图；
图9为本公开实施例提供的一种显示基板的阳极层的结构示意图；
图10为本公开实施例提供的一种显示基板的像素定义层的结构示意图；
图11为本公开实施例提供的第一像素电路的结构示意图；
图12为本公开实施例提供的第一像素电路的等效电路图；
图13为本公开实施例提供的第二像素电路的结构示意图；
图14为本公开实施例提供的第二像素电路的等效电路图；
图15为图14所示的第二像素电路的工作时序图；
图16为本公开实施例提供的一种显示基板的制备方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为本公开实施例提供的显示基板的结构示意图，图2为图1中A区域的放大结构示意图，图3为本公开实施例提供的显示基板的剖面结构示意图。如图1、图2和图3所示，本公开实施例提供了一种显示基板，包括显示区域100。
在垂直于显示基板的平面上，显示基板包括衬底基板201、设置在衬底基板201上的缓冲层、设置在缓冲层上的半导体层、覆盖半导体层的第一绝缘层、设置在第一绝缘层上的第一栅金属层、覆盖第一栅金属层的第二绝缘层、设置在第二绝缘层上的第二栅金属层、覆盖第二栅金属层的第三绝缘层、设置在第三绝缘层上的第一源漏金属层以及覆盖第一源漏金属层的平坦层。
第一栅金属层和第二栅金属层中的至少一层包括第一电源线VDD1，第一电源线VDD1沿第一方向X延伸，第一源漏金属层包括数据线(如图2中的第一数据线Data1或第二数据线Data2)，数据线沿第二方向Y延伸，第一方向X与第二方向Y相交。
在一些示例性实施例中，第一方向X和第二方向Y可以位于同一平面内，且第一方向X可以垂直于第二方向Y。例如，第一方向X可以为行方向，平行于扫描线的延伸方向；第二方向Y可以为列方向，平行于数据线的延伸方向。
在一些示例性实施例中，如图4所示，第一栅金属层和第二栅金属层中的至少一层还包括发光控制信号线EM和至少一根扫描信号线(如图4中的第一扫描信号线G1、第二扫描信号线G2和第三扫描信号线G3)，发光控制信号线EM和扫描信号线均沿第一方向X延伸，第一电源线VDD1位于发光控制信号线EM和至少一根扫描信号线之间。
在一些示例性实施例中，如图4所示，第一源漏金属层还包括第八连接线L8，第八连接线L8沿第二方向Y延伸，第八连接线L8在衬底基板201上的正投影与第一电源线VDD1在衬底基板201上的正投影相交。
在一些示例性实施例中，如图4所示，第一源漏金属层还包括第二电源线VDD2，第二电源线VDD2沿第二方向Y延伸，第一电源线VDD1通过第三绝缘层上的过孔，或者，通过第三绝缘层和第二绝缘层上的过孔与第二电源线VDD2电连接。
在一些示例性实施例中，如图4所示，第一电源线VDD1包括至少一个第一弯折部，第一弯折部沿第二方向Y延伸，即第一弯折部的延伸方向与第二电源线VDD2的延伸方向平行。
在一些示例性实施例中，如图5所示，半导体层包括参考信号线REF，参考信号线REF用于提供参考电压信号，参考信号线REF沿第一方向X延伸。
在一些示例性实施例中，如图5所示，半导体层包括第三沟道区域、第四沟道区域、第五沟道区域、第六沟道区域和第七沟道区域，第三沟道区域、第四沟道区域以及第六沟道区域均沿第一方向X延伸，第七沟道区域沿第二方向Y延伸，第五沟道区域包括相互连接的第一子沟道区域和第二子沟道区域，第一子沟道区域沿第一方向X延伸，第二子沟道区域沿第二方向Y延伸。
在一些示例性实施例中，如图1和图5所示，显示区域包括呈阵列排布的多个子像素，每个子像素沿第二方向Y从上至下分为第I区、第II区和第III区，其中，第五沟道区域和第六沟道区域位于第I区，第七沟道区域位于第II区，第三沟道区域、第四沟道区域和参考信号线REF位于第III区。
在一些示例性实施例中，如图5所示，第五沟道区域位于第六沟道区域靠近第II区的一侧，第七沟道区域位于第II区沿第一方向X的边缘的一侧，第三沟道区域位于第III区靠近第II区的边缘的一侧，第四沟道区域位于参考信号线REF和第三沟道区域之间。
在一些示例性实施例中，如图6所示，第一栅金属层包括第一扫描信号线G1、第二扫描信号线G2、第三扫描信号线G3、第一电源线VDD1、发光控制信号线EM和第二电容C2的第三极板C2-1，其中，发光控制信号线EM、第一电源线VDD1和第三扫描信号线G3位于第I区，第二电容C2的第三极板C2-1位于第II区，第一扫描信号线G1和第二扫描信号线G2位于第III区。
在一些示例性实施例中，如图6所示，发光控制信号线EM位于第一电源线VDD1远离第II区的一侧，第一电源线VDD1位于第三扫描信号线G3远离第II区的一侧，第三扫描信号线G3位于第I区靠近第II区的边缘的一侧，第一扫描信号线G1位于第二扫描信号线G2靠近第II区的一侧。
在一些示例性实施例中，如图6所示，第一扫描信号线G1包括至少两个第一凸起，该两个第一凸起均位于第一扫描信号线G1靠近第II区的一侧，该两个第一凸起在衬底基板上的正投影，与第三沟道区域在衬底基板上的正投影包含交叠区域，该两个第一凸起形成了第三晶体管T3的双栅结构。
在一些示例性实施例中，如图6所示，第二扫描信号线G2包括至少两个第二凸起，该两个第二凸起均位于第二扫描信号线G2靠近第II区的一侧，该两个第二凸起在衬底基板上的正投影，与第四沟道区域在衬底基板上的正投影包含交叠区域，该两个第二凸起形成了第四晶体管T4的双栅结构。
在一些示例性实施例中，如图6所示，第三扫描信号线G3包括至少两个第三凸起，该两个第三凸起包括一个上子凸起和一个下子凸起，其中，上子凸起位于第三扫描信号线G3远离第II区的一侧，该上子凸起在衬底基板上的正投影，与第五沟道区域中的第一子沟道区域在衬底基板上的正投影包含交叠区域，下子凸起位于第三扫描信号线G3靠近第II区的一侧，该下子凸起在衬底基板上的正投影，与第五沟道区域中的第二子沟道区域在衬底基板上的正投影包含交叠区域，该两个第三凸起形成了第五晶体管T5的双栅结构。
在一些示例性实施例中，如图6所示，第三扫描信号线G3包括至少一个第二弯折部G3-3，第二弯折部G3-3沿第二方向Y延伸，即第三弯折部INT-3的延伸方向与第二电源线VDD2的延伸方向平行。
在一些示例性实施例中，如图6所示，发光控制信号线EM靠近第II区的一侧包括至少一个第四凸起，其中，第四凸起位于发光控制信号线EM靠近第II区的一侧，该第四凸起在衬底基板上的正投影，与第六沟道区域在衬底基板上的正投影包含交叠区域，即第四凸起形成了第六晶体管T6的控制极61。
在一些示例性实施例中，如图6所示，第三极板C2-1包括第一主体区C2-11、写电位区C2-12和扩大交叠面积区C2-13，扩大交叠面积区C2-13位于第三极板C2-1靠近第I区的一侧，第一主体区C2-11和写电位区C2-12位于第三极板C2-1靠近第III区的一侧，第一主体区C2-11、写电位区C2-12和扩大交叠面积区C2-13形成“凹”字形结构。
在一些示例性实施例中，如图6所示，第三极板C2-1设置在第一电源线VDD1和至少一根扫描信号线之间，示例性的，第三极板C2-1设置在第一电源线VDD1和第一扫描信号线G1之间，或者，第三极板C2-1设置在第一电源线VDD1和第二扫描信号线G2之间。
在一些示例性实施例中，如图7所示，第二栅金属层包括第二电容C2的第四极板C2-2，其中，第四极板C2-2位于第II区。
在一些示例性实施例中，如图7所示，第四极板C2-2包括第二主体区C2-21和信号连接区C2-22，信号连接区C2-22位于第四极板C2-2靠近第I区的边缘的一侧，信号连接区C2-22通过第三绝缘层上的过孔与第七连接线L7连接，用于传递信号至第七连接线L7，并通过第七连接线L7将信号传递至有机发光二极管的阳极。
在一些示例性实施例中，如图7所示，第二栅金属层还包括初始信号线INT，其中，初始信号线INT沿第一方向X延伸，第一源漏金属层包括数据线(如图2中的第一数据线Data1或第二数据线Data2)，数据线沿第二方向Y延伸，第一方向X与第二方向Y相交。
在一些示例性实施例中，如图7所示，初始信号线INT包括至少一个第三弯折部INT-3，第三弯折部INT-3沿第二方向Y延伸，即第三弯折部INT-3的延伸方向与第二电源线VDD2的延伸方向平行。
在一些示例性实施例中，如图8所示，第一源漏金属层包括第二电源线VDD2、第二数据线Data2、至少一根连接线以及至少一个晶体管的源电极和漏电极，其中，第二电源线VDD2和第二数据线Data2均沿第二方向Y延伸，且第二电源线VDD2和第二数据线Data2位于子像素的一侧，第二电源线VDD2位于第二数据线Data2靠近子像素边缘的一侧。
在一些示例性实施例中，如图8所示，第一源漏金属层包括第五连接线L5、第六连接线L6、第七连接线L7、第八连接线L8、第三晶体管T3的第一极32和第二极33、第四晶体管T4的第一极42和第二极43、第五晶体管T5的第一极52和第二极53、第六晶体管T6的第一极62和第二极63以及第七晶体管T7的第一极72和第二极73，第三晶体管T3的第一极32与第二数据信号线Data2相互连接成一体结构，第三晶体管T3的第二极33、第四晶体管T4的第二极43与第五连接线L5相互连接成一体结构，第五连接线L5通过第二绝缘层和第三绝缘层上的过孔与第七晶体管T7的控制极71、第二电容C2的第三极板C2-1连接。第四晶体管T4的第一极42与第六连接线L6相互连接成一体结构，第六连接线L6通过第一绝缘层、第二绝缘层和第三绝缘层上的过孔与参考信号线REF连接。第五晶体管T5的第一极52通过第三绝缘层上的过孔与初始信号线INT电连接，第五晶体管T5的第二极53与第七连接线L7相互连接成一体结构，第七连接线L7通过第三绝缘层上的过孔与第二电容C2的第四极板C2-2电连接。第七晶体管T7的第一极72通过第三绝缘层上的过孔与第二电容C2的第四极板C2-2电连接。第六晶体管T6的第一极62通过第二绝缘层和第三绝缘层上的过孔与第一电源线VDD1电连接，第六晶体管T6的第二极63与第八连接线L8、第七晶体管T7的第二极73相互连接成一体结构。
在一些示例性实施例中，如图1、图2和图4所示，该显示基板还包括位于显示区域100中的安装区域101。
在一些示例性实施例中，安装区域101可以为屏下摄像头区域。
在一些示例性实施例中，显示区域100的像素分辨率大于安装区域101的像素分辨率，示例性的，显示区域100的像素分辨率可以为2K分辨率，安装区域101的像素分辨率可以为1080分辨率。
在另一些示例性实施例中，显示区域100包括多条第一金属走线，安装区域101包括多条与显示区域100的多条第一金属走线一一对应的第二金属走线，其中，每条第二金属走线的线宽小于或等于对应的第一金属走线的线宽。
在示例性实施例中，如图2所示，在垂直于显示基板的平面上，显示基板包括衬底基板201、位于衬底基板201上的多个金属层以及设置在多个金属层之间的绝缘层；多个金属层包括第一电源线VDD1和第二电源线VDD2，第一电源线VDD1沿第一方向X延伸，第二电源线VDD2沿第二方向Y延伸，第一方向X与第二方向Y相交；
第二电源线VDD2仅位于显示区域100内，第一电源线VDD1包括位于安装区域101内的第一连接部VDD1-1和位于显示区域100内且与第一连接部VDD1-1连接的第二连接部VDD1-2，第二连接部VDD1-2与第二电源线VDD2通过绝缘层上的过孔相互连接。
本公开实施例提供的显示基板，通过在安装区域101不设置第二电源线VDD2，有效减少了安装区域101的金属走线占用面积，增加了安装区域101的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。
在一些示例性实施例中，如图9所示，安装区域101的子像素包括第一阳极AN1，显示区域100的子像素包括第二阳极AN2，第一阳极AN1通过第十三过孔V13与第四连接线L4连接，第二阳极AN2通过第十四过孔V14与第七连接线L7连接。
在一些示例性实施例中，第一阳极AN1在衬底基板上的正投影的面积小于第二阳极AN2在衬底基板上的正投影的面积。在一些示例性实施例中，如图2和图10所示，安装区域101包括多个第一像素开口区1011，显示区域100包括多个第二像素开口区1001。
在一些示例性实施例中，如图2和图10所示，第一像素开口区1011的开口大小与第二像素开口区1001开口大小可以相同。
在一些示例性实施例中，如图2所示，第一电源线VDD1还包括连接在第一连接部VDD1-1和第二连接部VDD1-2之间的第一弯折部VDD1-3，第一弯折部VDD1-3被配置为使得第一连接部VDD1-1与第一像素开口区1011之间的距离h1小于第二连接部VDD1-2与第二像素开口区1001之间的距离h2。
在一些示例性实施例中，如图3所示，在垂直于该显示基板的平面上，该显示基板可以包括设置在衬底基板201上的驱动结构层202、设置在驱动结构层202远离衬底基板201一侧的发光元件203以及设置在发光元件203远离衬底基板201一侧的封装层204。在一些可能的实现方式中，显示基板可以包括其它膜层，如隔垫柱等，本公开在此不做限定。
在示例性实施方式中，衬底基板201可以是柔性基底，或者可以是刚性基底。每个子像素的驱动结构层202可以包括构成像素驱动电路的多个晶体管和存储电容，图3中以每个子像素中包括一个驱动晶体管210和一个存储电容211为例进行示意。在一些可能的实现方式中，每个子像素的驱动结构层202可以包括：设置在衬底基板201上的缓冲层；设置在缓冲层上的有源层；覆盖有源层的第一绝缘层；设置在第一绝缘层上的第一栅金属层；覆盖第一栅金属层的第二绝缘层；设置在第二绝缘层上的第二栅金属层；覆盖第二栅金属层的第三绝缘层，第一绝缘层、第二绝缘层和第三绝缘层上开设有过孔，过孔暴露出有源层；设置在第三绝缘层上的第一源漏金属层，第一源漏金属层包括源电极和漏电极，源电极和漏电极分别通过过孔与有源层连接；覆盖前述结构的平坦层，平坦层上开设有过孔，过孔暴露出驱动晶体管210的漏电极。
在一些示例性实施例中，如图4所示，安装区域101的驱动结构层包括第一像素电路，显示区域100的驱动结构层包括第二像素电路，第一像素电路和第二像素电路分别包括至少一个晶体管，第一像素电路中的晶体管数量少于第二像素电路中的晶体管数量。
本公开实施例提供的显示基板，通过在安装区域101的驱动结构层中设置第一像素电路，在显示区域100的驱动结构层中设置第二像素电路，且第一像素电路中的晶体管数量少于第二像素电路中的晶体管数量，有效减少了安装区域101的金属走线占用面积，增加了安装区域101的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。
在一些示例性实施例中，第一像素电路可以采用2T1C、3T1C或5T1C等等的设计结构，第二像素电路可以采用3T1C、5T1C或7T1C等等的设计结构，本公开实施例对此不作限定。
在一些示例性实施例中，如图11所示，第一像素电路可以包括第一写入子电路和第一驱动子电路。其中，第一写入子电路分别与第一数据信号线Data1、第一扫描信号线G1、第一节点N1和第二节点N2连接，被配置为在第一扫描信号线G1的信号的控制下，向第一节点N1提供第一数据信号线Data1的信号，并存储第一节点N1和第二节点N2间的电压。第一驱动子电路分别与第一电源线VDD1、第一节点N1和第二节点N2连接，被配置为产生驱动第一发光元件D1发光的驱动电流。
在一些示例性实施例中，如图12所示，第一写入子电路包括第一晶体管T1和第一电容C1，第一驱动子电路包括第二晶体管T2，其中，第一晶体管T1为开关晶体管，第二晶体管T2为驱动晶体管，第一电容C1为存储电容。
其中，第一晶体管T1的控制极与第一扫描信号线G1电连接，第一晶体管T1的第一极与第一数据信号线Data1电连接，第一晶体管T1的第二极与第一节点N1电连接；第二晶体管T2的控制极与第一节点N1电连接，第二晶体管T2的第一极与第一电源线VDD1电连接，第二晶体管T2的第二极与第二节点N2电连接；第一发光元件D1的一端与第二节点N2电连接，第一发光元件D1的另一端与稳压线VSS电连接；第一电容C1的一端与第一节点N1电连接，第一电容C1的另一端与第二节点N2电连接。
在示例性实施方式中，以第一像素电路中第一晶体管T1至第二晶体管T2均为N型薄膜晶体管为例，第一像素电路的工作过程可以包括：第一扫描信号线G1的扫描信号控制第一晶体管T1打开，第一数据信号线Data1的数据信号经过第一晶体管T1进入到第二晶体管T2的控制极及第一电容C1，然后第一晶体管T1闭合，由于第一电容C1的存储作用，第二晶体管T2的控制极电压仍可继续保持数据信号电压，使得第二晶体管T2处于导通状态，驱动电流通过第二晶体管T2进入第一发光元件D1，驱动第一发光元件D1发光。
在一些示例性实施例中，如图13所示，第二像素电路可以包括第二写入子电路、第二驱动子电路、复位子电路、补偿子电路和发光控制子电路。
其中，第二写入子电路分别与第二数据信号线Data1、第一扫描信号线G1、第三节点N3和第四节点N4连接，被配置为在第一扫描信号线G1的信号的控制下，向第三节点N3提供第二数据信号线Data2的信号，并存储第三节点N3和第二节点N4间的电压。第二驱动子电路分别与第三节点N3、第四节点N4和第五节点N5连接，被配置为在第三节点N3和第五节点N5的控制下，对第四节点N4的电压进行补偿；并在第三节点N3和第四节点N4的控制下，产生驱动第一发光元件D1发光的驱动电流。复位子电路分别与第三扫描信号线G3、初始信号线INT和第四节点N4连接，被配置为在第三扫描信号线G3的信号的控制下，向第四节点N4提供初始信号线INT的信号。补偿子电路分别与第二扫描信号线G2、参考信号线REF和第三节点N3连接，被配置为在第二扫描信号线G2的信号的控制下，向第三节点N3提供参考信号线REF的信号。发光控制子电路分别与发光控制信号线EM、第二电源线VDD2和第五节点N5连接，被配置为在发光控制信号线EM的信号的控制下，向第五节点N5提供第二电源线VDD2的电源电压。
在一些示例性实施例中，如图14所示，第二写入子电路包括第三晶体管T3和第二电容C2，补偿子电路包括第四晶体管T4，复位子电路包括第五晶体管T5，发光控制子电路包括第六晶体管T6，第二驱动子电路包括第七晶体管T7。其中，第三晶体管T3、第四晶体管T4、第五晶体管T5至第六晶体管T6为开关晶体管，第七晶体管T7为驱动晶体管，第二电容C2为存储电容。
其中，第三晶体管T3的控制极与第一扫描信号线G1电连接，第三晶体管T3的第一极与第二数据信号线Data2电连接，第三晶体管T3的第二极与第三节点N3电连接；第四晶体管T4的控制极与第二扫描信号线G2电连接，第四晶体管T4的第一极与参考信号线REF电连接，第四晶体管T4的第二极与第三节点N3电连接；第五晶体管T5的控制极与第三扫描信号线G3电连接，第五晶体管T5的第一极与初始信号线INT电连接，第五晶体管T5的第二极与第四节点N4电连接；第六晶体管T6的控制极与发光控制信号线EM电连接，第六晶体管T6的第一极与第二电源线VDD2电连接，第六晶体管T6的第二极与第五节点N5电连接；第七晶体管T7的控制极与第三节点N3电连接，第七晶体管T7的第一极与第四节点N4电连接，第七晶体管T7的第二极与第五节点N5电连接；第二电容C2的一端与第三节点N3电连接，第二电容C2的另一端与第四节点N4电连接；第二发光元件D2的一端与第四节点N4电连接，第二发光元件D2的另一端与稳压线VSS电连接。
在示例性实施方式中，如图15所示，以第二像素电路中第三晶体管T3至第七晶体管T7均为N型薄膜晶体管为例，第二像素电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第一扫描信号线G1的信号为低电平信号，第二扫描信号线G2、第三扫描信号线G3和发光控制信号线EM的信号为高电平信号。第三扫描信号线G3的信号为高电平信号，使第五晶体管T5导通，初始信号线INT的初始电压信号提供至第四节点N4，对第二电容C2进行初始化，清除第二电容C2中原有数据电压。第一扫描信号线G1的信号为低电平信号，使第三晶体管T3断开，此阶段第二发光元件D2不发光。
第二阶段A2，称为阈值补偿阶段，第一扫描信号线G1和第三扫描信号线G3的信号为低电平信号，第二扫描信号线G2和发光控制信号线EM的信号为高电平信号。第二扫描信号线G2为高电平信号，使第四晶体管T4导通，参考信号线REF的参考电压信号写入第三节点N3，进而使得第七晶体管T7导通。发光控制信号线EM的信号为高电平信号，使得第六晶体管T6导通，此时第二电源线VDD2的电源电压向第七晶体管T7充电，不断抬升第四节点N4的电压，直到第七晶体管T7的栅源电压Vgs达到第七晶体管T7的阈值电压Vth，第七晶体管T7自动断开。
第三阶段A3，称为数据写入阶段，第二扫描信号线G2、第三扫描信号线G3和发光控制信号线EM的信号为低电平信号，第一扫描信号线G1的信号为高电平信号。发光控制信号线EM的信号为低电平信号，使第六晶体管T6断开，第一扫描信号线G1的信号为高电平信号，使第三晶体管T3导通，第二数据信号线Data2的数据信号经过第三晶体管T3写入第三节点N3。
第四阶段A4，称为发光阶段，第一扫描信号线G1、第二扫描信号线G2和第三扫描信号线G3的信号为低电平信号，发光控制信号线EM的信号为高电平信号。发光控制信号线EM的信号为高电平信号，使第六晶体管T6导通。由于第二电容C2的存储作用，第七晶体管T7的控制极电压仍可继续保持数据信号电压，使得第七晶体管T7处于导通状态，第二电源线VDD2输出的电源电压通过导通的第六晶体管T6和第七晶体管T7向第二发光元件D2的一端提供驱动电压，驱动第二发光元件D2发光。
在第二像素电路驱动过程中，流过第七晶体管T7(驱动晶体管)的驱动电流由其控制极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第七晶体管T7的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vdata+|Vth|)-Vth]2＝K*[(Vdd-Vdata]2
其中，I为流过第七晶体管T7的驱动电流，也就是驱动第二发光元件D2的驱动电流，K为常数，Vgs为第七晶体管T7的栅电极和第一极之间的电压差，Vth为第七晶体管T7的阈值电压，Vdata为第二数据信号线Data2输出的数据电压，Vdd为第二电源线VDD2输出的电源电压。
在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
图4为本公开示例性实施例一种显示基板的平面结构示意图。如图4所示，在平行于显示基板的平面内，显示基板包括显示区域以及安装区域，在垂直于显示基板的平面内，显示基板包括衬底基板、设置在衬底基板上的驱动结构层以及设置在驱动结构层上的发光元件。安装区域的驱动结构层包括第一像素电路，显示区域的驱动结构层包括第二像素电路，第一像素电路包括第一晶体管T1、第二晶体管T2及第一电容C1，第二像素电路包括第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7以及第二电容C2。各个晶体管包括有源层、控制极、第一极和第二极，各个电容包括相对设置的两个极板。
在一些示例性实施例中，驱动结构层包括层叠设置在衬底基板上的半导体层、第一绝缘层、第一栅金属层、第二绝缘层、第二栅金属层、第三绝缘层、第一源漏金属层和第四绝缘层。
其中，半导体层包括参考信号线REF以及各个晶体管的有源层；第一栅金属层包括各个晶体管的控制极、第一电源线VDD1、第一扫描信号线G1、第二扫描信号线G2、第三扫描信号线G3、发光控制信号线EM、第一电容C1的第一极板C1-1、第二电容C2的第三极板C2-1；第二栅金属层包括第一电容C1的第二极板C1-2、第二电容C2的第四极板C2-2和初始信号线INT；第一源漏金属层包括各个晶体管的第一极和第二极、第一连接线L1、第二连接线L2、第三连接线L3、第四连接线L4、第五连接线L5、第六连接线L6、第七连接线L7、第八连接线L8、第一数据信号线Data1、第二数据信号线Data2和第二电源线VDD2；各个晶体管的第一极和第二极分别通过第一绝缘层、第二绝缘层和第三绝缘层上的过孔与各个晶体管的有源层的两端连接。
在一些示例性实施例中，如图4所示，第一晶体管T1的控制极11、第三晶体管T3的控制极31与第一扫描信号线G1相互连接成一体结构，第一晶体管T1的第一极12与第一数据信号线Data1相互连接成一体结构，第一晶体管T1的第二极13与第一连接线L1相互连接成一体结构，第一连接线L1通过第二绝缘层和第三绝缘层上的过孔与第二晶体管T2的控制极21、第一电容C1的第一极板C1-1连接；第二晶体管T2的第一极22与第三连接线L3相互连接成一体结构，第三连接线L3通过第二绝缘层和第三绝缘层上的过孔与第一电源线VDD1连接，第二电源线VDD2通过第二绝缘层和第三绝缘层上的过孔与第一电源线VDD1电连接，第二晶体管T2的第二极23与第二连接线L2相互连接成一体结构，第二连接线L2通过第三绝缘层上的过孔与第一电容C1的第二极板C1-2连接。
在一些示例性实施例中，如图4所示，第三晶体管T3的第一极32与第二数据信号线Data2相互连接成一体结构，第三晶体管T3的第二极33、第四晶体管T4的第二极43与第五连接线L5相互连接成一体结构，第五连接线L5通过第二绝缘层和第三绝缘层上的过孔与第七晶体管T7的控制极71、第二电容C2的第三极板C2-1连接。第四晶体管T4的第一极42与第六连接线L6相互连接成一体结构，第六连接线L6通过第一绝缘层、第二绝缘层和第三绝缘层上的过孔与参考信号线REF连接。第五晶体管T5的控制极51与第三扫描信号线G3相互连接成一体结构，第五晶体管T5的第一极52通过第三绝缘层上的过孔与初始信号线INT电连接，第五晶体管T5的第二极53与第七连接线L7相互连接成一体结构，第七连接线L7通过第三绝缘层上的过孔与第二电容C2的第四极板C2-2电连接。第七晶体管T7的第一极72通过第三绝缘层上的过孔与第二电容C2的第四极板C2-2电连接。第六晶体管T6的控制极61与发光控制信号线EM相互连接成一体结构，第六晶体管T6的第一极62通过第二绝缘层和第三绝缘层上的过孔与第一电源线VDD1电连接，第六晶体管T6的第二极63与第八连接线L8、第七晶体管T7的第二极73相互连接成一体结构。
下面通过显示基板的制备过程，示例性说明本公开实施例显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
在一些示例性实施例中，图4所示的显示基板的制备过程可以包括如下步骤：
(1)在衬底基板上形成半导体层图案。在衬底基板上形成半导体层图案包括：先在衬底基板上沉积一层缓冲薄膜，形成覆盖整个衬底基板的缓冲层图案。随后沉积一层有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成设置在缓冲层上的半导体层图案，如图5所示。其中，半导体层图案可以包括第一晶体管T1的有源层10、第二晶体管T2的有源层20、第三晶体管T3的有源层30、第四晶体管T4的有源层40、第五晶体管T5的有源层50、第六晶体管T6的有源层60和第七晶体管T7的有源层70。
在一些示例性实施例中，如图5所示，第一晶体管T1的有源层10和第二晶体管T2的有源层20设置在安装区域101，第三晶体管T3的有源层30、第四晶体管T4的有源层40、第五晶体管T5的有源层50、第六晶体管T6的有源层60和第七晶体管T7的有源层70设置在显示区域100。
在一些示例性实施例中，如图5所示，第一晶体管T1的有源层10包括第一沟道区域，第三晶体管T3的有源层30包括第三沟道区域，第四晶体管T4的有源层40包括第四沟道区域，第六晶体管T6的有源层60包括第六沟道区域，第一沟道区域、第三沟道区域、第四沟道区域以及第六沟道区域均沿第一方向X延伸。第二晶体管T2的有源层20包括第二沟道区域，第七晶体管T7的有源层70包括第七沟道区域，第二沟道区域以及第七沟道区域均沿第二方向Y延伸。第五晶体管T5的有源层50包括第五沟道区域，第五沟道区域包括相互连接的第一子沟道区域和第二子沟道区域，第一子沟道区域沿第一方向X延伸，第二子沟道区域沿第二方向Y延伸。
在一些示例性实施例中，如图5所示，半导体层图案还可以包括参考信号线REF，参考信号线REF用于为第二像素电路提供参考电压信号。
(2)形成第一栅金属层图案。形成第一栅金属层图案包括：在形成上述结构的衬底基板上，依次沉积第一绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成覆盖半导体层的第一绝缘层以及设置在第一绝缘层上的第一栅金属层图案。
如图6所示，第一栅金属层图案包括：第一晶体管T1的控制极至第七晶体管T7的控制极、第一扫描信号线G1、第二扫描信号线G2、第三扫描信号线G3、发光控制信号线EM、第一电容C1的第一极板C1-1、第二电容C2的第三极板C2-1。
在一些示例性实施例中，如图6所示，第一栅金属层图案还包括：第一电源线VDD1，第一电源线VDD1沿第一方向X延伸，第一电源线VDD1包括位于安装区域101内的第一连接部VDD1-1、位于显示区域100内的第二连接部VDD1-2以及用于连接第一连接部VDD1-1与第二连接部VDD1-2的第一弯折部VDD1-3。
在一些示例性实施例中，第一电源线VDD1与后续形成的第二电源线VDD2、第六晶体管T6的第一极62与第二晶体管T2的第一极22连接。
在一些示例性实施例中，如图6所示，第一扫描信号线G1与第一晶体管T1的控制极11、第三晶体管T3的控制极31相互连接成一体结构，第二扫描信号线G2与第二晶体管T2的控制极21相互连接成一体结构，第三扫描信号线G3与第五晶体管T5的控制极51相互连接成一体结构，发光控制信号线EM与第六晶体管T6的控制极61相互连接成一体结构。
在一些示例性实施例中，第一晶体管T1、第三晶体管T3、第四晶体管T4与第五晶体管T5均为双栅薄膜晶体管。如图11所示，第一晶体管T1的控制极11、第三晶体管T3的控制极31、第四晶体管T4的控制极41与第五晶体管T5的控制极51分别包括两个凸起，从而形成了双栅结构的薄膜晶体管。
在一些示例性实施例中，如图2和图6所示，第三扫描信号线G3包括位于安装区域内的第三连接部G3-1、位于显示区域内的第四连接部G3-2以及用于连接第三连接部G3-1和第四连接部G3-2的第二弯折部G3-3，第二弯折部G3-3被配置为使得第三连接部G3-1与第一像素开口区1011之间的距离h3小于第四连接部G3-2与第二像素开口区1001之间的距离h4。
在一些示例性实施例中，第二晶体管T2的控制极21、第七晶体管T7的控制极71设置在第一扫描信号线G1和第三扫描信号线G3之间。
在一些示例性实施例中，第二晶体管T2的控制极21与第一电容C1的第一极板C1-1相互连接成一体结构，第七晶体管T7的控制极71与第二电容C2的第三极板C2-1相互连接成一体结构。
在一些示例性实施例中，形成第一金属层图案后，可以利用第一金属层作为遮挡，对半导体层进行导体化处理，被第一金属层遮挡区域的半导体层形成第一晶体管T1至第七晶体管T7的有源层的沟道区域，未被第一金属层遮挡区域的半导体层被导体化。
(3)形成第二栅金属层图案。形成第二栅金属层图案包括：在形成上述结构的衬底基板上，依次沉积第二绝缘薄膜和第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成覆盖第一栅金属层和第一绝缘层的第二绝缘层以及设置在第二绝缘层上的第二栅金属层图案。
如图7所示，第二栅金属层图案包括：第二极板C1-2以及第四极板C2-2，其中，第二极板C1-2的位置与第一极板C1-1的位置相对应，构成第一电容C1；第三极板C2-1的位置与第四极板C2-2的位置相对应，构成第二电容C2。
在一些示例性实施例中，如图7所示，第二栅金属层图案还可以包括：初始信号线INT，初始信号线INT用于为第二像素电路提供初始电压信号。
在一些示例性实施例中，如图2和图7所示，初始信号线INT包括位于安装区域内的第五连接部INT-1、位于显示区域内的第六连接部INT-2以及用于连接第五连接部INT-1和第六连接部INT-2的第三弯折部INT-3，第三弯折部INT-3被配置为使得第五连接部INT-1与第一像素开口区1011之间的距离h5小于第六连接部INT-2与第二像素开口区1001之间的距离h6。
(4)形成第三绝缘层图案。形成第三绝缘层图案包括：在形成上述结构的衬底基板上，沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成开设有多个过孔的第三绝缘层图案，多个过孔包括：第一过孔V1、第二过孔V2、第三过孔V3、第四过孔V4、第五过孔V5、第六过孔V6、第七过孔V7、第八过孔V8、第九过孔V9、第十过孔V10、第十一过孔V11以及第十二过孔V12，如图8所示。
在一些示例性实施例中，第一过孔V1配置为使后续形成的各个晶体管T1～T7的第一极12～72与第二极13～73与各个晶体管T1～T7的有源层10～70的两端电连接，第二过孔V2配置为使后续形成的第一连接线L1与第二晶体管T2的控制极21以及第一电容C1的第一极板C1-1电连接，第三过孔V3配置为使后续形成的第三连接线L3与第一电源线VDD1电连接，第四过孔V4配置为使后续形成的第二连接线L2与第一电容C1的第二极板C1-2电连接，第五过孔V5配置为使后续形成的第四连接线L4与第一电容C1的第二极板C1-2连接。第六过孔V6配置为使后续形成的第五连接线L5与第七晶体管T7的控制极71以及第二电容C2的第三极板C2-1连接，第七过孔V7配置为使后续形成的第六连接线L6与参考信号线REF连接，第八过孔V8配置为使后续形成的第五晶体管T5的第一极52与初始信号线INT电连接，第九过孔V9配置为使后续形成的第七连接线L7与第二电容C2的第四极板C2-2电连接，第十过孔V10配置为使后续形成的第七晶体管T7的第一极72与第二电容C2的第四极板C2-2电连接，第十一过孔V11配置为使后续形成的第六晶体管T6的第一极62与第一电源线VDD1电连接，第十二过孔V12配置为使后续形成的第二电源线VDD2与第一电源线VDD1电连接。
(5)形成第一源漏金属层图案。形成第一源漏金属层图案包括：在形成上述结构的衬底基板上，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成第一源漏金属层图案。如图8所示，第一源漏金属层包括第一晶体管T1的第一极12至第七晶体管T7的第一极72、第一晶体管T1的第二极13至第七晶体管T7的第二极73、第一连接线L1、第二连接线L2、第三连接线L3、第四连接线L4、第五连接线L5、第六连接线L6、第七连接线L7、第八连接线L8、第二电源线VDD2、第一数据信号线Data1以及第二数据信号线Data2，各个晶体管的第一极和第二极分别通过两个第一过孔与其对应的有源层连接。
在一些示例性实施例中，各个晶体管T1～T7的第一极12～72与第二极13～73通过多个第一过孔V1与各个晶体管T1～T7的有源层10～70的两端连接，第一晶体管T1的第一极12与第一数据信号线Data1相互连接成一体结构，第一晶体管T1的第二极13与第一连接线L1相互连接成一体结构，第一连接线L1通过第二过孔V2与第二晶体管T2的控制极21、第一电容C1的第一极板C1-1连接。第二晶体管T2的第一极22与第三连接线L3相互连接成一体结构，第三连接线L3通过第三过孔V3与第一电源线VDD1连接，第二晶体管T2的第二极23与第二连接线L2相互连接成一体结构，第二连接线L2通过第四过孔V4与第一电容C1的第二极板C1-2连接。第四连接线L4通过第五过孔V5与第一电容C1的第二极板C1-2连接。
在一些示例性实施例中，第三晶体管T3的第一极32与第二数据信号线Data2相互连接成一体结构，第三晶体管T3的第二极33、第四晶体管T4的第二极43与第五连接线L5相互连接成一体结构，第五连接线L5通过第六过孔V6与第七晶体管T7的控制极71、第二电容C2的第三极板C2-1连接。第四晶体管T4的的第一极42与第六连接线L6相互连接成一体结构，第六连接线L6通过第七过孔V7与参考信号线REF连接。第五晶体管T5的第一极52通过第八过孔V8与初始信号线INT电连接，第五晶体管T5的第二极53与第七连接线L7相互连接成一体结构，第七连接线L7通过第九过孔V9与第二电容C2的第四极板C2-2电连接。第七晶体管T7的第一极72通过第十过孔V10与第二电容C2的第四极板C2-2电连接。第六晶体管T6的第一极62通过第十一过孔V11与第一电源线VDD1电连接，第六晶体管T6的第二极63与第八连接线L8、第七晶体管T7的第二极73相互连接成一体结构。第二电源线VDD2通过第十二过孔V12与第一电源线VDD1电连接。
通过上述过程，在衬底基板上完成了驱动结构层的制备。其中，驱动结构层包括设置在衬底基板上的半导体层、设置在半导体层上的第一绝缘层、设置在第一绝缘层上的第一栅金属层、设置在第一栅金属层上的第二绝缘层以及设置在第二绝缘层上的第二栅金属层、设置在第二栅金属层上的第三绝缘层以及设置在第三绝缘层上的第一源漏金属层，扫描线和数据线垂直交叉限定出子像素，由有源层、控制极、第一极和第二极构成的薄膜晶体管设置在子像素内。其中，第一绝缘层和第二绝缘层也称之为栅绝缘层(GI)，第三绝缘层也称之为层间绝缘层(ILD)。
(6)形成第四绝缘层图案。形成第四绝缘层图案包括：在形成前述图案的基底上涂覆第四绝缘薄膜，通过掩膜曝光显影的光刻工艺形成覆盖第一源漏金属层的第四绝缘层图案，第四绝缘层开设有第十三过孔V13和第十四过孔V14，第十三过孔V13暴露出第四连接线L4，第十四过孔V14暴露出第七连接线L7，如图9所示。其中，第四绝缘层也称之为平坦化层(PLN)。
(7)形成阳极图案。形成阳极图案包括：在形成前述图案的基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，形成第一阳极AN1和第二阳极AN2图案，第一阳极AN1位于安装区域，第二阳极AN2位于显示区域，第一阳极AN1通过第十三过孔V13与第四连接线L4连接，第二阳极AN2通过第十四过孔V14与第七连接线L7连接，如图4和图9所示。其中，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。
在一些示例性实施例中，第一阳极AN1在衬底基板上的正投影的面积小于第二阳极AN2在衬底基板上的正投影的面积。
(8)形成像素定义层图案。形成像素定义层图案包括：在形成前述图案的基底上涂覆像素定义薄膜，通过光刻工艺形成像素定义层(Pixel Define Layer)图案，像素定义层图案在每个子像素限定出暴露阳极的像素开口区域，如图10所示，像素定义层图案在安装区域101限定出第一像素开口区1011，在显示区域100限定出第二像素开口区1001。其中，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等，第一像素开口区1011和第二像素开口区1001的大小可以根据实际需要进行限定，示例性的，第一像素开口区1011的开口大小可以和第二像素开口区1001的开口大小相同，本公开实施例对此不作限制。
在一些示例性实施例中，后续制备流程可以包括：采用蒸镀工艺形成有机发光层，有机发光层至少部分设置在像素开口内，有机发光层与阳极连接；在有机发光层上形成阴极，阴极与有机发光层连接；有机发光层在阳极和阴极驱动下出射相应颜色的光线。随后，形成封装层，封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光器件。
在示例性实施方式中，有机发光层可以至少包括在阳极上叠设的空穴注入层、空穴传输层、发光层和空穴阻挡层。在示例性实施方式中，所有子像素的空穴注入层是连接在一起的共通层，所有子像素的空穴传输层是连接在一起的共通层，相邻子像素的发光层可以有少量的交叠，或者可以是隔离的，空穴阻挡层是连接在一起的共通层。
在示例性实施方式中，衬底基板可以是柔性基底，或者可以是刚性基底。刚性衬底可以为但不限于玻璃、石英中的一种或多种，柔性衬底可以为但不限于聚对苯二甲酸乙二醇酯、对苯二甲酸乙二醇酯、聚醚醚酮、聚苯乙烯、聚碳酸酯、聚芳基酸酯、聚芳酯、聚酰亚胺、聚氯乙烯、聚乙烯、纺织纤维中的一种或多种。在示例性实施方式中，柔性基底可以包括叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层，第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，半导体层的材料可以采用非晶硅(a-si)。
在一些示例性实施例中，第一栅金属层、第二栅金属层和第一源漏金属层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层。第一绝缘层和第二绝缘层称为栅绝缘(GI)层，第三绝缘层称为层间绝缘(ILD)层。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩或聚噻吩等材料，即本公开适用于基于氧化物(Oxide)技术、硅技术或有机物技术制造的晶体管。第四绝缘层可以采用有机材料，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯。阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
本公开所示结构及其制备过程仅仅是一种示例性说明，在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做具体的限定。
从以上描述的显示基板的结构以及制备过程可以看出，本公开实施例提供的显示基板，通过设置与数据线相交的第一电源线VDD1，安装区域101不需要设置与数据线平行的第二电源线VDD2，有效减少了安装区域101的金属走线占用面积，增加了安装区域101的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。此外，本公开的制备工艺可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
进一步地，本公开实施例的显示基板，通过在安装区域101的驱动结构层中设置第一像素电路，在显示区域的驱动结构层中设置第二像素电路，且第一像素电路中的晶体管数量少于第二像素电路中的晶体管数量，进一步减少了安装区域101的金属走线占用面积，增加了安装区域101的光透过率，提高了前置摄像头的自拍、人脸识别等摄像功能。
本公开还提供一种显示基板的制备方法，以制备上述实施例提供的显示基板。在一些示例性实施例中，如图16所示，该显示基板的制备方法可以包括以下步骤：
步骤S1、在衬底基板上形成驱动结构层，所述驱动结构层包括设置在衬底基板上的缓冲层、设置在缓冲层上的半导体层、覆盖半导体层的第一绝缘层、设置在第一绝缘层上的第一栅金属层、覆盖第一栅金属层的第二绝缘层、设置在第二绝缘层上的第二栅金属层、覆盖第二栅金属层的第三绝缘层、设置在第三绝缘层上的第一源漏金属层以及覆盖第一源漏金属层的平坦层；第一栅金属层和第二栅金属层中的至少一层包括第一电源线，第一电源线沿第一方向延伸，第一源漏金属层包括数据线，数据线沿第二方向延伸，第一方向与所述第二方向相交；
步骤S2、在驱动结构层上形成发光元件。
在一些示例性实施例中，第一栅金属层和第二栅金属层中的至少一层还包括发光控制信号线和至少一根扫描信号线，发光控制信号线和扫描信号线均沿第一方向延伸，第一电源线位于发光控制信号线和至少一根扫描信号线之间。
在一些示例性实施例中，第一电源线包括至少一个第一弯折部，第一弯折部沿第二方向延伸。
在一些示例性实施例中，第一源漏金属层还包括第二电源线，第二电源线沿第二方向延伸，第一电源线通过所述第三绝缘层上的过孔，或者，通过第三绝缘层和第二绝缘层上的过孔与第二电源线电连接。
在一些示例性实施例中，所述显示基板包括显示区域和安装区域，所述安装区域包括第一像素电路，所述显示区域包括第二像素电路，其中：所述第一像素电路和所述第二像素电路分别包括至少一个晶体管，所述第一像素电路中的晶体管数量少于第二像素电路中的晶体管数量。
本公开提供的显示基板的制备方法所制备的显示基板，其实现原理和实现效果与前述的显示基板的实现原理和实现效果类似，在此不再赘述。
本公开还提供一种显示装置，显示装置包括前述的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本发明实施例并不以此为限。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本发明。任何所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (12)

1.一种显示基板，其特征在于，在垂直于所述显示基板的平面上，所述显示基板包括衬底基板以及设置在所述衬底基板上的缓冲层、设置在所述缓冲层上的半导体层、覆盖所述半导体层的第一绝缘层、设置在所述第一绝缘层上的第一栅金属层、覆盖所述第一栅金属层的第二绝缘层、设置在所述第二绝缘层上的第二栅金属层、覆盖所述第二栅金属层的第三绝缘层、设置在所述第三绝缘层上的第一源漏金属层以及覆盖所述第一源漏金属层的平坦层；
所述第一栅金属层和第二栅金属层中的至少一层包括第一电源线，所述第一电源线沿第一方向延伸，所述第一源漏金属层包括数据线，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交。
2.根据权利要求1所述的显示基板，其特征在于，所述第一栅金属层和第二栅金属层中的至少一层还包括发光控制信号线和至少一根扫描信号线，所述发光控制信号线和扫描信号线均沿第一方向延伸，所述第一电源线位于所述发光控制信号线和至少一根扫描信号线之间。
3.根据权利要求1所述的显示基板，其特征在于，所述第一电源线包括至少一个第一弯折部，所述第一弯折部沿所述第二方向延伸。
4.根据权利要求1所述的显示基板，其特征在于，所述第一源漏金属层还包括第二电源线，所述第二电源线沿第二方向延伸，所述第一电源线通过所述第三绝缘层上的过孔，或者，通过所述第三绝缘层和第二绝缘层上的过孔与所述第二电源线电连接。
5.根据权利要求1所述的显示基板，其特征在于，所述第一源漏金属层还包括第八连接线，所述第八连接线沿所述第二方向延伸，所述第八连接线在所述衬底基板上的正投影与所述第一电源线在所述衬底基板上的正投影相交。
6.根据权利要求1所述的显示基板，其特征在于，所述半导体层包括第三沟道区域、第四沟道区域、第五沟道区域、第六沟道区域和第七沟道区域，所述第三沟道区域、第四沟道区域以及第六沟道区域均沿所述第一方向延伸，所述第七沟道区域沿所述第二方向延伸，所述第五沟道区域包括相互连接的第一子沟道区域和第二子沟道区域，所述第一子沟道区域沿所述第一方向延伸，所述第二子沟道区域沿所述第二方向延伸。
7.根据权利要求1所述的显示基板，其特征在于，所述半导体层包括参考信号线，所述参考信号线用于提供参考电压信号，所述参考信号线沿所述第一方向延伸。
8.根据权利要求1所述的显示基板，其特征在于，所述第二栅金属层包括初始信号线，所述初始信号线用于提供初始电压信号；
所述初始信号线包括至少一个第三弯折部，所述第三弯折部沿所述第二方向延伸。
9.根据权利要求1所述的显示基板，其特征在于，所述显示基板包括显示区域和安装区域，所述安装区域包括第一像素电路，所述显示区域包括第二像素电路，其中：
所述第一像素电路和所述第二像素电路分别包括至少一个晶体管，所述第一像素电路中的晶体管数量少于第二像素电路中的晶体管数量。
10.根据权利要求9所述的显示基板，其特征在于，所述显示基板还包括设置在所述平坦层上的阳极，其中：
所述阳极包括第一阳极和第二阳极，所述第一阳极位于所述安装区域，所述第二阳极位于所述显示区域，所述第一阳极在所述衬底基板上的正投影的面积小于所述第二阳极在所述衬底基板上的正投影的面积。
11.一种显示装置，其特征在于，包括：如权利要求1至10任一所述的显示基板。
12.一种显示基板的制备方法，其特征在于，包括：
在衬底基板上形成驱动结构层，所述驱动结构层包括设置在所述衬底基板上的缓冲层、设置在所述缓冲层上的半导体层、覆盖所述半导体层的第一绝缘层、设置在所述第一绝缘层上的第一栅金属层、覆盖所述第一栅金属层的第二绝缘层、设置在所述第二绝缘层上的第二栅金属层、覆盖所述第二栅金属层的第三绝缘层、设置在所述第三绝缘层上的第一源漏金属层以及覆盖所述第一源漏金属层的平坦层；所述第一栅金属层和第二栅金属层中的至少一层包括第一电源线，所述第一电源线沿第一方向延伸，所述第一源漏金属层包括数据线，所述数据线沿第二方向延伸，所述第一方向与所述第二方向相交；
在所述驱动结构层上形成发光元件。
CN202110221026.9A 2021-02-26 2021-02-26 显示基板及其制备方法、显示装置 Active CN112951892B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110221026.9A CN112951892B (zh) 2021-02-26 2021-02-26 显示基板及其制备方法、显示装置
US17/799,918 US20240032355A1 (en) 2021-02-26 2021-11-12 Display Substrate and Preparation Method Therefor, and Display Apparatus
PCT/CN2021/130250 WO2022179189A1 (zh) 2021-02-26 2021-11-12 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110221026.9A CN112951892B (zh) 2021-02-26 2021-02-26 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112951892A true CN112951892A (zh) 2021-06-11
CN112951892B CN112951892B (zh) 2024-04-19

Family

ID=76246715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110221026.9A Active CN112951892B (zh) 2021-02-26 2021-02-26 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20240032355A1 (zh)
CN (1) CN112951892B (zh)
WO (1) WO2022179189A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793856A (zh) * 2021-09-13 2021-12-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2022179189A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023040356A1 (zh) * 2021-09-14 2023-03-23 京东方科技集团股份有限公司 显示基板和显示装置
WO2023184235A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 显示基板和显示装置
WO2024021001A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024108477A1 (zh) * 2022-11-24 2024-05-30 京东方科技集团股份有限公司 像素电路、驱动方法、显示基板、显示面板和显示装置
WO2024113102A1 (zh) * 2022-11-28 2024-06-06 京东方科技集团股份有限公司 显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115346443B (zh) * 2022-09-06 2024-01-30 武汉天马微电子有限公司 显示面板和显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163664A1 (en) * 2010-01-05 2011-07-07 Samsung Mobile Display Co., Ltd. Organic light emitting display device
CN110189627A (zh) * 2019-05-30 2019-08-30 武汉天马微电子有限公司 一种显示面板及显示装置
CN111129102A (zh) * 2019-12-31 2020-05-08 武汉天马微电子有限公司 一种显示面板及显示装置
CN210627870U (zh) * 2019-11-21 2020-05-26 云谷（固安）科技有限公司 显示面板及显示装置
CN111564476A (zh) * 2020-05-15 2020-08-21 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN111682031A (zh) * 2020-06-23 2020-09-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111834292A (zh) * 2020-07-28 2020-10-27 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板及显示装置
CN112020739A (zh) * 2018-04-27 2020-12-01 夏普株式会社 显示装置的制造方法以及显示装置
CN112071882A (zh) * 2020-09-16 2020-12-11 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN112259588A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102674308B1 (ko) * 2018-10-05 2024-06-10 엘지디스플레이 주식회사 표시장치
CN112951892B (zh) * 2021-02-26 2024-04-19 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110163664A1 (en) * 2010-01-05 2011-07-07 Samsung Mobile Display Co., Ltd. Organic light emitting display device
CN112020739A (zh) * 2018-04-27 2020-12-01 夏普株式会社 显示装置的制造方法以及显示装置
CN110189627A (zh) * 2019-05-30 2019-08-30 武汉天马微电子有限公司 一种显示面板及显示装置
CN210627870U (zh) * 2019-11-21 2020-05-26 云谷（固安）科技有限公司 显示面板及显示装置
CN111129102A (zh) * 2019-12-31 2020-05-08 武汉天马微电子有限公司 一种显示面板及显示装置
CN111564476A (zh) * 2020-05-15 2020-08-21 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN111682031A (zh) * 2020-06-23 2020-09-18 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111834292A (zh) * 2020-07-28 2020-10-27 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板及显示装置
CN112071882A (zh) * 2020-09-16 2020-12-11 合肥京东方卓印科技有限公司 显示基板及其制备方法、显示装置
CN112259588A (zh) * 2020-10-21 2021-01-22 京东方科技集团股份有限公司 一种显示基板的制备方法、显示基板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022179189A1 (zh) * 2021-02-26 2022-09-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113793856A (zh) * 2021-09-13 2021-12-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN113793856B (zh) * 2021-09-13 2024-05-07 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023040356A1 (zh) * 2021-09-14 2023-03-23 京东方科技集团股份有限公司 显示基板和显示装置
WO2023184235A1 (zh) * 2022-03-30 2023-10-05 京东方科技集团股份有限公司 显示基板和显示装置
WO2024021001A1 (zh) * 2022-07-29 2024-02-01 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2024108477A1 (zh) * 2022-11-24 2024-05-30 京东方科技集团股份有限公司 像素电路、驱动方法、显示基板、显示面板和显示装置
WO2024113102A1 (zh) * 2022-11-28 2024-06-06 京东方科技集团股份有限公司 显示基板和显示装置

Also Published As

Publication number Publication date
US20240032355A1 (en) 2024-01-25
CN112951892B (zh) 2024-04-19
WO2022179189A1 (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
CN112951892B (zh) 显示基板及其制备方法、显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN113963667B (zh) 一种显示装置及其驱动方法
CN215578569U (zh) 显示基板和显示装置
CN114730538A (zh) 显示基板及其制备方法、显示装置
CN115769296A (zh) 显示基板及其制备方法、显示装置
CN115377165A (zh) 显示基板及显示装置
CN114823835B (zh) 显示基板、显示面板及显示装置
US20240081115A1 (en) Display substrate, manufacturing method thereof, and display device
CN113450715B (zh) 显示基板及其制备方法、显示装置
CN115424570A (zh) 像素电路及其驱动方法、显示基板和显示装置
US20230180521A1 (en) Display Substrate, Preparation Method thereof, and Display Apparatus
CN115497998A (zh) 显示基板及其制备方法、显示装置
CN113963668B (zh) 一种显示装置及其驱动方法
CN115552627A (zh) 显示基板及其制备方法、显示装置
CN216698368U (zh) 显示基板、显示面板
WO2023115457A1 (zh) 显示基板及其驱动方法、显示装置
WO2022266896A1 (zh) 显示基板及其制备方法、显示装置
WO2023178612A1 (zh) 显示基板及其制备方法、显示装置
WO2022226801A1 (zh) 显示基板及其制备方法、显示装置
CN118414707A (zh) 显示面板和显示装置
CN116456774A (zh) 显示基板及其制备方法、显示装置
CN117918029A (zh) 显示基板及其驱动方法、显示装置
CN115812234A (zh) 像素电路及其驱动方法、显示装置
CN115843193A (zh) 显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant