CN112951851B - 一种显示基板和显示装置 - Google Patents
一种显示基板和显示装置 Download PDFInfo
- Publication number
- CN112951851B CN112951851B CN202110230986.1A CN202110230986A CN112951851B CN 112951851 B CN112951851 B CN 112951851B CN 202110230986 A CN202110230986 A CN 202110230986A CN 112951851 B CN112951851 B CN 112951851B
- Authority
- CN
- China
- Prior art keywords
- substrate
- metal layer
- layer
- semiconductor layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 125
- 239000002184 metal Substances 0.000 claims abstract description 93
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000000903 blocking effect Effects 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000008439 repair process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 160
- 238000000034 method Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种显示基板和显示装置。显示基板包括衬底、源漏金属层、半导体层和栅金属层，源漏金属层形成于衬底上，源漏金属层包括数据线图形，且数据线图形与半导体层相连，半导体层位于源漏金属层远离衬底的一侧，栅金属层位于半导体层远离衬底的一侧。本发明实施例通过将半导体层设置于源漏金属层远离衬底的一侧，栅金属层设置于半导体层远离衬底的一侧，也就是说，源漏金属层更靠近衬底，制作过程中，首先制作源漏金属，接下来制作半导体层，最后制作栅金属层，源漏金属层和衬底之间的结构相对较少，如果源漏金属层存在残留，对于源漏金属层的修复对其他结构造成的影响相对较小，有助于提高显示基板的可修复性，从而提高产品的良品率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。
背景技术
显示基板通常包括位于衬底上的薄膜晶体管，一般来说，薄膜晶体管包括沿远离衬底方向设置的半导体层、栅极绝缘层、栅极层和源漏金属层，其中，源漏金属层包括数据线，数据线通常采用易导电的金属材料制作，以传递数据信号。然而金属材料在刻蚀过程中可能会有一定的残留，这些残留可能带来结构短路等不利影响。这种短路是可以通过修复手段修复，然而由于数据线和栅极层较为接近，对于数据线和栅极层交叠的区域的修复操作可能导致栅极层损坏，从而造成产品不可修复的损伤，因此，源漏金属层刻蚀残留可能导致显示基板的良品率降低。
发明内容
本发明实施例提供一种显示基板和显示装置，以解决源漏金属层刻蚀残留可能导致显示基板的良品率降低的问题。
第一方面，本发明实施例提供了一种显示基板，包括衬底、源漏金属层、半导体层和栅金属层，所述源漏金属层形成于所述衬底上，所述源漏金属层包括数据线图形，且所述数据线图形与所述半导体层相连，所述半导体层位于所述源漏金属层远离所述衬底的一侧，所述栅金属层位于所述半导体层远离所述衬底的一侧。
可选的，所述源漏金属层与所述衬底直接接触。
可选的，所述栅金属层包括栅信号线，所述栅信号线在在所述衬底上的正投影和所述半导体层在所述衬底上的正投影存在交叠区域，所述源漏金属层还包括光阻挡图形，所述光阻挡图形位于所述半导体层和所述衬底之间，所述光阻挡图形在所述衬底上的正投影覆盖所述交叠区域，所述光阻挡图形与所述数据线图形相分离。
可选的，所述显示基板包括第一绝缘层和第二绝缘层，所述第一绝缘层位于所述半导体层和所述源漏金属层之间，所述第二绝缘层位于所述半导体层和所述栅金属层之间，所述栅金属层包括第一导电结构，所述半导体层通过第一导电结构与所述源漏金属层相连。
可选的，所述显示基板包括第一过孔，所述第一过孔贯穿所述第一绝缘层、所述半导体层和所述第二绝缘层，所述第一导电结构通过所述第一过孔与所述源漏金属层远离所述衬底的一侧表面相连，所述半导体层包括第一导电图形和第二导电图形，所述半导体层还包括薄膜晶体管的有源层，所述第一导电图形、所述有源层和所述第二导电图形依次连接，所述第一导电结构与所述第一导电图形相连。
可选的，所述第一导电结构位于所述半导体层远离所述衬底的一侧的部分在所述衬底上的正投影与所覆盖所述第一过孔在所述衬底上的正投影，且所述第一导电结构与所述半导体层远离所述衬底的一侧表面相接触。
可选的，所述显示基板还包括沿远离所述衬底的方向依次层叠设置的公共电极层、第三绝缘层和像素电极层，所述栅金属层还包括第二导电结构，所述第二导电结构与所述像素电极层相连，且所述第二导电结构与所述第二导电图形相连。
可选的，所述显示基板包括第二过孔，所述第二过孔贯穿所述半导体层和所述第二绝缘层，所述第二导电结构通过所述第二过孔与所述像素电极层相连，且所述第二导电结构通过所述第二过孔与所述半导体层相连。
可选的，所述源漏金属层还包括虚设电极图形，所述虚设电极图形与所述第二导电结构相连，所述虚设电极图形在所述衬底上的正投影覆盖所述第二导电结构靠近所述虚设电极图形的一侧表面在所述衬底上的正投影，所述虚设电极图形与所述数据线图形相分离。
第二方面，本发明实施例提供了一种显示模组，包括第一方面中任一项所述的显示基板。
本发明实施例通过将半导体层设置于源漏金属层远离衬底的一侧，栅金属层设置于半导体层远离衬底的一侧，也就是说，源漏金属层更靠近衬底，这样，制作过程中，首先制作源漏金属，接下来制作半导体层，最后制作栅金属层，源漏金属层和衬底之间的结构相对较少，如果源漏金属层存在残留，对于源漏金属层的修复对其他结构造成的影响相对较小，有助于提高显示基板的可修复性，从而提高产品的良品率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获取其他的附图。
图1是本发明一实施例中源漏金属层、半导体层和栅金属层的叠层示意图；
图2是本发明一实施例中源漏金属层的结构示意图；
图3是本发明一实施例中半导体层的结构示意图；
图4是本发明一实施例中栅金属层的结构示意图；
图5是本发明一实施例中显示基板的中间制程示意图；
图6是本发明一实施例中显示基板的又一中间制程示意图；
图7是本发明一实施例中显示基板的又一中间制程示意图；
图8是本发明一实施例中显示基板的又一中间制程示意图；
图9是本发明一实施例中显示基板的又一中间制程示意图；
图10是本发明又一实施例中显示基板的中间制程示意图；
图11是本发明又一实施例中显示基板的又一中间制程示意图；
图12是本发明又一实施例中显示基板的又一中间制程示意图；
图13是本发明又一实施例中显示基板的又一中间制程示意图；
图14是本发明又一实施例中显示基板的又一中间制程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获取的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种显示基板。
如图1、图9和图14所示，该显示基板包括衬底10、源漏金属层20、半导体层30和栅金属层40，其中，源漏金属层20形成于衬底10上。
如图2所示，源漏金属层20包括数据线图形201，且数据线图形201与半导体层30相连。
如图9和图14所示，半导体层30位于源漏金属层20远离衬底10的一侧，栅金属层40位于半导体层30远离衬底10的一侧。
本发明实施例通过将半导体层30设置于源漏金属层20远离衬底10的一侧，栅金属层40设置于半导体层30远离衬底10的一侧，也就是说，源漏金属层20更靠近衬底10，这样，制作过程中，首先在衬底10上制作源漏金属层20，接下来制作半导体层30，最后制作栅金属层40，源漏金属层20和衬底10之间的结构相对较少，如果源漏金属层20存在残留，对于源漏金属层20的修复对其他结构造成的影响相对较小，有助于提高显示基板的可修复性，从而提高产品的良品率。
在其中一些实施例中，源漏金属层20与衬底10直接接触，也就是说，直接将源漏金属层20制作在衬底10上，这样，如果需要对源漏金属层20的刻蚀残留进行修复，是在衬底10上进行的，这一修复过程不会对其他结构造成影响和损伤，可以使得产品的可修复性显著提高，有助于提高产品的良品率。
在其中一些实施例中，如图4所示，栅金属层40包括栅信号线401，栅信号线401在衬底10上的正投影和半导体层30在衬底10上的正投影存在交叠区域，如图2所示，源漏金属层20还包括光阻挡图形202，光阻挡图形202位于半导体层30和衬底10之间，光阻挡图形202在衬底10上的正投影覆盖交叠区域，光阻挡图形202与数据线图形201相分离。
本实施例中，栅信号线401在衬底10上的正投影和半导体层30在衬底10上的正投影存在交叠区域，如图3所示，该交叠区域对应的半导体层30可以理解为薄膜晶体管的有源层301，更为具体的，可以是有源层301的沟道区，有源层301的源区和漏区可以位于该交叠区域之外。半导体层30的其他部分可用理解为主要实现导电功能。该交叠区域对应的栅信号线401可以理解为薄膜晶体管的栅极，栅信号线401的其他部分可以理解主要实现信号的传输。
本实施例中进一步制作光阻挡图形202以实现对于光线的遮挡，避免光线直接照射到薄膜晶体管的有源层301，有助于提高薄膜晶体管的可靠性。本实施例中，光阻挡图形202位于源漏金属层20，也就是说，不需要单独的步骤制作光阻挡层，有助于节约工艺和制作成本。
在其中一些实施例中，显示基板包括第一绝缘层51和第二绝缘层52，第一绝缘层51位于半导体层30和源漏金属层20之间，第二绝缘层52位于半导体层30和栅金属层40之间，如图4所示，栅金属层40包括第一导电结构402，半导体层30通过第一导电结构402与源漏金属层20相连。
本实施例中，第一绝缘层51用于实现半导体层30和源漏金属层20之间的绝缘，第二绝缘层52用于实现半导体层30和栅信号线401之间的绝缘。
在其中一些实施例中，显示基板包括第一过孔，第一过孔贯穿第一绝缘层51、半导体层30和第二绝缘层52，第一导电结构402通过第一过孔与源漏金属层20远离衬底10的一侧表面相连。
本实施例中，如图3所示，半导体层30还包括第一导电图形302和第二导电图形303，第一导电图形302、有源层301和第二导电图形303依次连接，第一导电结构402与第一导电图形302相连，从而实现数据线和薄膜晶体管的连接。
在其中一些实施例中，第一导电结构402位于半导体层30远离衬底10的一侧的部分在衬底10上的正投影与所覆盖第一过孔在衬底10上的正投影，且第一导电结构402与半导体层30远离衬底10的一侧表面相接触。
本实施例中，第一导电结构402的一部分表面与半导体层30的上表面相接触，有助于提高第一导电结构402和半导体层30的接触面积，提高信号的传递效果。
在其中一些实施例中，显示基板还包括沿远离衬底10的方向依次层叠设置的公共电极层54、第三绝缘层和像素电极层60，如图4所示，栅金属层40还包括第二导电结构403，第二导电结构403与像素电极层60相连，且第二导电结构403与第二导电图形303相连。
本实施例中，像素电极层60通过第二导电结构403和半导体层30相连，以实现将数据线传输的数据信号通过薄膜晶体管传递至像素电极。
在其中一些实施例中，显示基板包括第二过孔，第二过孔贯穿半导体层30和第二绝缘层52，第二导电结构403通过第二过孔与像素电极层60相连，且第二导电结构403通过第二过孔与半导体层30相连。
与第一过孔类似的，本实施例中，第二过孔用于实现第二导电结构403与半导体层30和像素电极的连接，为了提高显示基板不同位置的均匀性，简化工艺步骤，本实施例中，第一过孔和第二过孔以基本相同的工艺图形化获得，相应的，第一导电结构402和第二导电结构403在垂直于衬底10的方向上的厚度基本相等，这里，基本相等指的是在忽略工艺误差等条件下，其尺寸相等。通过设置该第一导电结构402和第二导电结构403，能够实现数据线和半导体层30的连接以及半导体和像素电极之间的连接。
在其中一些实施例中，如图2所示，源漏金属层20还包括虚设电极图形203，虚设电极图形203与第二导电结构403相连，虚设电极图形203在衬底10上的正投影覆盖第二导电结构403靠近虚设电极图形203的一侧表面在衬底10上的正投影，虚设电极图形203与数据线图形201相分离。
本实施例中，该虚设电极图形203主要用于支撑第二导电结构403，应当理解的是，薄膜晶体管的依次通过第二导电图形303和第二导电结构403与像素电极层60相连，这样，该第二导电结构403并非用于实现导电功能，而主要用于对第二导电结构403起到支撑作用，通过设置该第二导电结构403，能够避免开设第二过孔时过刻，从而使得第二过孔的深度与第一过孔基本一致，进一步使得第一导电结构402和第二导电结构403与衬底10之间的距离基本一致，有助于提高显示基板不同位置结构厚度的均匀性。
如图5和图10所示，本实施例中，首先在衬底10上通过图形化工艺制作源漏金属层20；如图6和图11所示，接下来，制作覆盖源漏金属层20的第一绝缘层51；如图7和图12所示，接下来，依次制作半导体层30和第二绝缘层52，并在指定的位置开设第一过孔和第二过孔；如图8和图13所示，接下来制作栅金属层40；如图9和14所示，接下来制作平坦层53、公共电极层54、保护层55和像素电极层60等后续结构，这样，就完成了显示基板的制作。
本发明实施例提供了一种显示模组，包括以上任一项的显示基板。
由于本实施例的技术方案包括了上述显示基板实施例的全部技术方案，因此至少能够实现全部技术效果，此处不再赘述。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (7)
1.一种显示基板，其特征在于，包括衬底、源漏金属层、半导体层和栅金属层，所述源漏金属层形成于所述衬底上，所述源漏金属层包括数据线图形，且所述数据线图形与所述半导体层相连，所述半导体层位于所述源漏金属层远离所述衬底的一侧，所述栅金属层位于所述半导体层远离所述衬底的一侧；
所述显示基板包括第一绝缘层和第二绝缘层，所述第一绝缘层位于所述半导体层和所述源漏金属层之间，所述第二绝缘层位于所述半导体层和所述栅金属层之间，所述栅金属层包括第一导电结构，所述半导体层通过第一导电结构与所述源漏金属层相连；
所述显示基板包括第一过孔，所述第一过孔贯穿所述第一绝缘层、所述半导体层和所述第二绝缘层，所述第一导电结构通过所述第一过孔与所述源漏金属层远离所述衬底的一侧表面相连，所述半导体层包括第一导电图形和第二导电图形，所述半导体层还包括薄膜晶体管的有源层，所述第一导电图形、所述有源层和所述第二导电图形依次连接，所述第一导电结构与所述第一导电图形相连；
所述第一导电结构位于所述半导体层远离所述衬底的一侧的部分在所述衬底上的正投影与所覆盖所述第一过孔在所述衬底上的正投影，且所述第一导电结构与所述半导体层远离所述衬底的一侧表面相接触，所述第一导电结构与栅信号线相分离。
2.根据权利要求1所述的显示基板，其特征在于，所述源漏金属层与所述衬底直接接触。
3.根据权利要求1所述的显示基板，其特征在于，所述栅金属层包括栅信号线，所述栅信号线在所述衬底上的正投影和所述半导体层在所述衬底上的正投影存在交叠区域，所述源漏金属层还包括光阻挡图形，所述光阻挡图形位于所述半导体层和所述衬底之间，所述光阻挡图形在所述衬底上的正投影覆盖所述交叠区域，所述光阻挡图形与所述数据线图形相分离。
4.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括沿远离所述衬底的方向依次层叠设置的公共电极层、第三绝缘层和像素电极层，所述栅金属层还包括第二导电结构，所述第二导电结构与所述像素电极层相连，且所述第二导电结构与所述第二导电图形相连。
5.根据权利要求4所述的显示基板，其特征在于，所述显示基板包括第二过孔，所述第二过孔贯穿所述半导体层和所述第二绝缘层，所述第一导电结构通过所述第二过孔与所述像素电极层相连，且所述第一导电结构通过所述第二过孔与所述半导体层相连。
6.根据权利要求4或5所述的显示基板，其特征在于，所述源漏金属层还包括虚设电极图形，所述虚设电极图形与所述第二导电结构相连，所述虚设电极图形在所述衬底上的正投影覆盖所述第二导电结构靠近所述虚设电极图形的一侧表面在所述衬底上的正投影，所述虚设电极图形与所述数据线图形相分离。
7.一种显示模组，其特征在于，包括权利要求1至6中任一项所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110230986.1A CN112951851B (zh) | 2021-03-02 | 2021-03-02 | 一种显示基板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110230986.1A CN112951851B (zh) | 2021-03-02 | 2021-03-02 | 一种显示基板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951851A CN112951851A (zh) | 2021-06-11 |
| CN112951851B true CN112951851B (zh) | 2024-05-17 |
Family
ID=76247182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110230986.1A Active CN112951851B (zh) | 2021-03-02 | 2021-03-02 | 一种显示基板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951851B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181325A (ja) * | 1994-12-27 | 1996-07-12 | Sharp Corp | 半導体素子の製造方法および表示装置用基板の製造方法 |
| CN1828963A (zh) * | 2005-01-15 | 2006-09-06 | 三星Sdi株式会社 | 薄膜晶体管、其制备方法以及使用该晶体管的平板显示器 |
| CN105206570A (zh) * | 2015-10-27 | 2015-12-30 | 深圳市华星光电技术有限公司 | 一种显示面板及其制造方法 |
| CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
| CN111312731A (zh) * | 2020-02-28 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702744B (zh) * | 2016-04-05 | 2020-07-28 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示装置 |
-
2021
- 2021-03-02 CN CN202110230986.1A patent/CN112951851B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181325A (ja) * | 1994-12-27 | 1996-07-12 | Sharp Corp | 半導体素子の製造方法および表示装置用基板の製造方法 |
| CN1828963A (zh) * | 2005-01-15 | 2006-09-06 | 三星Sdi株式会社 | 薄膜晶体管、其制备方法以及使用该晶体管的平板显示器 |
| CN105206570A (zh) * | 2015-10-27 | 2015-12-30 | 深圳市华星光电技术有限公司 | 一种显示面板及其制造方法 |
| CN106981478A (zh) * | 2017-04-07 | 2017-07-25 | 京东方科技集团股份有限公司 | 顶栅型薄膜晶体管及其制作方法、阵列基板、显示面板 |
| CN111312731A (zh) * | 2020-02-28 | 2020-06-19 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951851A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101383705B1 (ko) | 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법 | |
| US6995048B2 (en) | Thin film transistor and active matrix type display unit production methods therefor | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| KR20080012768A (ko) | 표시장치 및 그 제조 방법 | |
| US8017423B2 (en) | Method for manufacturing a thin film structure | |
| US9153606B2 (en) | Method of manufacturing an array substrate | |
| CN111837240B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| KR20070055729A (ko) | 더미 게이트를 구비하는 반도체 소자의 구조 및 그 제조방법 | |
| CN106842751B (zh) | 阵列基板及其修复方法、显示装置 | |
| KR20140074479A (ko) | 표시 기판의 제조 방법 | |
| CN104218019A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| KR101059024B1 (ko) | 표시 장치 | |
| JP2006317726A (ja) | 断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置 | |
| CN113835557B (zh) | 显示面板及其制造方法 | |
| CN110197831B (zh) | 一种阵列基板及其制作方法和显示面板 | |
| US8420458B2 (en) | Semiconductor device and method of producing same | |
| US6436743B1 (en) | Method of preventing electrical shorts | |
| CN112951851B (zh) | 一种显示基板和显示装置 | |
| KR20120043404A (ko) | 표시장치 및 이의 제조방법 | |
| US10818798B2 (en) | Display panel, array substrate, thin film transistor and method for manufacturing the same | |
| KR20050050486A (ko) | 박막 트랜지스터, 이의 제조 방법 및 이를 사용하는 평판표시장치 | |
| JP2002176179A (ja) | 電気光学装置および電気光学装置の製造方法、並びに半導体装置 | |
| US20090272980A1 (en) | Thin film transistor array panel and manufacturing method of the same | |
| CN108400140B (zh) | 阵列基板及其制造方法 | |
| CN108598092B (zh) | 阵列基板制造方法及阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |