CN112925682B - 具有内建自测试逻辑的测试装置及方法 - Google Patents

具有内建自测试逻辑的测试装置及方法 Download PDF

Info

Publication number
CN112925682B
CN112925682B CN201911241938.1A CN201911241938A CN112925682B CN 112925682 B CN112925682 B CN 112925682B CN 201911241938 A CN201911241938 A CN 201911241938A CN 112925682 B CN112925682 B CN 112925682B
Authority
CN
China
Prior art keywords
access control
medium access
pseudo
test
control layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911241938.1A
Other languages
English (en)
Other versions
CN112925682A (zh
Inventor
王丹
范然然
朱肖
常仲元
刘新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Shanghai Co Ltd
Original Assignee
Montage Technology Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Shanghai Co Ltd filed Critical Montage Technology Shanghai Co Ltd
Priority to CN201911241938.1A priority Critical patent/CN112925682B/zh
Priority to US17/021,638 priority patent/US11255906B2/en
Publication of CN112925682A publication Critical patent/CN112925682A/zh
Application granted granted Critical
Publication of CN112925682B publication Critical patent/CN112925682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31708—Analysis of signal quality
    • G01R31/3171—BER [Bit Error Rate] test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Nonlinear Science (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本申请公开了一种具有内建自测试逻辑的测试装置及测试方法、通信设备，该装置包括设置于物理层和介质访问控制层之间的至少一个生成器和至少一个校验器，所述至少一个生成器被配置为产生协议模式以在所述物理层和所述介质访问控制层之间形成数据通路并在所述数据通路中生成不同的伪随机位序列模式；所述至少一个校验器被配置依据所述伪随机位序列模式测试所述物理层和/或所述介质访问控制层中的数据流以定位故障位置。

Description

具有内建自测试逻辑的测试装置及方法
技术领域
本发明一般涉及电子通信技术领域，特别涉及一种具有内建自测试逻辑的测试装置及测试方法。
背景技术
随着通信设备端口速率的提高，要求通信设备内物理层与介质访问控制层之间有非常高的信号传输速率。高速串行电信号在通信设备内经过一定的传输距离后，高频分量会产生衰减，信号传输速率越高，高频分量的衰减率越大。高频分量的减少会产生码间串扰，进而产生误码，影响数据准确性。目前的测试方法需要误码测试设备和额外的PCIe端点卡对通信设备中的数据进行测试，该测试方法需要依赖于第三方的端点卡。
发明内容
本发明的目的在于提供一种具有内建自测试逻辑的测试装置及方法，以定位物理层或介质访问控制层中的故障。
本申请公开了一种具有内建自测试逻辑的测试装置，包括设置于物理层和介质访问控制层之间的至少一个生成器和至少一个校验器，其中，
所述至少一个生成器被配置为产生协议模式以在所述物理层和所述介质访问控制层之间形成数据通路并在所述数据通路中生成不同的伪随机位序列模式；
所述至少一个校验器被配置依据所述伪随机位序列模式测试所述物理层和/或所述介质访问控制层中的数据流以定位故障位置。
在一个优选例中，每一个所述生成器包括协议模式生成器、伪随机位序列模式生成器和多路复用器，其中所述协议模式生成器和所述伪随机位序列模式生成器的输出连接至所述多路复用器。
在一个优选例中，每一个所述校验器包括协议模式校验器、伪随机位序列模式校验器和解复用器，其中所述解复用器的输出连接至所述协议模式校验器和所述伪随机位序列模式校验器。
在一个优选例中，还包括第一逻辑电路，所述第一逻辑电路的输入端连接所述物理层与所述生成器，所述第一逻辑电路的输出端连接所述介质访问控制层。
在一个优选例中，还包括第二逻辑电路，所述第二逻辑电路的输入端连接所述介质访问控制层与所述生成器，所述第二逻辑电路的输出端连接所述物理层。
在一个优选例中，所述至少一个校验器测试所述数据流的比特误码率。
在一个优选例中，所述物理层包括串行器和解串器，所述串行器被配置为将并行数据转化为串行数据，所述解串器被配置为串行数据转换为并行数据。
本申请还公开了一种具有内建自测试逻辑的测试方法，包括：
通过至少一个生成器中的任意一个生成协议模式以在物理层与介质访问控制层之间形成数据通路；
通过所述生成器在所述数据通路中生成伪随机位序列模式；
通过至少一个校验器中的每一个锁定所述伪随机位序列模式并测试所述物理层和/或所述介质访问控制层中的数据流；
根据所述至少一个校验器中的每一个测试的结果定位故障位置。
在一个优选例中，每一个所述生成器包括协议模式生成器、伪随机位序列模式生成器和多路复用器，其中所述协议模式生成器和所述伪随机位序列模式生成器的输出连接至所述多路复用器。
在一个优选例中，每一个所述校验器包括协议模式校验器、伪随机位序列模式校验器和解复用器，其中所述解复用器的输出连接至所述协议模式校验器和所述伪随机位序列模式校验器。
在一个优选例中，所述至少一个校验器测试所述数据流的比特误码率。
本申请还公开了一种通信设备，包括物理层、介质访问控制层、处理器及计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，所述计算机可执行指令被处理器执行时实现如前文描述的方法中的步骤。
相对于现有技术，本申请至少具有以下有益效果：
本申请的测试装置具有内建自测试逻辑，所述内建自测试逻辑是PCIe协议感知的，支持可配置的协议模式，完全覆盖重定时器的高速数据通路，不需要外部的端点测试卡或者测试仪器，对于自动化测试装置和实验调试友好。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例，其中除非另有说明，否则相同的附图标记在各个附图中指代相同的部分。
图1示出了本申请一实施例中测试装置的示意图。
图2示出了本申请一实施例中生成器的示意图。
图3示出了本申请一实施例中校验器的示意图。
图4示出了本申请另一实施例中测试装置的示意图。
图5示出了本申请一实施例中测试方法的流程的示意图。
图6示出了本申请一实施例中通信设备的示意图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼要并避免不必要地模糊相关描述。
在下面给出的描述中使用的术语旨在以其最广泛的合理方式解释，即使它与本申请的某些特定示例的详细描述一起使用。以下甚至可以强调某些术语，然而，任何旨在以任何受限制的方式解释的术语将在本详细描述部分中明确且具体地定义。
本申请一实施例中公开了一种具有内建自测试逻辑的测试装置，该测试装置的框图参考图1所示，该测试装置包括设置于物理层(PHY)110和介质访问控制层(MAC)120之间的至少一个生成器131,132和至少一个校验器141,142。其中，所述至少一个生成器131,132被配置为产生协议模式(protocol pattern)以在所述物理层110和所述介质访问控制层120之间形成数据通路(图中未示出)并在所述数据通路中生成不同的伪随机位序列模式(pseudo random bit sequence pattern)。所述至少一个校验器141,142被配置成依据所述伪随机位序列模式测试所述物理层110和/或所述介质访问控制层120中数据流以定位故障位置。
在一个优选例中，所述测试装置还包括第一逻辑电路151，所述第一逻辑电路151的输入端连接所述物理层110与所述生成器131，所述第一逻辑电路151的输出端连接所述介质访问控制层120。所述第一逻辑电路151实现介质访问控制层120与物理层110或生成器131之间选通。所述第一逻辑电路151在本实施例中并非必要的部件，在本申请其他实施例中，介质访问控制层120与物理层110和生成器131可直接相连接，不需要通过第一逻辑电路151作为连接接口。
在一个优选例中，所述测试装置还包括第二逻辑电路161，所述第二逻辑电路161的输入端连接所述介质访问控制层120与所述生成器132，所述第二逻辑电路161的输出端连接所述物理层110。所述第二逻辑电路161实现物理层110与介质访问控制层120或生成器132之间选通。所述第二逻辑电路161在本实施例中并非必要的部件，在本申请其他实施例中，物理层110与介质访问控制层120和生成器132可直接相连接，不需要通过第二逻辑电路161作为连接接口。
本实施例中任意一个或多个生成器和任意一个或多个校验器构成内建自测试(Build In Self Test，BIST)逻辑，通过第一逻辑电路和第二逻辑电路实现物理层、介质访问控制层和内建自测试逻辑之间的选通，实现测试装置在正常数据传输模式和测试模式之间的切换。所述内建自测试逻辑可以是协议感知的，优选地，是PCIe协议感知的。
在一个优选例中，所述物理层110包括串行器和解串器(图中未示出)，所述串行器被配置为将并行数据转化为串行数据，所述解串器被配置为串行数据转换为并行数据。例如，所述物理层110中包括SerDes以实现该串行器和解串器的功能。
图2中示出了本申请一实施例中的生成器的示意图，其中BIST生成器200可以例如是图1中的任一生成器131或132。每一个所述生成器200包括协议模式生成器210、伪随机位序列模式生成器220、多路复用器(MUX)230和生成器序列控制器240，其中所述协议模式生成器210和所述伪随机位序列模式生成器220的输出连接至所述多路复用器230。所述生成器序列控制器240用于在生成协议模式之前实现BIST生成器200内的寄存器配置，寄存器配置方法可通过任何已知的或将来可知的配置方式实现，在此不做赘述。
图3中示出了本申请一实施例中的校验器的示意图，其中BIST校验器300可以例如是图1中的任一校验器141或142。每一个所述校验器300包括协议模式校验器310、伪随机位序列模式校验器320、解复用器(DeMUX)330和校验器序列控制器340，其中所述解复用器330的输出连接至所述协议模式校验器310和所述伪随机位序列模式校验器320。所述校验器序列控制器340用于在生成协议模式之前实现BIST校验器300内的寄存器配置，寄存器配置方法可通过任何已知的或将来可知的配置方式实现，在此不做赘述。
需要说明的是，本实施例中的多路复用器MUX、解复用器DeMUX都是本领域技术人员熟知的现有技术，在此不做展开。
在一个优选例中，所述伪随机位序列模式为PRBS7、PRBS15、PRBS23或PRBS31中任意一种。本实施例中选择不同的伪随机位序列模式实现用户可定义的模式和错误注入。
在一个优选例中，所述至少一个校验器141,142测试所述物理层110和/或所述介质访问控制层120中数据流的比特误码率(bit error rate)，并将比特误码率输出，对每一校验器141，142的比特误码率进行分析，从而确定故障的位置。
具体的，当所述生成器生成协议模式时，所述校验器中的协议模式校验器可用于测试所述协议模式，从而在物理层与介质访问控制层之间形成数据通路，同时可以实现物理层与介质访问控制层的功能模式(function pattern)测试。当所述生成器生成伪随机位序列模式时，所述校验器中的伪随机位序列模式校验器根据伪随机位序列模式进行校验，测得相应的比特误码率。
在本申请的一实施例中所述校验器根据比特误码率实现测试，在本申请的其他实施例中，所述校验器还可以采用循环冗余(CRC)校验码实现测试。
本实施例中物理层和介质访问控制层之间形成测试环路，物理层分别作为介质访问控制层的发送端和接收端，介质访问控制层分别作为物理层的发送端和接收端，可以实现物理层和介质访问控制层的发送端和接收端故障定位。
本申请另一实施例中的测试装置参考图4所示。图4中示出了所述测试装置中包括物理层(PHY)410，420，介质访问控制层430。该测试装置包括设置于物理层410、420和介质访问控制层430之间的至少一个生成器441,442,443,444和至少一个校验器451,452,453,454。其中，所述至少一个生成器441,442,443,444被配置为产生协议模式(protocolpattern)以在所述物理层410,420和所述介质访问控制层430之间形成数据通路并在所述数据通路中生成不同的伪随机位序列模式(pseudo random bit sequence pattern)，其中，所述至少一个生成器441,442,443,444可以采用如图2中所示的生成器200，在此不做展开。所述至少一个校验器451,452,453,454被配置依据所述伪随机位序列模式测试所述物理层410,420和/或所述介质访问控制层430中数据流以定位故障位置，所述至少一个校验器451,452,453,454可以采用如图3中所示的校验器300，在此不做展开。
在一个优选例中，所述测试装置还包括第一逻辑电路461,462，所述第一逻辑电路461,462的输入端连接所述物理层410,420与所述生成器441,444，所述第一逻辑电路461,462的输出端连接所述介质访问控制层430。
在一个优选例中，所述测试装置还包括第二逻辑电路471,472，所述第二逻辑电路471,472的输入端连接所述介质访问控制层430与所述生成器442,443，所述第二逻辑电路471，472的输出端连接所述物理层410,420。
本申请的另一实施例中还公开了一种具有内建自测试逻辑的测试方法，该测试方法的流程图参考图5所示，该测试方法包括：
步骤S101，通过所述至少一个生成器中的任意一个生成协议模式以在所述物理层与所述介质访问控制层之间形成数据通路。
步骤S102，通过所述生成器在所述数据通路中生成伪随机位序列模式。
步骤S103，通过所述至少一个校验器中的每一个锁定所述伪随机位序列模式并测试所述物理层和/或所述介质访问控制层中数据流的比特误码率。
步骤S104，根据所述至少一个校验器中的每一个测得的比特误码率定位故障位置。
在一个优选例中，每一个所述生成器包括协议模式生成器、伪随机位序列模式生成器和多路复用器，其中所述协议模式生成器和所述伪随机位序列模式生成器的输出连接至所述多路复用器。
在一个优选例中，每一个所述校验器包括协议模式校验器、伪随机位序列模式校验器和解复用器，其中所述解复用器的输出连接至所述协议模式校验器和所述伪随机位序列模式校验器。
本申请中先在物理层与介质访问控制层之间生成协议模式进入正常数据传输模式，在所述物理层和介质访问控制层之间形成数据通路。之后在数据通路中生成不同的伪随机位序列模式进入校验模式，由至少一个校验器对数据通路中的数据流进行校验，例如测试数据流的比特误码率，分析每一个校验器测得的比特误码率确定物理层或介质访问控制层分别作为发射端或接收端时的故障位置。
本说明书的另一实施方式还提供一种通信设备，图6示出了本实施例中的通信设备的框图。所述通信设备包括物理层610,620、介质访问控制层630、处理器640、计算机可读存储介质650。其中，所述物理层610,620与介质访问控制层630之间设置BIST逻辑660,670，BIST逻辑660,670包括本说明书各实施例中的任意一个或多个生成器和/或任意一个或多个校验器，存储介质650存储有计算机可执行指令，该计算机可执行指令被处理器执行时实现本说明书的各方法实施方式，处理器与存储介质之间通过数据总线连接。
计算机可读存储介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括但不限于，相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读存储介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (12)

1.一种具有内建自测试逻辑的测试装置，包括多个生成器和多个校验器，所述多个生成器和所述多个校验器设置于两个物理层和介质访问控制层之间，其中，
所述多个生成器被配置为产生协议模式以在所述物理层和所述介质访问控制层之间形成数据通路并在所述数据通路中生成不同的伪随机位序列模式；
所述多个校验器被配置锁定所述伪随机位序列模式并依据所述伪随机位序列模式测试从对应的所述物理层或所述介质访问控制层中接收的数据流以定位故障位置，并且输出比特误码率；
其中，所述两个物理层分别作为所述介质访问控制层的输出端和输入端，所述介质访问控制层分别作为每个物理层的输出端和输入端，从而根据所述误码率分析定位故障位置。
2.如权利要求1所述的测试装置，其特征在于，每一个所述生成器包括协议模式生成器、伪随机位序列模式生成器和多路复用器，其中所述协议模式生成器和所述伪随机位序列模式生成器的输出连接至所述多路复用器。
3.如权利要求1所述的测试装置，其特征在于，每一个所述校验器包括协议模式校验器、伪随机位序列模式校验器和解复用器，其中所述解复用器的输出连接至所述协议模式校验器和所述伪随机位序列模式校验器。
4.如权利要求1所述的测试装置，其特征在于，所述测试装置还包括第一逻辑电路，所述第一逻辑电路的输入端连接所述物理层与所述生成器，所述第一逻辑电路的输出端连接所述介质访问控制层。
5.如权利要求1所述的测试装置，其特征在于，所述测试装置还包括第二逻辑电路，所述第二逻辑电路的输入端连接所述介质访问控制层与所述生成器，所述第二逻辑电路的输出端连接所述物理层。
6.如权利要求1所述的测试装置，其特征在于，所述多个校验器测试所述数据流的比特误码率。
7.如权利要求1所述的测试装置，其特征在于，所述物理层包括串行器和解串器，所述串行器被配置为将并行数据转化为串行数据，所述解串器被配置为串行数据转换为并行数据。
8.一种具有内建自测试逻辑的测试方法，包括：
通过多个生成器中的任意一个生成协议模式以在两个物理层与介质访问控制层之间形成数据通路；
通过所述生成器在所述数据通路中生成伪随机位序列模式；
通过多个校验器中的每一个锁定所述伪随机位序列模式并测试从对应的所述物理层或所述介质访问控制层中接收的数据流，并且输出比特误码率；
根据所述多个校验器中的每一个测试的结果定位故障位置，其中，所述两个物理层分别作为所述介质访问控制层的输出端和输入端，所述介质访问控制层分别作为每个物理层的输出端和输入端，从而根据所述误码率分析定位故障位置。
9.如权利要求8所述的测试方法，其特征在于，每一个所述生成器包括协议模式生成器、伪随机位序列模式生成器和多路复用器，其中所述协议模式生成器和所述伪随机位序列模式生成器的输出连接至所述多路复用器。
10.如权利要求8所述的测试方法，其特征在于，每一个所述校验器包括协议模式校验器、伪随机位序列模式校验器和解复用器，其中所述解复用器的输出连接至所述协议模式校验器和所述伪随机位序列模式校验器。
11.如权利要求8所述的测试方法，其特征在于，所述多个校验器测试所述数据流的比特误码率。
12.一种通信设备，其特征在于，包括两个物理层、介质访问控制层、具有内建自测试逻辑的测试装置、处理器及计算机可读存储介质，所述具有内建自测试逻辑的测试装置包括多个生成器和多个校验器，所述多个生成器和所述多个校验器设置于两个物理层和介质访问控制层之间，所述计算机可读存储介质存储有能够被所述处理器执行的计算机可执行指令，所述计算机可执行指令被所述处理器执行时实现如权利要求8至11中任意一项所述的方法中的步骤。
CN201911241938.1A 2019-12-06 2019-12-06 具有内建自测试逻辑的测试装置及方法 Active CN112925682B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911241938.1A CN112925682B (zh) 2019-12-06 2019-12-06 具有内建自测试逻辑的测试装置及方法
US17/021,638 US11255906B2 (en) 2019-12-06 2020-09-15 Test device and method with built-in self-test logic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911241938.1A CN112925682B (zh) 2019-12-06 2019-12-06 具有内建自测试逻辑的测试装置及方法

Publications (2)

Publication Number Publication Date
CN112925682A CN112925682A (zh) 2021-06-08
CN112925682B true CN112925682B (zh) 2024-02-02

Family

ID=76161624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911241938.1A Active CN112925682B (zh) 2019-12-06 2019-12-06 具有内建自测试逻辑的测试装置及方法

Country Status (2)

Country Link
US (1) US11255906B2 (zh)
CN (1) CN112925682B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443400B (zh) * 2022-04-11 2022-08-02 飞腾信息技术有限公司 信号测试方法、装置、片上***、电子设备及存储介质
DE102022125715A1 (de) * 2022-10-05 2024-04-11 Bayerische Motoren Werke Aktiengesellschaft Verfahren und Unterstützungseinrichtung zum Unterstützen einer Robustheitsoptimierung für ein Datenverarbeitungssystem und korrespondierendes CI-System
CN117871142B (zh) * 2024-03-12 2024-05-28 烟台信谊电器有限公司 一种卷绕机故障监控判断方法及***

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892337B1 (en) * 2001-08-22 2005-05-10 Cypress Semiconductor Corp. Circuit and method for testing physical layer functions of a communication network
CN102648471A (zh) * 2008-11-24 2012-08-22 塞尔蒂卡姆公司 用于基于硬件的安全的***和方法
CN102841828A (zh) * 2011-06-21 2012-12-26 西屋电气有限责任公司 逻辑电路中的故障检测和减轻
WO2013164663A1 (en) * 2012-05-02 2013-11-07 Freescale Semiconductor, Inc. System-on-chip, method of manufacture thereof and method of communicating diagnostic data
CN106030543A (zh) * 2014-03-28 2016-10-12 英特尔公司 干扰测试

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260167B1 (en) * 1999-02-23 2001-07-10 Advanced Micro Devices, Inc. Apparatus and method for deterministic receiver testing
US7127648B2 (en) * 2002-08-07 2006-10-24 Broadcom Corporation System and method for performing on-chip self-testing
US7093172B2 (en) * 2002-08-07 2006-08-15 Broadcom Corporation System and method for determining on-chip bit error rate (BER) in a communication system
US8095173B2 (en) * 2005-08-22 2012-01-10 Intel Corporation Wireless communication device with physical-layer reconfigurable processing engines
US7925021B2 (en) * 2006-01-06 2011-04-12 Fujitsu Limited Efficient handling of messages, data and keys in media access layers for network communications
US7698088B2 (en) * 2006-11-15 2010-04-13 Silicon Image, Inc. Interface test circuitry and methods
US7840865B2 (en) * 2007-03-23 2010-11-23 Mentor Graphics Corporation Built-in self-test of integrated circuits using selectable weighting of test patterns
US7738471B2 (en) * 2007-09-14 2010-06-15 Harris Corporation High speed packet processing in a wireless network
US8386867B2 (en) * 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure
US20150278138A1 (en) * 2014-03-28 2015-10-01 Mark N. Seidel Pseudorandom sequence synchronization
US10247773B2 (en) * 2016-07-01 2019-04-02 Intel Corporation Systems and methods for wireless device testing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892337B1 (en) * 2001-08-22 2005-05-10 Cypress Semiconductor Corp. Circuit and method for testing physical layer functions of a communication network
CN102648471A (zh) * 2008-11-24 2012-08-22 塞尔蒂卡姆公司 用于基于硬件的安全的***和方法
CN102841828A (zh) * 2011-06-21 2012-12-26 西屋电气有限责任公司 逻辑电路中的故障检测和减轻
WO2013164663A1 (en) * 2012-05-02 2013-11-07 Freescale Semiconductor, Inc. System-on-chip, method of manufacture thereof and method of communicating diagnostic data
CN106030543A (zh) * 2014-03-28 2016-10-12 英特尔公司 干扰测试

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PCI Express物理层的设计与实现;欧阳干;《中国优秀硕士学位论文全文数据库 信息科技辑》(第第05期期);第I137-46页 *

Also Published As

Publication number Publication date
US11255906B2 (en) 2022-02-22
US20210173005A1 (en) 2021-06-10
CN112925682A (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
KR101714630B1 (ko) 컴퓨터 메모리 테스트 구조
CN112925682B (zh) 具有内建自测试逻辑的测试装置及方法
JP4856429B2 (ja) バス検査のためのオンチップ回路
US7490278B2 (en) PCI express physical layer built-in self test architecture
Moreira et al. An engineer's guide to automated testing of high-speed interfaces
US7656181B2 (en) Apparatus and method for testing circuit characteristics by using eye mask
US7519891B2 (en) IO self test method and apparatus for memory
US8843794B2 (en) Method, system and apparatus for evaluation of input/output buffer circuitry
US20070214397A1 (en) Method for testing non-deterministic device data
US9229057B2 (en) Pattern synthesis apparatus and semiconductor test system having the same
KR20070086147A (ko) 가변 지연 장치, 사전결정된 지연을 생성하는 방법 및 온칩지터 주입을 위한 시스템
CN108600047B (zh) 串行传输芯片及serdes电路测试方法
US20160293272A1 (en) Method and apparatus for optimized memory test status detection and debug
TWI455489B (zh) 具嵌入式自測試與除錯特徵之並行碼核對器及高效率高速度輸入輸出之硬體
US10931487B2 (en) Chip failure detection method and device
US8234530B2 (en) Serial interface device built-in self test
US7401272B1 (en) Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
CN108155979B (zh) 一种检测设备
Bibin et al. Implementation of UART with BIST Technique in FPGA
SRILATHA et al. UART Realization with BIST Architecture in FPGA
CN117540673A (zh) 芯片验证方法、计算设备、***及存储介质
CN115877181A (zh) 基于i3c进行测试的集成电路以及测试方法
KR19980015128A (ko) 전전자 교환기의 온-라인 테스트 장치(apparatus for on line test in switch)
KR20000045376A (ko) 반도체 메모리 소자의 패리티 구현장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant