CN112908881B - 半导体结构参数获取、检测标准的获取及检测方法 - Google Patents

半导体结构参数获取、检测标准的获取及检测方法 Download PDF

Info

Publication number
CN112908881B
CN112908881B CN202110097233.8A CN202110097233A CN112908881B CN 112908881 B CN112908881 B CN 112908881B CN 202110097233 A CN202110097233 A CN 202110097233A CN 112908881 B CN112908881 B CN 112908881B
Authority
CN
China
Prior art keywords
capacitor
acquiring
supporting structure
semiconductor structure
height
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110097233.8A
Other languages
English (en)
Other versions
CN112908881A (zh
Inventor
刘欣然
王春阳
朱长立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110097233.8A priority Critical patent/CN112908881B/zh
Publication of CN112908881A publication Critical patent/CN112908881A/zh
Priority to PCT/CN2021/106484 priority patent/WO2022156162A1/zh
Priority to US17/504,587 priority patent/US20220238393A1/en
Application granted granted Critical
Publication of CN112908881B publication Critical patent/CN112908881B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例提供一种半导体结构参数获取、检测标准的获取及检测方法，其中，半导体结构参数获取方法，包括：获取半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔在电容支撑结构的厚度方向上贯穿电容支撑结构；去除部分高度的电容支撑结构；获取测试图形，测试图形为剩余电容支撑结构顶部暴露出的图形；在测试图形中，基于预设方向获取预设位置的电容孔之间的间距；本发明实施例旨在提供一种快速且准确监测出产品异常的方法。

Description

半导体结构参数获取、检测标准的获取及检测方法
技术领域
本发明涉及半导体制造领域，特别涉及一种半导体结构参数获取、检测标准的获取及检测方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)通过以电容结构中存储电荷的方式存储数据，形成的电容结构的深宽比越大，电容结构的电容越大，可存储的电荷越多。
由于工艺的进步，DRAM的特征尺寸越来越小，刻蚀具有高深宽比的电容结构的难度越来越大，在形成高深宽比电容结构的过程中会形成刻蚀缺陷，从而导致形成的部分电容结构失效，影响半导体器件的良率。
传统的量测工艺通常是对晶圆产品进行探针测试，难以及时发现产品问题，导致大量线上产品出现良率问题，如何快速且精确地监控出产品的异常，是当下亟待解决的问题。
发明内容
本发明实施例提供一种半导体结构参数获取、检测标准的获取及检测方法，旨在提供一种快速且准确监测出产品异常的方法。
为解决上述技术问题，本发明的实施例提供了一种半导体结构参数获取方法，包括：获取半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔在电容支撑结构的厚度方向上贯穿电容支撑结构；去除部分高度的电容支撑结构；获取测试图形，测试图形为剩余电容支撑结构顶部暴露出的图形；在测试图形中，基于预设方向获取预设位置的电容孔之间的间距。
与相关技术相比，通过去除部分高度的电容支撑结构，将半导体结构的顶部图形向下转移获取测试图形，并获取测试图形中电容孔的间距，从而快速获取产品刻蚀后的电容孔的参数。
另外，去除设置高度的电容支撑结构之前，还包括以下步骤：形成位于电容孔侧壁的保护层。通过在电容孔侧壁形成保护层，防止在向下转移电容支撑结构顶部图形的过程中，造成对电容孔的破坏。
另外，形成位于电容孔侧壁的保护层，包括以下步骤：形成覆盖电容支撑结构顶部表面，且覆盖电容孔侧壁的保护膜；去除位于电容支撑结构表面的保护膜，形成位于电容孔侧壁的保护层。
另外，基于预设方向获取预设位置的电容孔之间的间距，包括：在测试图形中，基于预设方向获取预设位置的电容孔的偏移距离，偏移距离用于表征电容孔的位置偏移量。通过电容孔的偏移距离作为测试数据，使获取的数据更具备准确性。
另外，基于预设方向获取预设位置的电容孔的偏移距离，包括以下步骤：在测试图形中确定测量区间，测量区间中包括M行*N列的电容孔，M和N为大于等于2的自然数；获取测量区间中相邻电容孔之间的间距；基于预设方向上，单列/行中多个间距中的最大值和最小值，获取偏移极差，偏移极差为间距中的最大值和最小值之差；获取偏移距离，偏移距离为多个偏移极差的平均值。
另外，在去除部分高度的电容支撑结构的过程中，包括：获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，尺寸变化量用于表征在去除部分高度的电容支撑结构的过程中，电容孔的尺寸变化的数值。
另外，获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，包括以下步骤：基于半导体结构中每个电容孔的尺寸，在去除部分高度的电容支撑结构的过程中，获取每个电容孔的尺寸变化的最大值；基于电容孔的尺寸变化的最大值，获取尺寸变化量，所述尺寸变化量为多个所述电容孔的尺寸变化的最大值的平均值。
本发明的实施例还提供了一种检测标准的获取方法，基于上述半导体结构参数获取方法，还包括：获取半导体结构对应产品的良率；获取良率下，半导体结构被去除的电容支撑结构的高度与预设位置的电容孔之间的间距的第一测试关系。
与相关技术相比，通过半导体结构的顶部图形向下转移获取测试图形，判断测试图形中电容孔的间距，并结合半导体结构对应批次的良率，获取对应的测试关系，后续可直接根据电容孔的间距获取半导体结构的良率，从而快速地监控出产品的异常。
另外，检测标准的获取方法还包括：获取不同良率的产品对应的半导体结构的第一测试关系；基于不同良率下的第一测试关系，建立被去除的电容支撑结构的高度、预设位置的电容孔之间的间距和良率的第二测试关系。
另外，采用预设位置的电容孔之间的间距作为偏移距离，偏移距离用于表征电容孔的位置偏移量。
另外，在去除部分高度的电容支撑结构的过程中，包括：获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，尺寸变化量用于表征在去除部分高度的电容支撑结构的过程中，电容孔的尺寸变化的数值；获取良率下，半导体结构被去除的电容支撑结构的高度与尺寸变化量的第三测试关系。通过在去除预设高度的电容支撑结构的过程中，不断获取电容支撑结构顶部暴露出的图形，以获取电容孔尺寸变化的尺寸变化量，从而尺寸变化与良率的第三测试关系，以准确评估刻蚀缺陷对良率的影响。
另外，获取不同良率的产品对应的半导体结构的第三测试关系；基于不同良率下的第三测试关系，建立被去除的电容支撑结构的高度、尺寸变化量和良率的第四测试关系。
本发明实施例还提供了一种检测方法，基于上述检测标准的获取方法，包括：获取半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔在电容支撑结构的厚度方向上贯穿电容支撑结构；获取设置高度，并去除设置高度的电容支撑结构；获取测试图形和偏移距离；基于预设良率，获取预设良率对应的第一测试关系；基于第一测试关系，获取去除设置高度的电容支撑结构下偏移距离的第一判断标准；基于偏移距离和第一判断标准，判断半导体结构的刻蚀状态是否为正常状态。
另外，检测方法还包括：获取不同良率的产品对应的半导体结构的第一测试关系；基于不同良率下的第一测试关系，建立被去除的电容支撑结构的高度、预设位置的电容孔之间的间距和良率的第二测试关系；基于第一测试关系，获取去除设置高度的电容支撑结构下偏移距离的第一判断标准，包括：基于预设良率范围，获取预设良率范围对应的第二测试关系；基于第二测试关系，获取去除设置高度的电容支撑结构下偏移距离的第二判断标准；基于偏移距离和第一判断标准，判断半导体结构的刻蚀状态是否为正常状态，包括：基于偏移距离和第二判断标准，判断半导体结构的刻蚀状态是否为正常状态。
另外，设置高度包括多个高度值，还包括：对多个高度值进行排序；基于从小到大的顺序，获取各个设置高度下半导体结构的刻蚀状态。
另外，获取偏移距离，包括以下步骤：在测试图形中确定测量区间，测量区间中包括M行*N列的电容孔，M和N为大于等于2的自然数；获取测量区间中相邻电容孔之间的间距；基于预设方向上，多个相邻电容孔之间的间距中的最大值和最小值，获取偏移极差；获取偏移距离，偏移距离为多个偏移极差的平均值。
另外，基于预设良率，获取预设良率对应的第三测试关系；去除设置高度的电容支撑结构的过程中，包括以下步骤：获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量；基于第三测试关系，获取去除设置高度的电容支撑结构下尺寸变化量的第三判断标准；基于尺寸变化量和第三判断标准，判断半导体结构的刻蚀状态是否为正常状态。
另外，获取不同良率的产品对应的半导体结构的第三测试关系；基于不同良率下的第三测试关系，建立被去除的电容支撑结构的高度、尺寸变化量和良率的第四测试关系；基于第三测试关系，获取去除设置高度的电容支撑结构下尺寸变化量的第三判断标准，包括：基于预设良率范围，获取预设良率范围对应的第四测试关系；基于第四测试关系，获取去除设置高度的电容支撑结构下尺寸变化量的第四判断标准；基于尺寸变化量和第三判断标准，判断半导体结构的刻蚀状态是否为正常状态，包括：基于尺寸变化量和第四判断标准，判断半导体结构的刻蚀状态是否为正常状态。
另外，获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，包括以下步骤：获取每个电容孔的尺寸变化的最大值；基于电容孔的尺寸变化的最大值，获取尺寸变化量。
另外，检测方法还包括：获取尺寸变化的最大值大于尺寸变化量的电容孔的所在位置。
相比于相关技术而言，基于前述方法中获取的测试关系，直接根据电容孔的间距获取半导体结构的良率，从而快速地监控出产品的异常。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，除非有特别申明，附图中的图不构成比例限制。
图1和图2为本发明一实施例提供的在理想情况下刻蚀后的半导体结构及顶部图形的结构示意图；
图3和图4为本发明一实施例提供的刻蚀后存在第一类刻蚀缺陷的半导体结构及虚线位置图形的结构示意图；
图5和图6为本发明一实施例提供的刻蚀后存在第二类刻蚀缺陷的半导体结构及虚线位置图形的结构示意图；
图7为本发明一实施例提供的半导体结构参数获取的流程示意图；
图8为本发明一实施例提供的确定测量区间的结构示意图；
图9为本发明一实施例提供的半导体结构参数获取方法的中的半导体结构示意图；
图10为本发明另一实施例提供的检测标准的获取方法的流程示意图；
图11和图12为本发明又一实施例进一步提供的检测方法的流程示意图。
具体实施方式
传统的量测工艺通常是对晶圆产品进行探针测试，难以及时发现产品问题，导致大量线上产品出现良率问题，如何快速且精确地监控出产品的异常，是当下亟待解决的问题。
为解决上述问题，本发明一实施例提供了一种半导体结构参数获取方法，包括：获取半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔在电容支撑结构的厚度方向上贯穿电容支撑结构；去除部分高度的电容支撑结构；获取测试图形，测试图形为剩余电容支撑结构顶部暴露出的图形；在测试图形中，基于预设方向获取预设位置的电容孔之间的间距。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本发明的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合，相互引用。
图1和图2为本发明一实施例提供的在理想情况下刻蚀后的半导体结构及顶部图形的结构示意图，图3和图4为本发明一实施例提供的刻蚀后存在第一类刻蚀缺陷的半导体结构及虚线位置图形的结构示意图，图5和图6为本发明一实施例提供的刻蚀后存在第二类刻蚀缺陷的半导体结构及虚线位置图形的结构示意图，下面结合图1～图6对本实施例的检测原理进行详细说明，具体如下：
参考图1，本实施例提供的半导体结构已完成刻蚀工艺形成电容孔，半导体结构包括：衬底101和位于衬底101上的电容支撑结构102，其中，衬底101中包括导电层111，导电层111用于电连接后续基于电容孔103形成的电容结构；电容支撑结构102包括依次在衬底101上堆叠形成的底部支撑层112、第一牺牲层122、中间支撑层132、第二牺牲层142和顶部支撑层152；电容支撑结构102中具有多个电容孔103，电容孔103在电容支撑结构102的厚度方向上贯穿电容支撑结构102。此时电容支撑结构102的顶部图形参考图2，每个电容孔103之间的距离相等，去除预设高度的电容支撑结构102的过程中，剩余电容支撑结构102的顶部图形的形貌不变。
参考图3，若刻蚀形成的电容支撑结构102存在第一类缺陷电容孔203，第一类缺陷电容孔203即部分第一牺牲层122和第二牺牲层132存在过刻蚀的缺陷，缺陷会影响后续形成的晶圆产品的良率，若将电容支撑结构102刻蚀至虚线处，此时剩余电容支撑结构102顶部图形参考图4，第一类缺陷电容孔203的尺寸大于电容孔103，通过在刻蚀部分高度的电容支撑结构102的过程中，检测电容孔103的尺寸变化，可以获取电容孔103的尺寸变化量，然后获取存在第一类缺陷电容孔203的半导体结构对应的晶圆产品的良率，进而获取第一类缺陷电容孔203的尺寸大小对于半导体结构对应的晶圆产品的良率大小的影响。
参考图5，若刻蚀形成的电容支撑结构102存在第二类缺陷电容孔303，第二类缺陷电容孔303即刻蚀后存在倾斜的电容孔103，第二类缺陷电容孔303会影响后续形成的电容结构与导电层111的接触面，从而影响后续形成的晶圆产品的良率，若将电容支撑结构102刻蚀至虚线处，此时剩余电容支撑结构102顶部图形参考图6，第二类缺陷电容孔303的位置会出现偏移，通过检测第二类缺陷电容孔303的偏移量，然后获取存在第二类缺陷电容孔303的半导体结构对应的晶圆产品的良率，进而获取第二类缺陷电容孔303的偏移大小对于半导体结构对应的晶圆产品的良率大小的影响。
此外，除了上述第一类缺陷电容孔203和第二类缺陷电容孔303，半导体结构中还存在有其他电容孔缺陷，都会影响半导体结构对应的晶圆产品的良率，此处不一一列举，但以下方法都可以用来测量上述第一类缺陷电容孔203和第二类缺陷电容孔303的相应参数，并解决以上提及的技术问题。
下面结合附图对本实施例提供的半导体结构参数获取方法进行详细说明。
参考图7，半导体结构参数获取方法，包括：
步骤401，获取半导体结构。
具体地，从生产线上获取已完成刻蚀工艺的半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔电容支撑结构的厚度方向上贯穿所述电容支撑结构。
步骤402，去除部分高度的电容支撑结构。
具体地，预设高度根据应用场景进行设定。本领域技术人员可以理解的是，预设高度设置的越大，可以更加全面的检测在去除电容支撑结构中电容孔的尺寸变化；在一个例子中，参考图1，可以只去除顶部支撑层152、也可以去除顶部支撑层152后再去除部分第二牺牲层142、也可以去除到中间支撑层132或第一牺牲层122。
另外，根据设置的预设高度的不同，去除电容支撑结构的厚度不同，此时第二类缺陷电容孔的偏移量会变大，即电容孔的偏移量与半导体结构对应的晶圆产品的良率的对应关系存在差异。
需要说明的是，预设高度可以是多个高度值，具体地，对多个预设高度由小到大进行排序，依次刻蚀至预设高度获取第二类缺陷电容孔的偏移量与半导体结构对应的晶圆产品的良率之间的关系，从而实现在一次刻蚀工艺中，获取不同预设高度下，第二类缺陷电容孔的偏移量与半导体结构对应的晶圆产品的良率之间的关系。
步骤403，获取测试图形。
具体地，获取测试图形，测试图形为剩余电容支撑结构顶部表露出的图形。测试图形用于体现剩余电容支撑结构中电容孔的位置，便于获取电容孔的尺寸变化量以及测量预设位置的电容孔之间的距离。
步骤404，获取预设位置的电容孔之间的间距。
具体地，在测试图形中，基于预设方向获取预设位置的电容孔之间的间距。
预设位置的电容孔之间的间距可以为相邻电容孔的间距、每三个电容孔之间的间距、每四个电容孔之间的间距等，或者指定位置的电容孔之间的间距；本实施例中采用相邻电容孔的间距作为预设位置的电容孔之间的间距。
在本实施例中，基于预设方向获取预设位置的电容孔之间的间距，包括：在测试图形中，基于预设方向获取预设位置的电容孔的偏移距离。
具体地，偏移距离用于表征电容孔的位置偏移量。
在本实施例中，基于预设方向获取预设位置的电容孔的偏移距离，包括以下步骤：
参考图8，在测试图形中确定测量区间201，测量区间201中包括M行*N列的电容孔103，M和N为大于等于2的自然数；获取测量区间201中相邻电容孔103之间的间距；基于预设方向上，单行/列中多个间距中的最大值和最小值，获取偏移极差，偏移极差为间距中的最大值和最小值之差；获取偏移距离，偏移距离为多个偏移极差的平均值。
需要说明的是，M和N可以是相同的自然数，即M＝N；M和N也可以是不相等的自然数，即M≠N；在本实施例中，图8以3行3列的电容孔作为测量区间201，箭头202指向预设方向；在预设方向上获取电容孔103之间的多个间距，基于获取的多个间距，获取单行/列中多个间距中的最大值和最小值，根据最大值和最小值的差，获取单行/列中的偏移极差，然后根据每列或者每行的偏移极差的平均值，获取偏移距离，偏移距离用于表征测量区间201中电容孔的位置偏移量；在其他实施例中，也可以采用M≠N的区间作为测量区间，本实施例并不构成对测量区间大小的限定。
在本实施例中，通过特征尺寸测量用扫描电子显微镜(Critical DimensionScanning Electron Microscope，CD-SEM)获取电容孔103之间的间距，通过特征尺寸测量用扫描电子显微镜可以准确且快速地获取电容孔103之间的间距。
需要说明的是，图8以行方向为预设方向，获取每一行的偏移极差从而获取测量区间201中的偏移距离；在其他实施例中，可以以列方向为预设方向，获取每一列的偏移极差从而获取测量区间中的偏移距离；还可以同时以列方向和行方向，获取每一列以及每一行的偏移极差从而获取测量区间中的偏移距离，采用行方向和列方向结合的方式，结合每行的偏移极差和每列的偏移极差，可以更全面的获取电容孔的偏移距离。
参考图9，在本实施例中，在执行步骤502之前，还包括：形成位于电容孔103侧壁的保护层510，通过在电容孔103侧壁形成保护层510，防止在向下转移电容支撑结构102顶部图形的过程中，造成对电容孔103的破坏；形成位于电容孔103侧壁的保护层510，包括以下步骤：
形成覆盖电容支撑结构顶部表面，且覆盖电容孔侧壁的保护膜(未图示)，去除位于电容支撑结构102表面的保护膜(未图示)，形成位于电容孔103侧壁的保护层510。
在一个例子中，保护层510的材料至少包括SiN、SiON和TiN中的一种，在本实施例中，保护层510的材料为SiN。
在本实施例中，在去除部分高度的电容支撑结构的过程中，包括：获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，尺寸变化量用于表征在去除部分高度的电容支撑结构的过程中，电容孔的尺寸变化的数值。
需要说明的是，尺寸变化量的获取方式包括定时获取和实时获取。采用定时获取的方式即在刻蚀到预设高度的过程中，获取多个剩余电容支撑结构顶部图形，然后根据多个剩余电容支撑结构顶部图形，获取每个电容孔的尺寸变化量；采用实时获取的方式即在刻蚀到预设高度的过程中，采用传感器实时获取剩余电容支撑结构顶部图形中电容孔的尺寸，直至刻蚀到预设高度，获取每个电容孔的尺寸变化量。
具体地，获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，包括以下步骤：基于半导体结构中每个电容孔的尺寸，在去除部分高度的电容支撑结构的过程中，获取每个电容孔的尺寸变化的最大值；基于电容孔的尺寸变化的最大值，获取尺寸变化量，尺寸变化量为多个电容孔的尺寸变化的最大值的平均值。
相对于相关技术而言，通过去除部分高度的电容支撑结构，将半导体结构的顶部图形向下转移获取测试图形，并获取测试图形中电容孔的间距，从而快速获取产品刻蚀后的电容孔的参数。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明另一实施例涉及一种检测标准的获取方法，基于上述半导体结构参数获取方法，还包括：获取半导体结构对应产品的良率，获取良率下，半导体结构被去除的电容支撑结构的高度与预设位置的电容孔之间的间距的第一测试关系。
图10为本实施例提供的检测标准的获取方法的流程示意图，以下将结合附图对本实施例提供的检测方法进行详细说明，与上述实施例相同或相应的部分，以下将不做详细赘述。
参考图10，检测标准的获取方法，包括：
步骤501，获取半导体结构。
具体地，从生产线上获取已完成刻蚀工艺的半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔电容支撑结构的厚度方向上贯穿所述电容支撑结构。
步骤502，去除部分高度的电容支撑结构。
具体地，预设高度根据应用场景进行设定。本领域技术人员可以理解的是，预设高度设置的越大，可以更加全面的检测在去除电容支撑结构中电容孔的尺寸变化；另外，根据设置的预设高度的不同，去除电容支撑结构的厚度不同，此时第二类缺陷电容孔的偏移量会变大，即电容孔的偏移量与半导体结构对应的晶圆产品的良率的对应关系存在差异。
步骤503，获取测试图形，获取预设位置的电容孔之间的间距。
具体地，获取测试图形，测试图形为剩余电容支撑结构顶部表露出的图形。测试图形用于体现剩余电容支撑结构中电容孔的位置，便于获取电容孔的尺寸变化量以及测量预设位置的电容孔之间的距离。
步骤504，获取第一测试关系。
具体地，首先，获取半导体结构对应产品的良率；然后，获取良率下，半导体结构被去除的电容支撑结构的高度与预设位置的电容孔之间的间距的第一测试关系。
在本实施例中，采用预设位置的电容孔之间的间距作为偏移距离，偏移距离用于表征电容孔的位置偏移量。即第一测试关系为，半导体结构对应产品的良率下，被去除的电容支撑结构的高度与偏移距离的关系。
此时，当半导体结构在去除部分电容支撑结构后，半导体结构电容孔的实际偏移距离不大于标准偏移距离，说明半导体结构对应的良率满足预设良率标准；当半导体结构在去除部分电容支撑结构后，半导体结构电容孔的实际偏移距离大于标准偏移距离，说明半导体结构对应的良率不满足预设良率标准。
步骤505，获取第二测试关系。
具体地，获取不同良率的产品对应的半导体结构的第一测试关系；基于不同良率下的第一测试关系，建立被去除的电容支撑结构的高度、预设位置的电容孔之间的间距和良率的第二测试关系。
在本实施例中，相比于第一测试关系，第二测试关系用于关联被去除的电容支撑结构的高度、偏移距离和良率，后续根据需求的良率范围和被去除的电容支撑结构的高度，获取偏移距离的范围，从而精确的判断半导体结构的刻蚀状态。
在本实施例中，在去除部分高度的电容支撑结构的过程中，包括：获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量，尺寸变化量用于表征在去除部分高度的电容支撑结构的过程中，电容孔的尺寸变化的数值，获取半导体结构对应产品的良率下，半导体结构被去除的电容支撑结构的高度与尺寸变化量的第三测试关系。
具体地，由于半导体结构是从生产线上获取已完成刻蚀工艺的半导体结构，获取半导体结构对应批次的产品的良率，并根据上述获取的半导体结构的尺寸变化量，从而获取第三测试关系，第三测试关系用于表征良率与尺寸变化量之间的关系，即根据预设良率标准和被去除的电容支撑结构的高度，获取电容空的标准尺寸变化量。
此时，当半导体结构在去除部分电容支撑结构后，半导体结构电容孔的实际尺寸变化的尺寸变化量不大于标准尺寸变化量，说明半导体结构对应的良率满足预设良率标准；当半导体结构在去除部分电容支撑结构后，半导体结构电容孔的实际尺寸变化的尺寸变化量大于标准尺寸变化量，说明半导体结构对应的良率不满足预设良率标准。
在本实施例中，还包括获取不同良率的产品对应的半导体结构的第三测试关系，基于不同预设良率标准下的第三测试关系，建立被去除的电容支撑结构的高度、尺寸变化量和良率的第四测试关系。
相比于第三测试关系，第四测试关系同于关联被去除的电容支撑结构的高度、尺寸变化量和良率，后续根据需求的良率范围和被去除的电容支撑结构的高度，获取尺寸变化量的范围，从而精确的判断半导体结构的刻蚀状态。
相对于相关技术而言，通过半导体结构的顶部图形向下转移获取测试图形，判断测试图形中电容孔的间距，并结合半导体结构对应批次的良率，获取对应的测试关系，后续可直接根据电容孔的间距获取半导体结构的良率，从而快速地监控出产品的异常。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
本发明又一实施例涉及一种检测方法，基于上述实施例提供的获取方法，包括：获取半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔在电容支撑结构的厚度方向上贯穿电容支撑结构；获取设置高度，并去除设置高度的电容支撑结构；获取测试图形和偏移距离；基于预设良率，获取预设良率对应的第一测试关系；基于第一测试关系，获取去除设置高度的电容支撑结构下偏移距离的第一判断标准；基于偏移距离和第一判断标准，判断半导体结构的刻蚀状态是否为正常状态。
图11和图12为本实施例进一步提供的检测方法的流程示意图，以下将结合附图对本实施例提供的检测方法进行详细说明，与上述实施例相同或相应的部分，以下将不做详细赘述。
参考图11，检测方法，包括：
步骤601，获取半导体结构。
具体地，获取半导体结构，半导体结构包括衬底，以及位于衬底上的电容支撑结构，电容支撑结构中具有多个电容孔，电容孔在电容支撑结构的厚度方向上贯穿电容支撑结构。
在本实施例中，半导体结构从完成刻蚀工艺的生产线上获取，直接从生产线上获取已完成刻蚀工艺的半导体结构，可以直观的检测完成刻蚀工艺的半导体结构的良率，从而快速地监控出产品的异常。
步骤602，获取设置高度，并去除设置高度的电容支撑结构。
设置高度根据应用场景进行设定。本领域技术人员可以理解的是，设置高度设置的越大，可以更加全面的检测在去除电容支撑结构中电容孔的尺寸变化；另外，根据设置的设置高度的不同，去除电容支撑结构的厚度不同，此时第二类缺陷电容孔的偏移量会变大，即电容孔的偏移量与半导体结构对应的晶圆产品的良率的对应关系存在差异。
步骤603，获取测试图形和偏移距离。
具体地，获取测试图形，测试图形为剩余电容支撑结构顶部表露出的图形。测试图形用于体现剩余电容支撑结构中电容孔的位置，便于获取电容孔的尺寸变化量以及测量预设位置的电容孔之间的距离。
在测试图形中，基于预设方向获取偏移距离，偏移距离用于表征电容孔的位置偏移量。
在本实施例中，基于预设方向获取偏移距离，包括以下步骤：
参考图8，在测试图形中确定测量区间201，测量区间201中包括M行*N列的电容孔103，M和N为大于等于2的自然数；获取测量区间201中相邻电容孔103之间的间距；基于预设方向上，单行/列中多个间距中的最大值和最小值，获取偏移极差，偏移极差为间距中的最大值和最小值之差；获取偏移距离，偏移距离为多个偏移极差的平均值。
图8以3行3列的电容孔作为测量区间201，箭头202指向预设方向；在预设方向上获取电容孔103之间的多个间距，基于获取的多个间距，获取单行/列中多个间距中的最大值和最小值，根据最大值和最小值的差，获取单行/列中的偏移极差，然后根据每列或者每行的偏移极差的平均值，获取偏移距离，偏移距离用于表征测量区间201中电容孔的位置偏移量。
步骤604，获取第一判断标准。
基于预设良率，获取预设良率对应的第一测试关系；基于第一测试关系，获取去除设置高度的电容支撑结构下偏移距离的第一判断标准。
具体地，预设良率即半导体结构对应的晶圆所需达到的良率，基于预设良率和设置高度，获取对应的偏移距离作为第一判断标准。
步骤605，判断半导体结构的刻蚀状态是否为正常状态。
基于偏移距离和第一判断标准，判断半导体结构的刻蚀状态是否为正常状态。
具体地，半导体结构的实际偏移距离是否处于第一判断标准的范围内，若半导体结构的实际偏移距离小于等于第一判断标准，半导体结构的刻蚀状态为正常状态；若半导体结构的实际偏移距离大于第一判断标准，半导体结构的刻蚀状态为异常状态。
在一个例子中，在步骤604之后，且执行步骤605之前，还包括：获取不同良率的产品对应的半导体结构的第一测试关系；基于不同良率下的第一测试关系，建立被去除的电容支撑结构的高度、预设位置的电容孔之间的间距和良率的第二测试关系。
基于第一测试关系，获取去除设置高度的电容支撑结构下偏移距离的第一判断标准，包括：基于预设良率范围，获取预设良率范围对应的第二测试关系；基于第二测试关系，获取去除设置高度的电容支撑结构下偏移距离的第二判断标准。
具体地，良率范围即根据实际应用，确认的处于正常工作状态的半导体结构的良率，根据设置高度，获取良率范围对应的偏移距离，将偏移距离的范围作为第二判断标准。
基于偏移距离和第一判断标准，判断半导体结构的刻蚀状态是否为正常状态，包括：基于偏移距离和第二判断标准，判断半导体结构的刻蚀状态是否为正常状态，即此时步骤605为根据第二判断标准，判断半导体结构的刻蚀状态是否为正常状态。
具体地，半导体结构的实际偏移距离是否处于第二判断标准的范围内，若半导体结构的实际偏移距离符合第二判断标准，半导体结构的刻蚀状态为正常状态；若半导体结构的实际偏移距离不满足第二判断标准，半导体结构的刻蚀状态为异常状态。
在本实施例中，在步骤605之后还包括步骤606，判断是否达到最大设置高度值。
具体地，设置高度包括多个高度值，对多个高度值进行排序，基于从小到大的顺序，获取各个设置高度下半导体结构的刻蚀状态，通过设置多个高度值，可以在一次刻蚀工艺中，获取不同设置高度下，电容孔的偏移量与良率之间的关系，从而更加全面的监测产品的是否出现异常。
在本实施例中，参考图12，还包括步骤607和步骤608，步骤607与步骤602同时执行。
步骤607，获取电容孔的尺寸变化量。
具体地，获取电容支撑结构顶部暴露出的图形中电容孔的尺寸变化量。
在一个例子中，获取每个电容孔的尺寸变化的最大值，基于电容孔的尺寸变化的最大值，获取尺寸变化量，尺寸变化量为多个电容孔的尺寸变化的最大值的平均值。
需要说明的是，尺寸变化量的获取方式包括定时获取和实时获取。采用定时获取的方式即在刻蚀到预设高度的过程中，获取多个剩余电容支撑结构顶部图形，然后根据多个剩余电容支撑结构顶部图形，获取每个电容孔的尺寸变化量；采用实时获取的方式即在刻蚀到预设高度的过程中，采用传感器实时获取剩余电容支撑结构顶部图形中电容孔的尺寸，直至刻蚀到预设高度，获取每个电容孔的尺寸变化量。
步骤608，获取第三判断标准。
具体地，基于预设良率，获取预设良率对应的第三测试关系；基于第三测试关系，获取去除设置高度的电容支撑结构下尺寸变化量的第三判断标准。
具体地，预设良率即半导体结构对应的晶圆所需达到的良率，基于预设良率和设置高度，获取对应的尺寸变化量作为第三判断标准。
此时，步骤605还包括：基于尺寸变化量和第三判断标准，判断半导体结构的刻蚀状态是否为正常状态。
具体地，半导体结构的实际尺寸变化量是否处于第三判断标准的范围内，若半导体结构的实际尺寸变化量小于等于第三判断标准，半导体结构的刻蚀状态为正常状态；若半导体结构的实际尺寸变化量大于第三判断标准，半导体结构的刻蚀状态为异常状态。
在一个例子中，在步骤608之后，且执行步骤605之前，还包括：获取不同良率的产品对应的半导体结构的第三测试关系；基于不同良率下的第三测试关系，建立被去除的电容支撑结构的高度、尺寸变化量和良率的第四测试关系。
基于第三测试关系，获取去除设置高度的电容支撑结构下尺寸变化量的第三判断标准，包括：基于预设良率范围，获取预设良率范围对应的第四测试关系；基于第四测试关系，获取去除设置高度的电容支撑结构下尺寸变化量和第四判断标准。
具体地，良率范围即根据实际应用，确认的处于正常工作状态的半导体结构的良率，获取良率范围对应的尺寸变化量，将尺寸变化量的范围作为第四判断标准。
基于偏移距离和第三判断标准，判断半导体结构的刻蚀状态是否为正常状态，包括：基于偏移距离和第四判断标准，判断半导体结构的刻蚀状态是否为正常状态。
具体地，半导体结构的实际尺寸变化量是否处于第四判断标准的范围内，若半导体结构的实际尺寸变化量符合第四判断标准，半导体结构的刻蚀状态为正常状态；若半导体结构的实际尺寸变化量不满足第四判断标准，半导体结构的刻蚀状态为异常状态。
需要说明的是，在本实施例中，还用于获取尺寸变化的最大值大于尺寸变化量的电容孔的所在位置。通过获取存在刻蚀误差较大的电容孔的位置，可以进一步评估执行刻蚀工艺的刻蚀腔室的状态，并快速地监控出产品的异常。
相比于相关技术而言，基于前述方法中获取的测试关系，直接根据电容孔的间距获取半导体结构的良率，从而快速地监控出产品的异常。
上面各种步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其流程的核心设计都在该专利的保护范围内。
由于上述实施例与本实施例相互对应，因此本实施例可与上述实施例互相配合实施。上述实施例中提到的相关技术细节在本实施例中依然有效，在上述实施例中所能达到的技术效果在本实施例中也同样可以实现，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (16)

1.一种半导体结构参数获取方法，其特征在于，包括：
获取半导体结构，所述半导体结构包括衬底，以及位于所述衬底上的电容支撑结构，所述电容支撑结构中具有多个电容孔，所述电容孔在所述电容支撑结构的厚度方向上贯穿所述电容支撑结构；
去除部分高度的所述电容支撑结构；
获取测试图形，所述测试图形为剩余所述电容支撑结构顶部暴露出的图形；
在所述测试图形中确定测量区间，并获取所述测量区间中预设位置的电容孔之间的间距，其中，所述测量区间中包括M行*N列的所述电容孔，M和N为大于等于2的自然数；
基于预设方向上，单行/列中多个所述间距中的最大值和最小值，获取所述预设位置的电容孔的偏移距离，其中，所述偏移距离为多个偏移极差的平均值，所述偏移极差为所述间距中的最大值和最小值之差。
2.根据权利要求1所述的半导体结构参数获取方法，其特征在于，所述去除部分高度的所述电容支撑结构之前，还包括以下步骤：
形成位于所述电容孔侧壁的保护层。
3.根据权利要求2所述的半导体结构参数获取方法，其特征在于，所述形成位于所述电容孔侧壁的保护层，包括以下步骤：
形成覆盖所述电容支撑结构顶部表面，且覆盖所述电容孔侧壁的保护膜；
去除位于所述电容支撑结构表面的保护膜，形成位于所述电容孔侧壁的保护层。
4.根据权利要求1所述的半导体结构参数获取方法，其特征在于，在所述去除部分高度的所述电容支撑结构的过程中，包括：获取所述电容支撑结构顶部暴露出的图形中所述电容孔的尺寸变化量，所述尺寸变化量用于表征在所述去除部分高度的所述电容支撑结构的过程中，电容孔的尺寸变化的数值。
5.根据权利要求4所述的半导体结构参数获取方法，其特征在于，所述获取所述电容支撑结构顶部暴露出的图形中所述电容孔的尺寸变化量，包括以下步骤：
基于所述半导体结构中每个电容孔的尺寸，在所述去除部分高度的所述电容支撑结构的过程中，获取每个电容孔的尺寸变化的最大值；
基于所述电容孔的尺寸变化的最大值，获取所述尺寸变化量，所述尺寸变化量为多个所述电容孔的尺寸变化的最大值的平均值。
6.一种检测标准的获取方法，基于权利要求1~5任一项所述的半导体结构参数获取方法，其特征在于，还包括：
获取半导体结构对应产品的良率；
获取所述良率下，所述半导体结构被去除的电容支撑结构的高度与偏移距离的第一测试关系。
7.根据权利要求6所述的检测标准的获取方法，其特征在于，还包括：
获取不同良率的产品对应的半导体结构的所述第一测试关系；
基于不同良率下的所述第一测试关系，建立所述被去除的电容支撑结构的高度、所述偏移距离和良率的第二测试关系。
8.根据权利要求6所述的检测标准的获取方法，其特征在于，在去除部分高度的电容支撑结构的过程中，包括：
获取所述电容支撑结构顶部暴露出的图形中所述电容孔的尺寸变化量，所述尺寸变化量用于表征在所述去除部分高度的所述电容支撑结构的过程中，电容孔的尺寸变化的数值；
获取所述良率下，所述半导体结构被去除的电容支撑结构的高度与所述尺寸变化量的第三测试关系。
9.根据权利要求8所述的检测标准的获取方法，其特征在于，包括：
获取不同良率的产品对应的半导体结构的所述第三测试关系；
基于不同良率下的所述第三测试关系，建立所述被去除的电容支撑结构的高度、所述尺寸变化量和良率的第四测试关系。
10.一种检测方法，基于权利要求6~9任一项所述的检测标准的获取方法，其特征在于，包括：
获取半导体结构，所述半导体结构包括衬底，以及位于所述衬底上的电容支撑结构，所述电容支撑结构中具有多个电容孔，所述电容孔在所述电容支撑结构的厚度方向上贯穿所述电容支撑结构；
获取设置高度，并去除所述设置高度的所述电容支撑结构；
获取测试图形和预设位置的电容孔的偏移距离；
基于预设良率，获取预设良率对应的第一测试关系；
基于所述第一测试关系，获取去除所述设置高度的所述电容支撑结构下偏移距离的第一判断标准；
基于所述预设位置的电容孔的偏移距离和所述第一判断标准，判断所述半导体结构的刻蚀状态是否为正常状态。
11.根据权利要求10所述的检测方法，其特征在于，还包括：获取不同良率的产品对应的半导体结构的所述第一测试关系；基于不同良率下的所述第一测试关系，建立所述被去除的电容支撑结构的高度、所述偏移距离和良率的第二测试关系；
基于所述第一测试关系，获取去除所述设置高度的所述电容支撑结构下所述偏移距离的第一判断标准，包括：
基于预设良率范围，获取预设良率范围对应的第二测试关系；
基于所述第二测试关系，获取去除所述设置高度的所述电容支撑结构下所述偏移距离的第二判断标准；
基于所述预设位置的电容孔的偏移距离和所述第一判断标准，判断所述半导体结构的刻蚀状态是否为正常状态，包括：
基于所述预设位置的电容孔的偏移距离和所述第二判断标准，判断所述半导体结构的刻蚀状态是否为正常状态。
12.根据权利要求10所述的检测方法，其特征在于，所述设置高度包括多个高度值，还包括：
对所述多个高度值进行排序；
基于从小到大的顺序，获取各个设置高度下所述半导体结构的刻蚀状态。
13.根据权利要求10所述的检测方法，其特征在于，包括：基于所述预设良率，获取所述预设良率对应的第三测试关系；
去除所述设置高度的所述电容支撑结构的过程中，包括以下步骤：
获取所述电容支撑结构顶部暴露出的图形中所述电容孔的尺寸变化量；
基于所述第三测试关系，获取去除所述设置高度的所述电容支撑结构下所述尺寸变化量的第三判断标准；
基于所述尺寸变化量和所述第三判断标准，判断所述半导体结构的刻蚀状态是否为正常状态。
14.根据权利要求13所述的检测方法，其特征在于，包括：获取不同良率的产品对应的半导体结构的所述第三测试关系；基于不同良率下的所述第三测试关系，建立所述被去除的电容支撑结构的高度、所述尺寸变化量和良率的第四测试关系；
基于所述第三测试关系，获取去除所述设置高度的所述电容支撑结构下所述尺寸变化量的第三判断标准，包括：
基于预设良率范围，获取预设良率范围对应的第四测试关系；
基于所述第四测试关系，获取去除所述设置高度的所述电容支撑结构下所述尺寸变化量的第四判断标准；
基于所述尺寸变化量和所述第三判断标准，判断所述半导体结构的刻蚀状态是否为正常状态，包括：
基于所述尺寸变化量和所述第四判断标准，判断所述半导体结构的刻蚀状态是否为正常状态。
15.根据权利要求13所述的检测方法，其特征在于，获取所述电容支撑结构顶部暴露出的图形中所述电容孔的尺寸变化量，包括以下步骤：
获取每个电容孔的尺寸变化的最大值；
基于所述电容孔的尺寸变化的最大值，获取所述尺寸变化量。
16.根据权利要求15所述的检测方法，还包括：获取所述尺寸变化的最大值大于所述尺寸变化量的电容孔的所在位置。
CN202110097233.8A 2021-01-25 2021-01-25 半导体结构参数获取、检测标准的获取及检测方法 Active CN112908881B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110097233.8A CN112908881B (zh) 2021-01-25 2021-01-25 半导体结构参数获取、检测标准的获取及检测方法
PCT/CN2021/106484 WO2022156162A1 (zh) 2021-01-25 2021-07-15 半导体结构参数获取、检测标准的获取及检测方法
US17/504,587 US20220238393A1 (en) 2021-01-25 2021-10-19 Method for obtaining parameters of semiconductor structure, method for obtaining detection standard and detection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110097233.8A CN112908881B (zh) 2021-01-25 2021-01-25 半导体结构参数获取、检测标准的获取及检测方法

Publications (2)

Publication Number Publication Date
CN112908881A CN112908881A (zh) 2021-06-04
CN112908881B true CN112908881B (zh) 2022-06-24

Family

ID=76119423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110097233.8A Active CN112908881B (zh) 2021-01-25 2021-01-25 半导体结构参数获取、检测标准的获取及检测方法

Country Status (2)

Country Link
CN (1) CN112908881B (zh)
WO (1) WO2022156162A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908881B (zh) * 2021-01-25 2022-06-24 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法
CN113594367B (zh) * 2021-07-30 2023-09-26 长鑫存储技术有限公司 一种电容孔形成的方法
CN114975153A (zh) * 2022-05-31 2022-08-30 长鑫存储技术有限公司 半导体结构缺陷监测方法、装置、计算机设备和存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162511A (ja) * 1994-10-07 1996-06-21 Hitachi Ltd 半導体基板の製造方法並びに被検査対象物上のパターンの欠陥検査方法及びその装置
US6226171B1 (en) * 1998-04-27 2001-05-01 Fujitsu Limited Power conducting substrates with high-yield integrated substrate capacitor
KR20080054049A (ko) * 2006-12-12 2008-06-17 동부일렉트로닉스 주식회사 트렌치 공정의 패턴 결함 제거 방법
CN101211805A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 检测接触孔蚀刻缺陷的方法
US7786436B1 (en) * 2006-12-22 2010-08-31 Dcg Systems, Inc. FIB based open via analysis and repair
KR101495323B1 (ko) * 2014-12-29 2015-02-24 아메스산업(주) 벤트홀을 이용한 플립칩 얼라인먼트 검사 장치 및 방법
CN107919295A (zh) * 2017-11-15 2018-04-17 上海华力微电子有限公司 一种检测接触孔底部钨栓缺失缺陷的方法
CN108987346A (zh) * 2017-06-02 2018-12-11 长鑫存储技术有限公司 半导体存储器及其制造方法
CN208589410U (zh) * 2018-06-01 2019-03-08 长鑫存储技术有限公司 电容孔的制备过程中的叠层结构层及电容孔结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000314710A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 回路パターンの検査方法及び検査装置
TWI269041B (en) * 2004-03-09 2006-12-21 Nanya Technology Corp A test key for detecting leakage current between deep trench capacitors
JP2011003642A (ja) * 2009-06-17 2011-01-06 Toshiba Corp 欠陥検査方法
CN103390569A (zh) * 2013-07-22 2013-11-13 华进半导体封装先导技术研发中心有限公司 一种高深宽比tsv形貌测量方法
US20150028204A1 (en) * 2013-07-25 2015-01-29 Kabushiki Kaisha Toshiba Inspection apparatus and inspection method
CN203850292U (zh) * 2014-05-15 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种用于监测金属层短路的测试结构
US10777471B2 (en) * 2018-08-31 2020-09-15 Imec Vzw Method of detecting manufacturing defects by thermal stimulation
CN112908881B (zh) * 2021-01-25 2022-06-24 长鑫存储技术有限公司 半导体结构参数获取、检测标准的获取及检测方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162511A (ja) * 1994-10-07 1996-06-21 Hitachi Ltd 半導体基板の製造方法並びに被検査対象物上のパターンの欠陥検査方法及びその装置
US6226171B1 (en) * 1998-04-27 2001-05-01 Fujitsu Limited Power conducting substrates with high-yield integrated substrate capacitor
KR20080054049A (ko) * 2006-12-12 2008-06-17 동부일렉트로닉스 주식회사 트렌치 공정의 패턴 결함 제거 방법
US7786436B1 (en) * 2006-12-22 2010-08-31 Dcg Systems, Inc. FIB based open via analysis and repair
CN101211805A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 检测接触孔蚀刻缺陷的方法
KR101495323B1 (ko) * 2014-12-29 2015-02-24 아메스산업(주) 벤트홀을 이용한 플립칩 얼라인먼트 검사 장치 및 방법
CN108987346A (zh) * 2017-06-02 2018-12-11 长鑫存储技术有限公司 半导体存储器及其制造方法
CN107919295A (zh) * 2017-11-15 2018-04-17 上海华力微电子有限公司 一种检测接触孔底部钨栓缺失缺陷的方法
CN208589410U (zh) * 2018-06-01 2019-03-08 长鑫存储技术有限公司 电容孔的制备过程中的叠层结构层及电容孔结构

Also Published As

Publication number Publication date
CN112908881A (zh) 2021-06-04
WO2022156162A1 (zh) 2022-07-28

Similar Documents

Publication Publication Date Title
CN112908881B (zh) 半导体结构参数获取、检测标准的获取及检测方法
US8865482B2 (en) Method of detecting the circular uniformity of the semiconductor circular contact holes
US6140140A (en) Method for detecting process sensitivity to integrated circuit layout by compound processing
US8193491B2 (en) Structure and method for determining a defect in integrated circuit manufacturing process
US6452678B2 (en) Reflectance method for evaluating the surface characteristics of opaque materials
US5825498A (en) Ultraviolet light reflectance method for evaluating the surface characteristics of opaque materials
US20140064596A1 (en) Descriptor guided fast marching method for analyzing images and systems using the same
CN112086373A (zh) 晶圆缺陷检测方法
US20050152594A1 (en) Method and system for monitoring IC process
CN112902870B (zh) 蚀刻机台的刻蚀缺陷的检测方法
US20090166619A1 (en) Test pattern of semiconductor device and manufacturing method thereof
WO2012132273A1 (ja) 外観検査方法およびその装置
US20220238393A1 (en) Method for obtaining parameters of semiconductor structure, method for obtaining detection standard and detection method
CN101026114A (zh) 开口内底部薄膜剩余厚度的判别方法
US6589860B1 (en) System and method for calibrating electron beam defect inspection tool
CN113161322B (zh) 电性测试结构
US7576357B1 (en) System for characterization of low-k dielectric material damage
KR102446956B1 (ko) 카메라의 영상 노이즈 검출 방법
EP1048956A2 (en) Method and apparatus for analizing a semiconductor wafer manufacturing process
US6642150B1 (en) Method for testing for blind hole formed in wafer layer
CN113644053B (zh) 一种导电薄膜连续性的测试结构及方法
JP3248506B2 (ja) 半導体装置及びそのコンタクト抵抗検査方法
WO2022134563A1 (zh) 制程监测方法及制程监测***
CN118156169A (zh) 半导体金属层关键尺寸的量测方法、***、设备及介质
US6661007B1 (en) Method of diagnosing magnification, linearity and stability of scanning electron microscope

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant