CN112889104A - 像素及包括像素的显示装置 - Google Patents

像素及包括像素的显示装置 Download PDF

Info

Publication number
CN112889104A
CN112889104A CN201980067085.6A CN201980067085A CN112889104A CN 112889104 A CN112889104 A CN 112889104A CN 201980067085 A CN201980067085 A CN 201980067085A CN 112889104 A CN112889104 A CN 112889104A
Authority
CN
China
Prior art keywords
data
pixel
electrode
light emitting
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980067085.6A
Other languages
English (en)
Inventor
郭珍午
吴元植
宋根圭
赵诚赞
赵显敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112889104A publication Critical patent/CN112889104A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

根据本公开的实施方式的像素可包括：第一子发射区域和第二子发射区域，由堤部围绕；第一光源单元，设置在第一子发射区域中，并且包括连接在第二电源和至少一个第一***电极之间的至少一个第一发光元件；第二光源单元，设置在第二子发射区域中，并且包括连接在第二电源和至少一个第二***电极之间的至少一个第二发光元件；第一驱动电路，连接在第一电源和第一***电极之间，并且配置为响应于第一数据信号而向第一光源单元供应第一驱动电流；以及第二驱动电路，连接在第一电源和第二***电极之间，并且配置为响应于第二数据信号而向第二光源单元供应第二驱动电流。

Description

像素及包括像素的显示装置
技术领域
本公开的各种实施方式涉及像素及包括像素的显示装置。
背景技术
近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造显示装置的技术。例如，已经开发了制造具有在纳米级到微米级的范围内的小尺寸的多个超小型发光元件并使用该超小型发光元件形成每个像素的光源的技术。
发明内容
技术问题
本公开的各种实施方式涉及包括多个发光元件的像素以及包括该像素的显示装置。
技术解决方案
根据本公开的实施方式的像素可包括：第一子发射区域和第二子发射区域，由堤部整体地围绕；第一光源单元，设置在第一子发射区域中，并且包括连接在第二电源和至少一个第一***电极之间的至少一个第一发光元件；第二光源单元，设置在第二子发射区域中，并且包括连接在第二电源和与第一***电极分离的至少一个第二***电极之间的至少一个第二发光元件；第一驱动电路，连接在第一电源和第一***电极之间，并且配置为响应于供应至第一数据线的第一数据信号而向第一光源单元供应第一驱动电流；以及第二驱动电路，连接在第一电源和第二***电极之间，并且配置为响应于供应至第二数据线的第二数据信号而向第二光源单元供应第二驱动电流。
在实施方式中，第一数据信号可以是通过将第一伽马值应用于每个像素数据而获得的数据信号，并且第二数据信号可以是通过将第二伽马值应用于每个像素数据而获得的数据信号。
在实施方式中，第一驱动电路可包括：第一驱动晶体管，连接在第一电源和第一***电极之间，并且包括连接到第一节点的栅电极；第一开关晶体管，连接在第一驱动晶体管的一个电极和第一数据线之间，并且包括连接到扫描线的栅电极；以及第一电容器，连接在第一电源和第一节点之间。
在实施方式中，第二驱动电路可包括：第二驱动晶体管，连接在第一电源和第二***电极之间，并且包括连接到第二节点的栅电极；第二开关晶体管，连接在第二驱动晶体管的一个电极和第二数据线之间，并且包括连接到扫描线的栅电极；以及第二电容器，连接在第一电源和第二节点之间。
在实施方式中，第一子发射区域的表面面积和第二子发射区域的表面面积可彼此相同，并且第一***电极的数量和第二***电极的数量可彼此相同，且第一***电极的尺寸和第二***电极的尺寸可彼此相同。
在实施方式中，第一子发射区域的表面面积和第二子发射区域的表面面积可彼此不同，并且第一***电极的数量和第二***电极的数量可彼此不同，且第一***电极的尺寸和第二***电极的尺寸可彼此不同。
在实施方式中，像素还可包括在第一数据线和第二数据线之间以一个方向连接的二极管。
在实施方式中，第一数据信号和第二数据信号可具有不同的电压电平。
根据本公开的实施方式的显示装置可包括：时序控制器，配置为响应于输入图像数据而输出帧数据；数据驱动器，配置为响应于帧数据而针对每个像素生成至少一个数据信号，并将该数据信号输出到数据线；以及多个像素，各自连接到至少一条数据线，并且配置为以与供应到至少一条数据线的每个数据信号对应的亮度发射光。每个像素可包括：第一子发射区域和第二子发射区域，由堤部整体地围绕；第一光源单元，设置在第一子发射区域中，并且包括连接在第二电源和至少一个第一***电极之间的至少一个第一发光元件；第二光源单元，设置在第二子发射区域中，并且包括连接在第二电源和与第一***电极分离的至少一个第二***电极之间的至少一个第二发光元件；第一驱动电路，连接在第一电源和第一***电极之间，并且配置为响应于供应至第一数据线的第一数据信号而向第一光源单元供应第一驱动电流；以及第二驱动电路，连接在第一电源和第二***电极之间，并且配置为响应于供应至第二数据线的第二数据信号而向第二光源单元供应第二驱动电流。
在实施方式中，每个像素可通过第一数据线和第二数据线连接到数据驱动器的两个不同的通道。
在实施方式中，时序控制器可包括：伽马存储器，配置为针对每个像素存储彼此不同的第一伽马值和第二伽马值；以及数据转换器，配置为通过将第一伽马值和第二伽马值分别应用于与每个像素对应的像素数据来生成第一转换数据和第二转换数据。
在实施方式中，数据驱动器可响应于第一转换数据和第二转换数据而分别生成第一数据信号和第二数据信号，并且将第一数据信号和第二数据信号分别输出至第一数据线和第二数据线。
在实施方式中，数据驱动器可通过将第一伽马值和第二伽马值分别应用于与每个像素对应的像素数据而生成第一数据信号和第二数据信号，并且将第一数据信号和第二数据信号分别输出到第一数据线和第二数据线。
在实施方式中，每个像素还可包括在第一数据线与第二数据线之间以一个方向连接的二极管。
在实施方式中，每个像素可通过第一数据线和第二数据线中的任一条连接到数据驱动器的每个通道。
在实施方式中，第一数据线可被供应通过将第一伽马值应用于与每个像素对应的像素数据而获得的第一数据信号。第二数据线可被供应通过将第二伽马值应用于与每个像素对应的像素数据而获得的第二数据信号。
在实施方式中，第一驱动电路可包括：第一驱动晶体管，连接在第一电源和第一***电极之间，并且包括连接到第一节点的栅电极；第一开关晶体管，连接在第一驱动晶体管的一个电极和第一数据线之间，并且包括连接到扫描线的栅电极；以及第一电容器，连接在第一电源和第一节点之间。
在实施方式中，第二驱动电路可包括：第二驱动晶体管，连接在第一电源和第二***电极之间，并且包括连接到第二节点的栅电极；第二开关晶体管，连接在第二数据线和第二驱动晶体管的一个电极之间，并且包括连接到扫描线的栅电极；以及第二电容器，连接在第一电源和第二节点之间。
在实施方式中，第一子发射区域的表面面积和第二子发射区域的表面面积可彼此相同，并且第一***电极的数量和第二***电极的数量可彼此相同，且第一***电极的尺寸和第二***电极的尺寸可彼此相同。
在实施方式中，第一子发射区域的表面面积和第二子发射区域的表面面积可彼此不同，并且第一***电极的数量和第二***电极的数量可彼此不同，且第一***电极的尺寸和第二***电极的尺寸可彼此不同。
有益效果
根据本公开的各种实施方式，可增强包括多个发光元件的像素和包括该像素的显示装置的低灰度级表达能力。
附图说明
图1a和图1b示出了根据本公开的实施方式的发光元件。
图2a和图2b示出了根据本公开的实施方式的发光元件。
图3a和图3b示出了根据本公开的实施方式的发光元件。
图4示出了根据本公开的实施方式的显示装置。
图5示出了根据本公开的实施方式的像素。
图6示出了驱动图5中所示的像素的方法的实施方式。
图7示出了图5中所示的像素的光源单元的实施方式。
图8示出了与图7的线I-I’对应的截面的实施方式。
图9示出了根据本公开的实施方式的像素。
图10示出了图9中所示的像素的光源单元的实施方式。
图11示出了根据本公开的实施方式的时序控制器。
图12示出了图11中所示的伽马存储器的实施方式。
图13示出了根据本公开的实施方式的数据驱动器。
图14和图15各自示出了根据本公开的实施方式的伽马设置方法。
图16示出了根据本公开的实施方式的显示装置。
图17示出了根据本公开的实施方式的数据驱动器。
图18示出了根据本公开的实施方式的显示装置。
图19示出了根据本公开的实施方式的像素。
图20示出了图19的二极管的实施方式。
图21示出了根据本公开的实施方式的数据驱动器。
图22示出了根据本公开的实施方式的伽马设置方法。
具体实施方式
现在将详细参考本公开的各种实施方式，在附图中示出并在下面描述其具体示例，因为本公开的实施方式可以以许多不同的形式进行各种修改。然而，本公开不限于以下实施方式，并且可修改成各种形式。
为了清楚地解释本公开，可省略附图中的与本公开的特征不直接相关的一些元件。此外，附图中的一些元件的尺寸、比率等可能被稍微夸大。应当注意，在全部附图中，相同的附图标记用于表示(或指示)相同或相似的元件，并且将省略重复的解释。
应当理解，尽管本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。还应当理解，当在本说明书中使用术语“包括(comprise)”、“包括(include)”、“具有(have)”等时，指定所陈述的特征、整体、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。此外，当第一组件或部件设置在第二组件或部件上时，第一组件或部件不仅可以直接在第二组件或部件上，而且第三组件或部件还可以介于它们之间。此外，当第一组件或部件连接或连接到第二组件或部件时，第一组件或部件不仅可以直接连接或连接到第二组件或部件，而且第三组件或部件还可以连接或连接在第一组件或部件与第二组件或部件之间。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可容易地实践本公开。此外，单数形式可包括复数形式，只要其在句子中没有具体提及即可。
图1a、图1b、图2a、图2b、图3a和图3b示出了根据本公开的实施方式的各发光元件LD。详细地，图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开的不同实施方式的发光元件LD的立体图和截面图。尽管图1a至图3b示出了每个发光元件LD是圆柱形杆式发光二极管，但是根据本公开的发光元件LD的种类和/或形状不限于此。
参考图1a和图1b，根据本公开的实施方式的发光元件LD(例如，发光二极管)可包括第一导电型半导体层11、第二导电型半导体层13以及插置在第一导电型半导体层11与第二导电型半导体层13之间的有源层12。例如，发光元件LD可由通过依次堆叠第一导电型半导体层11、有源层12和第二导电型半导体层13而形成的堆叠体配置成。
在实施方式中，发光元件LD可以以在一个方向上延伸的杆的形式提供。如果发光元件LD延伸的方向被定义为纵向方向L，则发光元件LD可包括在纵向方向L上的第一端和第二端。
在实施方式中，第一导电型半导体层11和第二导电型半导体层13中的一个可设置在发光元件LD的第一端上，并且第一导电型半导体层11和第二导电型半导体层13中的另一个可设置在发光元件LD的第二端上。
在实施方式中，发光元件LD可以是以杆的形式制造的杆式发光二极管。在本说明书中，术语“杆式形状”包括杆状形状或棒状形状(即，以具有大于1的纵横比)，诸如，在纵向方向上延伸的圆柱形形状或棱柱形形状，并且其截面形状不限于特定形状。例如，发光元件LD的长度L可大于其直径D(或其截面的宽度)。
在实施方式中，发光元件LD可具有在纳米级到微米级的范围内的小尺寸，例如，与从纳米级到微米级的范围对应的直径D和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可依据采用使用发光元件LD的发光装置作为光源的各种装置(例如，像素)的设计条件以各种方式改变。
第一导电型半导体层11可包括例如至少一个n型半导体层。比如，第一导电型半导体层11可包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种半导体材料，并且掺杂有第一导电掺杂剂，诸如，Si、Ge或Sn。然而，用于形成第一导电型半导体层11的材料不限于此，并且第一导电型半导体层11可由各种其它材料形成。
有源层12可设置在第一导电型半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中，可在有源层12上方和/或下方形成掺杂有导电掺杂剂的包层(未示出)。例如，包层可由AlGaN层或InAlGaN层形成。在实施方式中，可使用诸如AlGaN或AIInGaN的材料来形成有源层12，或者可使用各种其它材料来形成有源层12。
如果将具有预定电压或更高电压的电场施加到发光元件LD的相对端，则发光元件LD通过有源层12中的电子-空穴对的结合来发射光。由于可基于前述原理来控制发光元件LD的光发射，因此发光元件LD可用作各种发光装置(包括显示装置的像素)的光源。
第二导电型半导体层13可设置在有源层12上并且包括与第一导电型半导体层11的类型不同的类型的半导体层。例如，第二导电型半导体层13可包括至少一个p型半导体层。比如，第二导电型半导体层13可包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任一种半导体材料，并且掺杂有第二导电掺杂剂，诸如，Mg。然而，用于形成第二导电型半导体层13的材料不限于此，并且第二导电型半导体层13可由各种其它材料形成。
在实施方式中，发光元件LD还可包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可在发光元件LD的表面上形成为至少围绕有源层12的外周表面，并且还可围绕第一导电型半导体层11和第二导电型半导体层13中的每个的一个区域。这里，绝缘膜INF可允许具有不同极性的发光元件LD的相对端暴露于外部。例如，绝缘膜INF可暴露设置在发光元件LD的纵向方向L上的相应的相对端上的第一导电型半导体层11和第二导电型半导体层13中的每个的一端，例如，可暴露圆柱体的两个基础侧(顶表面和底表面)，而不是覆盖这些基础侧。
在实施方式中，绝缘膜INF可包括SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料，但其不限于此。换言之，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可由已知的各种绝缘材料形成。
在实施方式中，发光元件LD还可包括另外的其它组件以及第一导电型半导体层11、有源层12、第二导电型半导体层13和/或绝缘膜INF。例如，发光元件LD还可包括设置在第一导电型半导体层11、有源层12和/或第二导电型半导体层13的一端上的至少一个荧光层、至少一个有源层、至少一个半导体层和/或至少一个电极层。
例如，如图2a和图2b中所示，发光元件LD还可包括设置在第二导电型半导体层13的一端上的至少一个电极层14。在实施方式中，如图3a和图3b中所示，发光元件LD还可包括设置在第一导电型半导体层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但其不限于此。此外，电极层14和15中的每个可包括金属或金属氧化物。例如，Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO及其氧化物或合金可被单独使用或组合使用。在实施方式中，电极层14和15可以是基本上透明的或半透明的。由此，从发光元件LD产生的光可通过电极层14和15发射到外部。
在实施方式中，绝缘膜INF可至少部分地围绕电极层14和15的外周表面，或者可不围绕外周表面。换言之，绝缘膜INF可选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可形成为暴露具有不同极性的发光元件LD的相对端，例如，可暴露电极层14和15中的每个的至少一区域。可替代地，在实施方式中，可不设置绝缘膜INF。
如果绝缘膜INF设置在发光元件LD的表面上，特别是设置在有源层12的表面上，则可防止有源层12与未示出的至少一个电极(例如，连接至发光元件LD的相对端的接触电极中的至少一个接触电极)等短路。因此，可确保发光元件LD的电稳定性。
此外，由于形成在发光元件LD的表面上的绝缘膜INF，可最小化发光元件LD的表面上的缺陷的发生，由此可提高发光元件LD的寿命和效率。此外，如果绝缘膜INF形成在每个发光元件LD上，即使在多个发光元件LD彼此相邻设置的情况下，也可防止发光元件LD不期望的短路。
发光元件LD可通过表面处理工艺制作。例如，可对发光元件LD进行表面处理(例如，通过涂覆工艺)，使得在将多个发光元件LD与流体溶液混合并且然后供应至每个发射区域(例如，每个像素的发射区域)的情况下，发光元件LD可在溶液中均匀地分布而不是不均匀地聚集。
包括上述发光元件LD的发光装置可以不仅用在显示装置中，而且还用在需要光源的各种装置中。比如，可在显示面板的每个像素区域中设置至少一个超小型发光元件LD(例如，各自具有从纳米级到微米级的范围的尺寸的多个超小型发光元件LD)以形成对应的像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用领域不限于显示装置。例如，发光元件LD还可用在需要光源的其它类型的装置(诸如，照明装置)中。
图4示出了根据本公开的实施方式的显示装置。
参考图4，根据本公开的实施方式的显示装置可包括像素单元100、扫描驱动器110、发射控制驱动器120、数据驱动器130、时序控制器140、主机***150和伽马电压发生器160。
像素单元100可以是其中显示图像的显示区域，并且可以包括多个像素PXL以显示与输入图像数据RGB对应的图像。例如，像素单元100可包括扫描线S、发射控制线E、数据线D以及连接到扫描线S、发射控制线E和数据线D的多个像素PXL。在本说明书中，术语“连接”可全面地意指“物理连接和/或电连接”。例如，像素PXL可电连接(或电连接)到扫描线S、发射控制线E和数据线D。根据像素PXL的结构和/或驱动方法，可在像素单元100中选择性地形成发射控制线E。
在实施方式中，每个像素PXL可连接到发射控制线E、至少一条扫描线S和多条数据线D。例如，设置在像素单元100的第i(其中i是自然数)条水平线(即，第i个水平像素列)和第j(其中j是自然数)条垂直线(即，第j个垂直像素列)上的像素PXL可连接到第i条扫描线S[i]、第i条发射控制线E[小第j条第一数据线D1[j]和第j条第二数据线D2[j]。在这种情况下，每个像素PXL可通过第j条第一数据线D1[j]和第j条第二数据线D2[j]连接到数据驱动器130的两个不同的通道。
此外，每个像素PXL还可连接到至少一条控制线，例如，初始化控制线。在实施方式中，初始化控制线可以是先前水平线的扫描线S中的任一条，但本公开不限于此。
在实施方式中，像素PXL可包括用于自发光的多个光源单元。在实施方式中，每个光源单元可包括至少一个发光元件，例如，根据图1a至图3b的实施方式中的任一个的至少一个发光元件LD。换言之，根据本公开的实施方式的每个像素PXL可包括划分成至少两组的多个发光元件LD。在实施方式中，设置在每个像素PXL中的发光元件LD可以是各自具有在纳米级到微米级的范围内的尺寸的杆式发光二极管，但是本公开不限于此。
当向对应的水平线的扫描线S供应扫描信号时，每个像素PXL可从对应的第一数据线D1和第二数据线D2接收第一数据信号和第二数据信号，并且可以以与第一数据信号和第二数据信号对应的亮度发射光。在实施方式中，第一数据信号和第二数据信号可以是通过将不同的伽马值应用于对应的像素数据而获得的数据信号。例如，第一数据信号可以是通过将第一伽马值应用于对应的像素数据而获得的数据信号，并且第二数据信号可以是通过将第二伽马值应用于该像素数据而获得的数据信号。在实施方式中，第一伽马值和第二伽马值可设置为使得在每个像素PXL表达或显示等于或小于(或者表达小于)预定参考灰度级值的低灰度级的情况下，阻止驱动电流被供应至设置在像素PXL中的第一光源单元和第二光源单元中的至少一个光源单元，并且在其它情况下，驱动电流可被供应至第一光源单元和第二光源单元二者。
扫描驱动器110可响应于从时序控制器140供应的第一栅极控制信号而向扫描线S供应扫描信号。例如，扫描驱动器110可被供应来自时序控制器140的第一栅极起始脉冲GSP1和第一栅极移位时钟GSC1，并且响应于此而向扫描线S顺序地输出扫描信号。可通过扫描信号在水平线的基础上选择像素PXL。所选择的像素PXL可被分别供应来自第一数据线D1的第一数据信号和来自第二数据线D2的第二数据信号。在实施方式中，扫描驱动器110可形成或安装在包括像素单元100的显示面板中，或者可安装在单独的电路板等上并通过焊盘组件连接到显示面板。
发射控制驱动器120可响应于从时序控制器140供应的第二栅极控制信号而向发射控制线S供应发射控制信号。例如，发射控制驱动器120可被供应来自时序控制器140的第二栅极起始脉冲GSP2和第二栅极移位时钟GSC2，并且响应于此而向发射控制线S顺序地输出发射控制信号。
在实施方式中，每个发射控制信号可具有预定的栅极截止电压。因此，被供应发射控制信号的像素PXL可控制为不在水平线的基础上发射光，并且可设置为使得像素PXL能够在发射控制信号的供应被中断的其余时段(即，发射控制信号具有预定栅极导通电压的时段)期间发射光的状态。在实施方式中，发射控制驱动器120可形成或安装在显示面板中，或者可安装在单独的电路板等上并通过焊盘组件连接到显示面板。在实施方式中，发射控制驱动器120可与扫描驱动器110集成在一起，或者可以与扫描驱动器110分开形成或安装。
数据驱动器130可响应于从时序控制器140供应的帧数据DATA和数据控制信号而针对每个像素PXL生成至少一个数据信号。例如，数据驱动器130可包括连接到设置在第j列中的像素PXL的第一数据线D1[j]和第二数据线D2[j]的第j个第一通道和第j个第二通道。因此，数据驱动器130可将每个第一数据信号供应至每条第一数据线D1并将每个第二数据信号供应至每条第二数据线D2。例如，数据驱动器130可响应于从时序控制器140供应的帧数据DATA、源极起始脉冲SSP、源极采样时钟SSC和源极输出使能信号SOE而在每个帧周期中分别向第一数据线D1和第二数据线D2供应第一数据信号和第二数据信号。
在实施方式中，帧数据DATA可包括通过将不同的伽马值应用于包括在输入图像数据RGB中的每个像素数据而获得的两种或更多种类型的转换数据。例如，帧数据DATA可包括通过分别将第一伽马值和第二伽马值应用于与每个像素PXL对应的像素数据而获得的第一转换数据DATA1和第二转换数据DATA2。数据驱动器130可生成分别与第一转换数据DATA1和第二转换数据DATA2对应的第一数据信号和第二数据信号，并且可以分别将第一数据信号和第二数据信号输出到对应的像素PXL的第一数据线D1和第二数据线D2。
时序控制器140可响应于从主机***150供应的输入图像数据RGB和时序信号而控制扫描驱动器110、发射控制驱动器120和数据驱动器130。例如，基于输入图像数据RGB和时序信号(诸如，垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE和时钟信号CLK)，时序控制器140可分别向扫描驱动器110和发射控制驱动器120供应第一栅极控制信号和第二栅极控制信号，并且可以向数据驱动器130供应帧数据DATA和数据控制信号。
在本公开的实施方式中，时序控制器140可输出通过将不同的伽马值应用于包括在输入图像数据RGB中的每个像素数据而获得的多个转换数据。例如，时序控制器140可通过分别将第一数字伽马值和第二数字伽马值应用于每个像素数据而生成第一转换数据DATA1和第二转换数据DATA2，并且可以向数据驱动器130输出针对像素PXL中的每个的包括第一转换数据DATA1和第二转换数据DATA2的帧数据DATA。
第一栅极控制信号可包括第一栅极起始脉冲GSP1和一个或多个第一栅极移位时钟GSC1。第一栅极起始脉冲GSP1可控制第一扫描信号的供应时间。第一栅极移位时钟GSC1可指用于移位第一栅极起始脉冲GSP1的一个或多个时钟信号。
第二栅极控制信号可包括第二栅极起始脉冲GSP2和一个或多个第二栅极移位时钟GSC2。第二栅极起始脉冲GSP2可控制第一发射控制信号的供应时间。第二栅极移位时钟GSC2可指用于移位第二栅极起始脉冲GSP2的一个或多个时钟信号。
数据控制信号可包括源极起始脉冲SSP、源极采样时钟SSC、源极输出使能信号SOE等。源极起始脉冲SSP可控制数据驱动器130的数据采样起始时间。源极采样时钟SSC可基于上升沿或下降沿来控制数据驱动器130的采样操作。源极输出使能信号SOE可控制数据驱动器130的输出时间。
主机***150可通过预定接口向时序控制器140供应输入图像数据RGB。主机***150可向时序控制器140供应时序信号(例如，Vsync、Hsync、DE和CLK)。
伽马电压发生器160可生成用于将数字帧数据DATA转换为模拟数据电压(即，数据信号)的伽马电压Vgam。例如，如果显示装置显示(或表达)0到255的灰度级，则伽马电压发生器160可基于例如2.2伽马的预定伽马值(或伽马曲线)生成与相应灰度级对应的灰度级电压V0到V255，并且可以向数据驱动器130供应所生成的灰度级电压。
在根据前述实施方式的显示装置中，每个像素PXL可包括多个光源单元。例如，每个像素PXL可包括第一光源单元和第二光源单元，并且像素PXL可连接到一对第一数据线D1和第二数据线D2。因此，像素单元100可包括数量是垂直线的数量的两倍的数据线D。数据驱动器130可包括与各数据线D对应的数据通道。例如，如果像素单元100包括设置在n条水平线(其中n是2或更大的自然数)和m条垂直线(其中m是2或更大的自然数)中的多个像素PXL，则像素单元100可设置有连接到至少设置在相应水平线中的像素PXL的n条扫描线S以及连接到设置在相应垂直线中的像素PXL的m条第一数据线D1和m条第二数据线D2。
在这种情况下，数据驱动器130可包括分别连接到m条第一数据线D1和m条第二数据线D2中的不同数据线D的2m个数据通道。数据驱动器130可通过向对应的第一数据线D1供应第一数据信号而驱动每个像素PXL的第一光源单元，并且可以通过向对应的第二数据线D2供应第二数据信号而驱动每个像素PXL的第二光源单元。
在根据前述实施方式的显示装置中，数据驱动器130和/或时序控制器140可控制像素PXL的光源单元，使得在预定参考灰度级值或更低灰度级值(或小于参考灰度级值)的低灰度级区域中光源单元中的至少一些不发射光，并且在高于参考灰度级值的高灰度级区域中每个像素PXL的光源单元中的全部发射光。例如，在每个帧周期期间需要至少一个像素PXL来显示(或表达)参考灰度级值或更低灰度级值的低灰度级的情况下，数据驱动器130和/或时序控制器140可生成用于阻止向像素PXL的第二光源单元供应驱动电流的第二数据信号。在这种情况下，与驱动第一光源单元和第二光源单元二者以显示相同灰度级的情况不同，更大量的驱动电流流向第一光源单元的每个发光元件LD。根据本公开的实施方式，即使在低灰度级区域中也可更精确地显示灰度级。
在至少一个像素PXL显示高于预定灰度级(或者等于或高于预定灰度级)的高灰度级的每个帧周期期间，向第一数据线D1[j]和第二数据线D2[j]提供各自具有栅极导通电压的第一数据信号和第二数据信号，使得能够驱动第一光源单元LSU1和第二光源单元LSU2二者，其中，栅极导通电压具有与对应的灰度级对应的电平。因此，可有效地使用设置在每个像素PXL中的发光元件LD以使得像素PXL可以以期望的亮度发射光。
根据本公开的前述实施方式，即使在低灰度级区域中也可更精确地显示灰度级。因此，可增强包括多个发光元件LD的像素PXL和包括像素PXL的显示装置的低灰度级表达能力。下面将详细描述每个像素PXL、数据驱动器130和时序控制器140的结构和驱动方法。
图5示出了根据本发明实施方式的像素PXL。例如，图5示出了可设置在图4的显示装置中的像素PXL的实施方式。为了解释起见，图5示出了设置在图4中所示的像素单元100的第i行和第j列中的像素PXL。在实施方式中，设置在像素单元100中的像素PXL可具有基本上相同的结构，但是本公开不限于此。
参考图4和图5，根据本公开的实施方式的像素PXL可包括第一光源单元LSU1和第二光源单元LSU2以及第一驱动电路PXC1和第二驱动电路PXC2，其中，第一光源单元LSU1和第二光源单元LSU2包括通过将至少一个像素电极划分成多个部分而获得的相应电极，第一驱动电路PXC1和第二驱动电路PXC2配置为分别驱动第一光源单元LSU1和第二光源单元LSU2。例如，每个像素PXL的第一像素电极ELT1可包括设置在第一光源单元LSU1中的至少一个第一***电极ELT11以及与第一***电极ELT11分离并且设置在第二光源单元LSU2中的至少一个第二***电极ELT12。在实施方式中，每个像素PXL的第二像素电极ELT2可在第一光源单元LSU1和第二光源单元LSU2中公共地形成，但是本公开不限于此。例如，第二像素电极ELT2可公共地连接在第二电源VSS与每个像素PXL的第一发光元件LD1和第二发光元件LD2的一端之间。
在实施方式中，第一光源单元LSU1和第二光源单元LSU2可形成对应的像素PXL的光源单元LSU。第一驱动电路PXC1和第二驱动电路PXC2可形成对应的像素PXL的像素电路PXC。
第一光源单元LSU1可包括通过第一驱动电路PXC1和第一电力线PL1连接到第一电源VDD的至少一个第一***电极ELT11、通过第二电力线PL2连接到第二电源VSS的第二像素电极ELT2以及连接在第一***电极ELT11与第二像素电极ELT2之间的至少一个第一发光元件LD1。例如，第一光源单元LSU1可包括在第一***电极ELT11与第二像素电极ELT2之间彼此串联和/或并联连接的多个第一发光元件LD1。
在实施方式中，第一电源VDD和第二电源VSS可具有不同的电位。例如，第一电源VDD可以是高电位电源，并且第二电源VSS可以是低电位电源。第一电源VDD与第二电源VSS之间的电位差可等于或大于第一发光元件LD1和第二发光元件LD2中的每个的阈值电压。
在实施方式中，设置在第一光源单元LSU1中的至少一个第一发光元件LD1可以以正向方向连接在第一***电极ELT11和第二像素电极ELT2之间，宽泛地，连接在第一电源VDD与第二电源VSS之间。以正向方向连接的至少一个第一发光元件LD1可以在来自第一驱动电路PXC1的第一驱动电流被供应至其的情况下以与第一驱动电流对应的亮度发射光。
第二光源单元LSU2可包括通过第二驱动电路PXC2和第一电力线PL1连接到第一电源VDD的至少一个第二***电极ELT12、通过第二电力线PL2连接到第二电源VSS的第二像素电极ELT2以及连接在第二***电极ELT12与第二像素电极ELT2之间的至少一个第二发光元件LD2。例如，第二光源单元LSU2可包括在第二***电极ELT12与第二像素电极ELT2之间彼此串联和/或并联连接的多个第二发光元件LD2。
在实施方式中，设置在第二光源单元LSU2中的至少一个第二发光元件LD2可以以正向方向连接在第二***电极ELT12与第二像素电极ELT2之间，并且宽泛地，连接在第一电源VDD与第二电源VSS之间。以正向方向连接的至少一个第二发光元件LD2可以在来自第二驱动电路PXC2的第二驱动电流被供应至其的情况下以与第二驱动电流对应的亮度发射光。
在实施方式中，第一发光元件LD1和第二发光元件LD2可以是具有相同颜色的发光元件。例如，第一发光元件LD1和第二发光元件LD2可以是具有与对应的像素PXL(或对应的子像素)的颜色对应的预定颜色的发光元件。然而，本公开不限于此。例如，在将包括量子点等的颜色转换层和/或滤色器设置在每个像素PXL上方的情况下，第一发光元件LD1和第二发光元件LD2可由具有与对应的像素PXL(或对应的子像素)的颜色不同的颜色的发光元件或白色发光元件形成。
此外，第一发光元件LD1和第二发光元件LD2可以是相同类型的发光元件，但是本公开不限于此。第一发光元件LD1和第二发光元件LD2可具有基本上相同或相似的尺寸和/或形状，但是本公开不限于此。为了解释起见，在下文中，术语“一个发光元件LD”或“多个发光元件LD”将用于表示第一发光元件LD1和第二发光元件LD2中的任意的第一发光元件LD1和/或第二发光元件LD2，或者统称地表示第一发光元件LD1和第二发光元件LD2。
在实施方式中，每个发光元件LD可以是超小型发光二极管。例如，每个发光元件LD可以是具有从纳米级到微米级的范围的尺寸的杆式发光二极管。在本公开中，发光元件LD的类型和/或形状不受特别限制，并且发光元件LD中的每个可以是具有各种类型和/或形状的自发光元件。
第一驱动电路PXC1连接在第一电源VDD与第一***电极ELT11之间。此外，第一驱动电路PXC1连接到对应的水平线的扫描线S(例如，包括第i条扫描线S[i](下文称为“扫描线”或“当前扫描线”)的至少一条扫描线数据线)以及对应的垂直线的第一数据线D1(例如，第j条第一数据线D1[j](下文称为“第一数据线”))。第一驱动电路PXC1可响应于供应至第一数据线D1[j]的第一数据信号而生成第一驱动电流，并且可以将第一驱动电流供应至第一光源单元LSU1。
在实施方式中，第一驱动电路PXC1可包括第一晶体管T1至第六晶体管T6以及第一电容器C1。在实施方式中，第一晶体管T1至第六晶体管T6可以是相同类型的。例如，第一晶体管T1至第六晶体管T6中的全部可以是P型晶体管。然而，本公开不限于此。例如，在本公开的实施方式中，第一晶体管T1至第六晶体管T6中的全部可以是N型晶体管。可替代地，第一晶体管T1至第六晶体管T6中的一些可以是P型晶体管，并且其它晶体管可以是N型晶体管。
第一晶体管T1可以是用于生成第一驱动电流的驱动晶体管(也称为“第一驱动晶体管DT1”)，并且可以连接在第一电源VDD与第一***电极ELT11之间。例如，第一晶体管T1可包括经由第五晶体管T5和第一电力线PL1连接到第一电源VDD的第一电极(例如，源电极)、通过第六晶体管T6连接到第一光源单元LSU1的第一***电极ELT11的第二电极(例如，漏电极)以及连接到第一节点N1的栅电极(也称为“第一栅节点GN1”)。第一晶体管T1可响应于经由第一数据线D1[j]供应至第一节点N1的第一数据信号而生成第一驱动电流。
第二晶体管T2连接在第一数据线D1[j]与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到扫描线S[i]。第二晶体管T2可在具有栅极导通电压的扫描信号(也称为“当前扫描信号”)从扫描线S[i]被供应至其时导通。如果第二晶体管T2导通，则供应至第一数据线D1[j]的第一数据信号被传输到第一晶体管T1的第一电极。传输到第一晶体管T1的第一电极的第一数据信号可经由第一晶体管T1和第三晶体管T3而传输到第一节点N1，并存储在第一电容器C1中。换言之，第二晶体管T2可以是用于将第一数据信号写入第一驱动电路PXC1中的开关晶体管(也称为“第一开关晶体管ST1”)。
第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极连接到扫描线S[i]。第三晶体管T3可在具有栅极导通电压的扫描信号从扫描线S[i]被供应至其时导通。当第三晶体管T3导通时，第一晶体管T1以二极管的形式连接。
第四晶体管T4连接在第一节点N1与初始化电源VINIT之间。第四晶体管T4的栅电极连接到对应的水平线的初始化控制线，例如，第i条初始化控制线CL[i](下文中，称为“初始化控制线”)。在实施方式中，初始化控制线CL[i]可以是先前水平线的扫描线S中的任一条。例如，第i条初始化控制线CL[i]可以是紧接的先前水平线的当前扫描线，即，第i-1条扫描线S[i-1](也称为“先前扫描线”)。然而，本公开不限于此。例如，在本公开的实施方式中，可提供与扫描线S分离的初始化控制线。第四晶体管T4可在具有栅极导通电压的初始化控制信号(例如，具有栅极导通电压的先前扫描信号)被供应至初始化控制线CL[i]时导通。如果第四晶体管T4导通，则第一节点N1可被初始化为初始化电源VINIT的电压。在实施方式中，初始化电源VINIT的电压可以是等于或小于第一数据信号的最小电压的电压。例如，初始化电源VINIT的电压可以是比第一数据信号的最小电压低等于或大于第一晶体管T1的阈值电压的电压。因此，在每个帧周期期间，可将第一数据信号可靠地传输至第一节点N1，而不管在先前帧周期期间供应的第一数据信号的电压如何。
第五晶体管T5连接在第一电源VDD与第一晶体管T1的第一电极之间。第五晶体管T5的栅电极连接到对应的水平线的发射控制线，例如，第i条发射控制线E[i](下文中，称为“发射控制线”)。第五晶体管T5可在具有栅极截止电压的发射控制信号被供应至发射控制线E[i]时截止，并且可在其它情况下(即，当发射控制信号的电压是栅极导通电压时)导通。如果第五晶体管T5截止，则第一电源VDD与第一晶体管T1之间的连接被中断。如果第五晶体管T5导通，则第一晶体管T1连接到第一电源VDD。
第六晶体管T6连接在第一晶体管T1的第二电极与第一***电极ELT11之间。第六晶体管T6的栅电极连接到发射控制线E[i]。第六晶体管T6可在具有栅极截止电压的发射控制信号被供应至发射控制线E[i]时截止，并且可在其它情况下导通。如果第六晶体管T6截止，则第一晶体管T1与第一光源单元LSU1(例如，第一光源单元LSU1的第一***电极ELT11)之间的连接被中断。如果第六晶体管T6导通，则第一光源单元LSU1连接到第一晶体管T1，使得第一驱动电流从第一晶体管T1供应至第一光源单元LSU1。
第一电容器C1连接在第一电源VDD与第一节点N1之间。第一电容器C1可在每个帧周期(特别是每个帧的数据写入周期)中存储与第一晶体管T1的阈值电压和传输到第一节点N1的第一数据信号对应的电压。
第一驱动电路PXC1的配置不限于图5中所示的实施方式的配置。例如，第一驱动电路PXC1可具有与各种已知像素电路结构对应的配置。
第二驱动电路PXC2连接在第一电源VDD与第二***电极ELT12之间。此外，第二驱动电路PXC2连接到对应的水平线的扫描线S(例如，包括第i条扫描线S[i](下文中称为“扫描线”或“当前扫描线”)的至少一条扫描线)以及对应的垂直线的第二数据线D2(例如，第j条第二数据线D2[j](下文称为“第二数据线”))。第二驱动电路PXC2可响应于供应至第二数据线D2[j]的第二数据信号而生成第二驱动电流，并且可以向第二光源单元LSU2供应第二驱动电流。
在实施方式中，第二驱动电路PXC2可包括第七晶体管T7至第十二晶体管T12和第二电容器C2。在实施方式中，第七晶体管T7至第十二晶体管T12可以是相同类型的。例如，第七晶体管T7至第十二晶体管T12中的全部可以是P型晶体管。然而，本公开不限于此。例如，在本公开的实施方式中，第七晶体管T7至第十二晶体管T12中的全部可以是N型晶体管。可替代地，第七晶体管T7至第十二晶体管T12中的一些可以是P型晶体管，并且其它晶体管可以是N型晶体管。
第七晶体管T7可以是用于生成第二驱动电流的驱动晶体管(也称为“第二驱动晶体管DT2”)，并且可以连接在第一电源VDD与第二***电极ELT12之间。例如，第七晶体管T7可包括经由第十一晶体管T11和第一电力线PL1连接到第一电源VDD的第一电极(例如，源电极)、通过第十二晶体管T12连接到第二光源单元LSU2的第二***电极ELT12的第二电极(例如，漏电极)以及连接到第二节点N2的栅电极(也称为“第二栅节点GN2”)。第七晶体管T7可响应于经由第二数据线D2[j]供应至第二节点N2的第二数据信号而生成第二驱动电流。
第八晶体管T8连接在第二数据线D2[j]与第七晶体管T7的第一电极之间。第八晶体管T8的栅电极连接到扫描线S[i]。第八晶体管T8可在具有栅极导通电压的扫描信号从扫描线S[i]被供应至其时导通。如果第八晶体管T8导通，则供应至第二数据线D2[j]的第二数据信号被传输到第七晶体管T7的第一电极。传输到第七晶体管T7的第一电极的第二数据信号可经由第七晶体管T7和第九晶体管T9传输到第二节点N2，并且可以存储在第二电容器C2中。换言之，第八晶体管T8可以是用于将第二数据信号写入第二驱动电路PXC2的开关晶体管(也称为“第二开关晶体管ST2”)。
第九晶体管T9连接在第七晶体管T7的第二电极与第二节点N2之间。第九晶体管T9的栅电极连接到扫描线S[i]。第九晶体管T9可在具有栅极导通电压的扫描信号从扫描线S[i]被供应至其时导通。当第九晶体管T9导通时，第七晶体管T7以二极管的形式连接。
第十晶体管T10连接在第二节点N2与初始化电源VINIT之间。第十晶体管T10的栅电极连接到初始化控制线CL[i]。第十晶体管T10可在具有栅极导通电压的初始化控制信号被供应至初始化控制线CL[i]时导通。如果第十晶体管T10导通，则第二节点N2可被初始化为初始化电源VINIT的电压。在实施方式中，初始化电源VINIT的电压可以是等于或小于第二数据信号的最小电压的电压。例如，初始化电源VINIT的电压可以是比第二数据信号的最小电压低等于或大于第七晶体管T7的阈值电压的电压。因此，在每个帧周期期间，可将第二数据信号可靠地传输至第二节点N2，而不管在先前帧周期期间供应的第二数据信号的电压如何。
第十一晶体管T11连接在第一电源VDD与第七晶体管T7的第一电极之间。第十一晶体管T11的栅电极连接到发射控制线E[i]。第十一晶体管T11可在具有栅极截止电压的发射控制信号被供应至发射控制线E[i]时截止，并且可在其它情况下导通。如果第十一晶体管T11截止，则第一电源VDD与第七晶体管T7之间的连接被中断。如果第十一晶体管T11导通，则第七晶体管T7连接到第一电源VDD。
第十二晶体管T12连接在第七晶体管T7的第二电极与第二***电极ELT12之间。第十二晶体管T12的栅电极连接到发射控制线E[i]。第十二晶体管T12可在具有栅极截止电压的发射控制信号被供应至发射控制线E[i]时截止，并且可在其它情况下导通。如果第十二晶体管T12截止，则第七晶体管T7与第二光源单元LSU2(例如，第二光源单元LSU2的第二***电极ELT12)之间的连接被中断。如果第十二晶体管T12导通，则第二光源单元LSU2连接到第七晶体管T7，使得第二驱动电流从第七晶体管T7供应至第二光源单元LSU2。
第二电容器C2连接在第一电源VDD与第二节点N2之间。第二电容器C2可在每个帧周期(特别是每个帧的数据写入周期)中存储与第七晶体管T7的阈值电压和传输到第二节点N2的第二数据信号对应的电压。
第二驱动电路PXC2的配置不限于图5中所示的实施方式的配置。例如，第二驱动电路PXC2可具有与各种已知的像素电路结构对应的配置。
根据前述实施方式的像素PXL包括连接到不同***电极的多个光源单元LSU。例如，像素PXL可包括第一光源单元LSU1和第二光源单元LSU2，第一光源单元LSU1和第二光源单元LSU2分别且分开地连接到第一***电极ELT11和第二***电极ELT12。此外，像素PXL还包括第一驱动电路PXC1和第二驱动电路PXC2，第一驱动电路PXC1和第二驱动电路PXC2分别连接到第一数据线D1[j]和第二数据线D2[j]，并且配置为响应于从第一数据线D1[j]和第二数据线D2[j]供应的第一数据信号和第二数据信号而驱动第一光源单元LSU1和第二光源单元LSU2。
根据上述实施方式，可通过控制待供应至第一数据线D1[j]和第二数据线D2[j]的第一数据信号和第二数据信号而在每个帧周期中单独驱动第一光源单元LSU1和第二光源单元LSU2。在实施方式中，对于需要在每个帧周期期间显示预定灰度级或更低灰度级的低灰度级的像素PXL，可通过在对应的帧周期期间供应具有栅极截止电压的第二数据信号来阻止第二驱动电流流向第二光源单元LSU2，并且通过供应具有用于显示对应的灰度级的预定栅极导通电压(或者在黑色灰度级的情况下的栅极截止电压)的第一数据信号，只有第一光源单元LSU1可发射光，由此可表达对应的灰度级。在这种情况下，与驱动第一光源单元LSU1和第二光源单元LSU2二者以显示相同灰度级的实施方式不同，更大量的电流可流向每个第一发光元件LD1(特别是在第一***电极ELT11与第二像素电极ELT2之间以正向方向连接的每个有效发光元件)。
根据本公开的实施方式，设置在每个像素PXL中的多个发光元件LD可被划分成至少两个组(例如，第一光源单元LSU1和第二光源单元LSU2)，并且在与预定灰度级或更低灰度级的值对应的低灰度级区域中，可选择性地驱动发光元件LD中的一些(例如，在第一光源单元LSU1中以正方方向连接的至少一个第一发光元件LD1)。因此，可增加流向每个第一发光元件LD1的电流的量。因此，根据前述实施方式，在包括多个发光元件LD的像素PXL和包括像素PXL的显示装置中，每个像素PXL的发光元件LD可被划分成组并按组进行驱动。因此，可克服精细电流控制中的困难，并且即使在低灰度级区域中也可更精确地显示灰度级。
图6示出了驱动图5中所示的像素PXL的方法的实施方式。在下文中，将参考图6连同图5来描述驱动图5中所示的像素PXL的方法。
参考图5和图6，在一个帧周期1F期间，可向发射控制线E[i]供应具有栅极截止电压的发射控制信号EMIi。在供应发射控制信号EMIi的时段期间，第五晶体管T5、第六晶体管T6、第十一晶体管T11和第十二晶体管T12可保持截止。
在供应具有栅极截止电压的发射控制信号EMIi的时段期间，可分别并且顺序地向初始化控制线CL[i](例如，作为初始化控制线CL[i]的先前扫描线S[i-1])和当前扫描线S[i]供应先前扫描信号SSi-1和当前扫描信号SSi。先前扫描信号SSi-1和当前扫描信号SSi各自可具有栅极导通电压。
在供应具有栅极导通电压的先前扫描信号SSi-1的第一时段PI1期间，可初始化像素PXL。例如，如果供应先前扫描信号SSi-1，则可导通第四晶体管T4和第十晶体管T10，并且初始化电源VINIT的电压可被传输到第一节点N1和第二节点N2。因此，可通过初始化电源VINIT的电压来初始化第一晶体管T1和第七晶体管T7的栅极电压以及在先前帧周期期间存储在第一电容器C1和第二电容器C2中的电压。此外，初始化电源VINIT的电压可设置为第一数据信号和第二数据信号的最小电压或更低的电压，使得如果初始化电源VINIT的电压被传输到第一节点N1和第二节点N2，则第一晶体管T1和第七晶体管T7可导通。
在供应具有栅极导通电压的当前扫描信号SSi的第二时段PI2期间，分别通过第一数据线D1[j]和第二数据线D2[j]供应的第一数据信号DS1和第二数据信号DS2可被传输到像素PXL中。例如，如果供应当前扫描信号SSi，则第二晶体管T2、第三晶体管T3、第八晶体管T8和第九晶体管T9可导通。
如果第二晶体管T2和第三晶体管T3导通，则供应至第一数据线D1[j]的第一数据信号DS1可经由第二晶体管T2、第一晶体管T1和第三晶体管T3顺序地传输到第一节点N1。这里，由于第一晶体管T1通过第三晶体管T3以二极管的形式连接，因此与第一数据信号DS1和第一晶体管T1的阈值电压对应的电压(与第一数据信号DS1和第一晶体管T1的阈值电压之间的差对应的电压)可被传输到第一节点N1。在这种情况下，传输到第一节点N1的电压可存储在第一电容器C1中。例如，与第一电源VDD和第一节点N1的电压之间的差对应的电压可存储在第一电容器C1中。
如果第八晶体管T8和第九晶体管T9导通，则供应至第二数据线D2[j]的第二数据信号DS2可经由第八晶体管T8、第七晶体管T7和第九晶体管T9顺序地传输到第二节点N2。这里，由于第七晶体管T7通过第九晶体管T9以二极管的形式连接，因此与第二数据信号DS2和第七晶体管T7的阈值电压对应的电压(与第二数据信号DS2和第七晶体管T7的阈值电压之间的差对应的电压)可被传输到第二节点N2。在这种情况下，传输到第二节点N2的电压可存储在第二电容器C2中。例如，与第一电源VDD和第二节点N2的电压之间的差对应的电压可存储在第二电容器C2中。
在初始化步骤和利用第一数据信号DS1和第二数据信号DS2进行充电的步骤已经完成之后，将具有栅极截止电压的发射控制信号EMIi的供应中断。在第三时段PI3期间，可将发射控制信号EMIi的电压维持在栅极导通电压。因此，第五晶体管T5、第六晶体管T6、第十一晶体管T11和第十二晶体管T12导通，使得像素PXL可以发射与第一数据信号DS1和第二数据信号DS2对应的亮度的光(并且在供应与黑色灰度级对应的第一数据信号DS1和第二数据信号DS2的情况下，可不发射光)。
详细地，如果第五晶体管T5和第六晶体管T6导通，则可形成经由第五晶体管T5、第一晶体管T1和第六晶体管T6以及第一光源单元LSU1从第一电源VDD延伸到第二电源VSS的电流路径。在第三时段PI3期间，第一晶体管T1可生成与第一节点N1的电压对应的第一驱动电流。这里，由于第一晶体管T1的阈值电压已经在第二时段PI2期间与第一数据信号DS1的电压一起被存储，因此第一晶体管T1的阈值电压在第三时段PI3期间被抵消，使得与第一数据信号DS1的电压对应的第一驱动电流可流向第一光源单元LSU1，而不管第一晶体管T1的阈值电压如何。
如果第十一晶体管T11和第十二晶体管T12导通，则可形成经由第十一晶体管T11、第七晶体管T7和第十二晶体管T12以及第二光源单元LSU2从第一电源VDD延伸到第二电源VSS的电流路径。在第三时段PI3期间，第七晶体管T7可生成与第二节点N2的电压对应的第二驱动电流。这里，由于第七晶体管T7的阈值电压已经在第二时段PI2期间与第二数据信号DS2的电压一起被存储，因此第七晶体管T7的阈值电压在第三时段PI3期间被抵消，使得与第二数据信号DS2的电压对应的第二驱动电流可流向第二光源单元LSU2，而不管第七晶体管T7的阈值电压如何。换言之，第一晶体管T1和第七晶体管T7的阈值电压被抵消，使得每个像素PXL可响应于第一数据信号DS1和第二数据信号DS2而发射均匀的亮度的光。因此，像素单元100可显示具有均匀图像质量的图像。
根据前述实施方式的像素PXL可发射与响应于第一数据信号DS1和第二数据信号DS2而分别从第一光源单元LSU1和第二光源单元LSU2发射的光的总和对应的光。在本公开的实施方式中，第一数据信号DS1和第二数据信号DS2可以是不同伽马值所应用至的数据信号。例如，第一数据信号DS1和第二数据信号DS2可以是不同数字伽马值和/或不同伽马电压所应用至的数据信号。因此，第一光源单元LSU1和第二光源单元LSU2可响应于相应的像素数据(例如，相应的灰度级数据)来表现不同的亮度特性。像素PXL可表现与第一光源单元LSU1和第二光源单元LSU2的亮度特性相结合的亮度特性。
在前述实施方式中，在通过应用第一伽马值(或第一伽马曲线)生成第一数据信号DS1并通过应用第二伽马值(或第二伽马曲线)生成第二数据信号DS2的情况下，可控制光源单元使得通过在与预定灰度级或更低灰度级对应的低灰度级区域中调整第一伽马值和第二伽马值来仅驱动光源单元中的一些(例如，仅第一光源单元LSU1)。此外，可将第一伽马值和第二伽马值控制成与最终由像素PXL显示的期望伽马特性对应。
根据本公开的前述实施方式，像素PXL可配置为显示期望的伽马特性，并且还可控制成在与预定灰度级或更低灰度级对应的低灰度级区域中可仅驱动光源单元中的一些(例如，仅第一光源单元LSU1)。因此，可增强包括多个发光元件LD的像素PXL和包括像素PXL的显示装置的低灰度级表达能力。
图7示出了图5中所示的像素PXL的光源单元LSU的实施方式。为了解释起见，图7仅示出了其上设置有第一光源单元LSU1和第二光源单元LSU2的显示元件层，但是每个像素PXL还可包括用于控制第一光源单元LSU1和第二光源单元LSU2的电路元件(例如，形成图5的第一驱动电路PXC1和第二驱动电路PXC2的电路元件)。尽管电路元件可设置在设置于显示元件层下方的像素电路层等上，但是电路元件的位置不限于此。
参考图5和图7，根据本公开的实施方式的像素PXL包括发射区域EA以及第一光源单元LSU1和第二光源单元LSU2，发射区域EA包括第一子发射区域SEA1和第二子发射区域SEA2，第一光源单元LSU1和第二光源单元LSU2包括分别设置在第一子发射区域SEA1和第二子发射区域SEA2中的第一发光元件LD1和第二发光元件LD2。
第一子发射区域SEA1和第二子发射区域SEA2可以是通过划分每个像素PXL的发射区域EA形成的相应分割区域，并且可由堤部BNK整体地围绕。在实施方式中，堤部BNK可以是用于限定每个像素PXL的发射区域EA的结构，并且可以包括至少一种不透明材料以防止相邻像素PXL之间的光泄漏。例如，堤部BNK可以是设置在像素PXL之间以围绕每个像素PXL的发射区域EA的像素限定层。换言之，堤部BNK可设置在每个发射区域EA周围。此外，在实施方式中，堤部BNK可在每个发射区域EA的***区域中包括开口OPN，开口OPN暴露第一像素电极ELT1和/或第二像素电极ELT2的一个区域。因此，在制造显示装置的步骤中，在由通过第一像素电极ELT1和第二像素电极ELT2施加预定的对准信号来对准第一发光元件LD1和第二发光元件LD2之后，可通过在像素PXL之间的边界区域中使第一像素电极ELT1和第二像素电极ELT2中的至少一个(例如，第一像素电极ELT1)断开连接来使像素PXL彼此分开，使得可单独驱动像素PXL。
第一光源单元LSU1可设置和/或配置在第一子发射区域SEA1中。第一光源单元LSU1可包括设置在第一子发射区域SEA1中的第二像素电极ELT2和至少一个第一***电极ELT11以及连接在第一***电极ELT11与第二像素电极ELT2之间的至少一个第一发光元件LD1。例如，第一光源单元LSU1可包括在彼此隔开的位置处设置在每个第一子发射区域SEA1中的至少一个第一***电极ELT11和第二像素电极ELT2以及并联连接在第一***电极ELT11与第二像素电极ELT2之间的多个第一发光元件LD1。第一发光元件LD1中的至少一个可以是在第一***电极ELT11与第二像素电极ELT2之间以正向方向连接的有效发光元件。
在实施方式中，彼此隔开的多个第一***电极ELT11可设置在第一子发射区域SEA1中。例如，在第一子发射区域SEA1中可设置第一***电极ELT11，第一***电极ELT11在第一方向DR1上以预定距离彼此隔开并且第一***电极ELT11中的每个具有在第二方向DR2上延伸的棒形形状。在实施方式中，第一***电极ELT11可彼此电连接。例如，第一***电极ELT11可通过至少一个第一接触孔CH1和在第一方向DR1上延伸的与第一***电极ELT11相交的第一连接电极CNL1彼此电连接。然而，第一***电极ELT11的形状和/或连接关系不限于此。例如，在本公开的实施方式中，第一***电极ELT11可在不使用单独的第一连接电极CNL1等的情况下彼此整体地连接。在这种情况下，第一***电极ELT11可被视为单个第一***电极ELT11。在彼此物理分离的第一***电极ELT11彼此电连接的情况下，第一***电极ELT11也可被视为单个第一***电极ELT11。
在实施方式中，第一***电极ELT11可连接到第一发光元件LD1的一端(下文中，称为“第一端EP1”)。例如，第一***电极ELT11可与第一发光元件LD1的第一端EP1直接接触和/或直接连接到第一发光元件LD1的第一端EP1，或者可通过至少一个第一接触电极CNE1连接到第一发光元件LD1的第一端EP1。
此外，第一***电极ELT11可连接到至少一个电路元件，该电路元件形成对应的像素PXL的第一驱动电路PXC1。例如，第一***电极ELT11可通过第二接触孔CH2连接到第六晶体管T6。
然而，本公开不限于此。例如，在本公开的实施方式中，第一***电极ELT11可通过第二接触孔CH2连接到第二电源VSS，并且至少一个第二像素电极ELT2可通过第三接触孔CH3连接到第六晶体管T6等。在本公开的实施方式中，第一***电极ELT11和第二像素电极ELT2中的任一个可直接连接到第一电力线PL1、第二电力线PL2、扫描线S[i]或第一数据线D1[j]，而不穿过接触孔、电路元件等。
每个第一***电极ELT11可设置为面对至少一个第二像素电极ELT2。至少一个第一发光元件LD1可连接在每个第一***电极ELT11与第二像素电极ELT2之间。在本公开的实施方式中，第一发光元件LD1中的每个的定向不受特别限制。此外，第一发光元件LD1可串联和/或并联连接在第一***电极ELT11与第二像素电极ELT2之间。
在实施方式中，与第一***电极ELT11隔开的至少一个第二像素电极ELT2可设置在第一子发射区域SEA1中。例如，在第一子发射区域SEA1中可设置多个第二像素电极ELT2，多个第二像素电极ELT2在第一方向DR1上以预定距离彼此隔开，并且多个第二像素电极ELT2中的每个具有在第二方向DR2上延伸的棒形形状。在实施方式中，第二像素电极ELT2可彼此电连接。例如，第二像素电极ELT2可通过至少一个第三接触孔CH3电连接到设置在其下方的第二电力线PL2。例如，第二像素电极ELT2可通过多个第三接触孔CH3电连接到在设置于第二像素电极ELT2下方的像素电路层上以网格形状设置的第二电力线PL2。在实施方式中，第二电力线PL2可包括分别在第一方向DR1和第二方向DR2上延伸的第一方向线P21和第二方向线P22。第一方向线P21可与第二像素电极ELT2相交。
然而，第二像素电极ELT2的形状和/或连接关系不限于此。例如，在本公开的实施方式中，每个像素PXL的第二像素电极ELT2可彼此整体地连接。在这种情况下，第二像素电极ELT2可被视为单个第二像素电极ELT2。
在实施方式中，至少一个第二像素电极ELT2可在第一子发射区域SEA1和第二子发射区域SEA2中公共地形成。例如，每个第二像素电极ELT2可在第二方向DR2上整体地延伸，而不在第一子发射区域SEA1与第二子发射区域SEA2之间的边界中断开连接。
在实施方式中，第二像素电极ELT2可连接到第一发光元件LD1的另一端(下文中，称为“第二端EP2”)。例如，第二像素电极ELT2可与第一发光元件LD1的第二端EP2直接接触和/或直接连接到第一发光元件LD1的第二端EP2，或者可通过至少一个第二接触电极CNE2连接到第一发光元件LD1的第二端EP2。
此外，第二像素电极ELT2可连接到第二电源VSS。例如，第二像素电极ELT2可通过第三接触孔CH3和第二电力线PL2连接到第二电源VSS。
第一发光元件LD1中的每个可以是发光二极管，该发光二极管由具有无机晶体结构的材料制成并且具有例如从纳米级到微米级的范围的超小型尺寸。例如，每个第一发光元件LD1可以是根据图1a至图3b的实施方式中的任一个的超小型杆式发光二极管。
在实施方式中，至少一个接触电极可连接在第一发光元件LD1的相对端中的每个上。例如，至少一个第一接触电极CNE1可连接到第一发光元件LD1中的每个的第一端EP1，并且至少一个第二接触电极CNE2可连接到第一发光元件LD1中的每个的第二端EP2。
第二光源单元LSU2可设置和/或配置在第二子发射区域SEA2中。第二光源单元LSU2可包括设置在第二子发射区域SEA2中的第二像素电极ELT2和至少一个第二***电极ELT12以及连接在第二***电极ELT12与第二像素电极ELT2之间的至少一个第二发光元件LD2。例如，第二光源单元LSU2可包括在彼此隔开的位置处设置在每个第二子发射区域SEA2中的第二***电极ELT12和第二像素电极ELT2以及并联连接在第二***电极ELT12与第二像素电极ELT2之间的多个第二发光元件LD2。第二发光元件LD2中的至少一个可以是以正向方向连接在第二***电极ELT12与第二像素电极ELT2之间的有效发光元件。
在实施方式中，彼此隔开的多个第二***电极ELT12可设置在第二子发射区域SEA2中。例如，在第二子发射区域SEA2中可设置第二***电极ELT12，第二***电极ELT12在第一方向DR1上以预定距离彼此隔开并且第二***电极ELT12中的每个具有在第一方向DR1上延伸的棒形形状。在实施方式中，第二***电极ELT12可彼此电连接。例如，第二***电极ELT12可通过至少一个第四接触孔CH4和在第一方向DR1上延伸的与第二***电极ELT12相交的第二连接电极CNL2彼此电连接。然而，第二***电极ELT12的形状和/或连接关系不限于此。例如，在本公开的实施方式中，第二***电极ELT12可在不使用单独的第二连接电极CNL2等的情况下彼此整体地连接。在这种情况下，第二***电极ELT12可被视为单个第二***电极ELT12。在彼此物理分离的第二***电极ELT12彼此电连接的情况下，第二***电极ELT12也可被视为单个第二***电极ELT12。
在实施方式中，第二***电极ELT12可连接到第二发光元件LD2的一端(下文中，称为“第一端EP1”)。例如，第二***电极ELT12可与第二发光元件LD2的第一端EP1直接接触和/或直接连接到第二发光元件LD2的第一端EP1，或者可通过至少一个第一接触电极CNE1连接到第二发光元件LD2的第一端EP1。
此外，第二***电极ELT12可连接到形成对应的像素PXL的第二驱动电路PXC2的至少一个电路元件。例如，第二***电极ELT12可通过第五接触孔CH5连接到第十二晶体管T12。
然而，本公开不限于此。例如，在本公开的实施方式中，第二***电极ELT12可通过第五接触孔CH5连接到第二电源VSS，并且至少一个第二像素电极ELT2可通过至少一个接触孔连接到第十二晶体管T12等。在本公开的实施方式中，第二***电极ELT12和第二像素电极ELT2中的任一个可直接连接到第一电力线PL1、第二电力线PL2、扫描线S[i]或第二数据线D2[j]，而不穿过接触孔、电路元件等。
每个第二***电极ELT12可设置为面对至少一个第二像素电极ELT2。至少一个第二发光元件LD2可连接在每个第二***电极ELT12与第二像素电极ELT2之间。在本公开的实施方式中，第二发光元件LD2中的每个的定向不受特别限制。此外，第二发光元件LD2可串联和/或并联连接在第二***电极ELT12与第二像素电极ELT2之间。
在实施方式中，与第二***电极ELT12隔开的至少一个第二像素电极ELT2可设置在第二子发射区域SEA2中。例如，在第二子发射区域SEA2中可设置第二像素电极ELT2，第二像素电极ELT2中的每个具有棒形形状，并且与设置在第一子发射区域SEA1中的对应的第二像素电极ELT2整体地连接。
在实施方式中，第二像素电极ELT2可连接到第二发光元件LD2的另一端(下文中，称为“第二端EP2”)。例如，第二像素电极ELT2可与第二发光元件LD2的第二端EP2直接接触和/或直接连接到第二发光元件LD2的第二端EP2，或者可通过至少一个第二接触电极CNE2连接到第二发光元件LD2的第二端EP2。
第二发光元件LD2中的每个可以是发光二极管，其由具有无机晶体结构的材料制成并且具有例如从纳米级到微米级的范围的超小型尺寸。例如，每个第二发光元件LD2可以是根据图1a至图3b的实施方式中的任一个的超小型杆式发光二极管。
在实施方式中，至少一个接触电极可连接到第二发光元件LD2的相对端中的每个。例如，至少一个第一接触电极CNE1可连接到第二发光元件LD2中的每个的第一端EP1，并且至少一个第二接触电极CNE2可连接到第二发光元件LD2中的每个的第二端EP2。
在实施方式中，第一发光元件LD1和第二发光元件LD2(下文中，统称为“发光元件LD”)可在预定的溶液(下文中，称为“LED溶液”或“LED墨水”)中以扩散的形式制备，并且可以然后通过喷墨方法等供应至每个像素区域。例如，发光元件LD可与挥发性溶剂混合并供应至每个像素PXL的发射区域。这里，如果将预定电压(或者也称为“对准电压”)施加至第二像素电极ELT2以及包括第一***电极ELT11和第二***电极ELT12的第一像素电极ELT1(或者在被划分成第一***电极ELT11和第二***电极ELT12之前处于整体连接状态下的第一像素电极ELT1)，则第一像素电极ELT1与第二像素电极ELT2之间形成电场，使得发光元件LD在第一像素电极ELT1与第二像素电极ELT2之间自对准。在已经将发光元件LD对准之后，可通过挥发方法或其它方案来去除溶剂。以这种方式，可以将发光元件LD可靠地布置在第一像素电极ELT1与第二像素电极ELT2之间。
在实施方式中，至少一个第一分隔壁PW1可设置在第一***电极ELT11和第二***电极ELT12中的每个下方。在实施方式中，第一分隔壁PW1可设置为与第一***电极ELT11和第二***电极ELT12的相应区域重叠，使得第一***电极ELT11和第二***电极ELT12的相应区域向上突出。因此，从第一发光元件LD1和第二发光元件LD2的第一端EP1发射的光可被引导以在显示装置的正面方向上发射。
同样，至少一个第二分隔壁PW2可设置在第二像素电极ELT2中的每个下方。在实施方式中，第二分隔壁PW2可设置为与第二像素电极ELT2的相应的区域重叠，使得第二像素电极ELT2的相应区域向上突出。因此，从第一发光元件LD1和第二发光元件LD2的第二端EP2发射的光可被引导以在显示装置的正面方向上发射。
在实施方式中，至少一个第一接触电极CNE1可设置在第一***电极ELT11和第二***电极ELT12中的每个上方，并且设置在第一发光元件LD1和第二发光元件LD2的第一端EP1上。同样，至少一个第二接触电极CNE2可设置在第二像素电极ELT2中的每个上方，并且设置在第一发光元件LD1和第二发光元件LD2的第二端EP2上。
第一接触电极CNE1和第二接触电极CNE2中的每个可与发光元件LD中的至少一个的一端以及第一像素电极ELT1和第二像素电极ELT2中的任一个接触和/或电连接。例如，每个第一接触电极CNE1可覆盖至少一个第一发光元件LD1或第二发光元件LD2的第一端EP1以及与第一端EP1对应的第一***电极ELT11或第二***电极ELT12的至少一个区域。至少一个第一发光元件LD1或第二发光元件LD2的第一端EP1可通过第一接触电极CNE1连接到对应的第一***电极ELT11或第二***电极ELT12。同样，每个第二接触电极CNE2可覆盖至少一个第一发光元件LD1或第二发光元件LD2的第二端EP2以及与第二端EP2对应的第二像素电极ELT2的至少一个区域。至少一个第一发光元件LD1或第二发光元件LD2的第二端EP2可通过第二接触电极CNE2连接到对应的第二像素电极ELT2。
连接在每个第一***电极ELT11或第二***电极ELT12与第二像素电极ELT2之间的一组发光元件LD可形成对应的像素PXL的光源单元LSU。例如，在第一***电极ELT11与第二像素电极ELT2之间以正向方向连接的至少一个第一发光元件LD1可形成第一光源单元LSU1。在第二***电极ELT12与第二像素电极ELT2之间以正向方向连接的至少一个第二发光元件LD2可形成第二光源单元LSU2。
在实施方式中，第一光源单元LSU1和第二光源单元LSU2可形成在具有相同表面面积或不同表面面积的相应区域中。例如，第一子发射区域SEA1和第二子发射区域SEA2可具有基本上相同或相似的表面面积。此外，第一***电极ELT11和第二***电极ELT12可具有相同的数量和尺寸(例如，长度等)。例如，分别位于第一子发射区域SEA1和第二子发射区域SEA2中的第一***电极ELT11和第二***电极ELT12的数量彼此相同，并且第一***电极ELT11和第二***电极ELT12可具有基本上相同的形状和尺寸。例如，每个像素PXL的第一像素电极ELT1和第二像素电极ELT2可在第一子发射区域SEA1和第二子发射区域SEA2中具有基本上相同或相似的配置。在这种情况下，设置在第一光源单元LSU1中的第一发光元件LD1(特别是设置在第一子发射区域SEA1中的有效发光元件)的数量可基本上等于或类似于设置在第二光源单元LSU2中的第二发光元件LD2(特别是设置在第二子发射区域SEA2中的有效发光元件)的数量。
图8示出了与图7的线I-I’对应的截面的实施方式。在实施方式中，图8集中于第一子发射区域SEA1的一个区域示出了像素PXL的截面，在该第一子发射区域SEA1上设置有任一个第一发光元件LD。在一些实施方式中，第一子发射区域SEA1和第二子发射区域SEA2可具有基本上相同或相似的截面结构。因此，参考图8，将利用与图7的线I-I’对应的第一子发射区域SEA1的截面来全面地描述每个像素PXL的截面结构。
参考图4至图8，根据本公开的实施方式的显示装置可包括衬底SUB以及依次设置在衬底SUB的一个表面上的像素电路层PCL和显示元件层DPL。例如，像素电路层PCL可形成在衬底SUB的表面上，并且显示元件层DPL可形成在其上已经形成有像素电路层PCL的衬底SUB的表面上。
衬底SUB可形成显示面板的基底。在实施方式中，衬底SUB可以是刚性或柔性衬底，并且其材料或特性不受特别限制。例如，衬底SUB可以是由玻璃或增强玻璃制成的刚性衬底，或者由塑料或金属制成的薄膜形成的柔性衬底。此外，衬底SUB可以是透明衬底，但其不限于此。例如，衬底SUB可以是半透明衬底、不透明衬底或反射衬底。在实施方式中，代替衬底SUB，至少一个绝缘层等可形成显示面板的基底。
衬底SUB上的一个区域可被定义为显示区域(与像素单元100对应的区域作为其中显示图像的区域)。像素PXL可设置在显示区域中。例如，第一驱动电路PXC1和第二驱动电路PXC2以及连接到第一驱动电路PXC1和第二驱动电路PXC2的第一光源单元LSU1和第二光源单元LSU2可设置在显示区域的每个像素区域中。
在实施方式中，像素电路层PCL可包括每个像素电路PXC(例如，第一驱动电路PXC1和第二驱动电路PXC2)和/或与其连接的线。例如，像素电路层PCL可包括多个电路元件，例如，形成每个像素PXL的第一驱动电路PXC1和第二驱动电路PXC2的第一晶体管T1至第十二晶体管T12以及第一电容器C1和第二电容器C2。此外，像素电路层PCL还可包括连接到每个像素电路PXC的各种信号线(例如，扫描线S和数据线D)以及连接到像素电路PXC和/或第一发光元件LD1和第二发光元件LD2的各种电力线(例如，第一电力线PL1和第二电力线PL2)。此外，在如图7的实施方式中所描述的多个第一***电极ELT11通过设置在其下方的第一连接电极CNL1连接并且多个第二***电极ELT12通过设置在其下方的第二连接电极CNL2连接的情况下，像素电路层PCL还可包括第一连接电极CNL1和第二连接电极CNL2。
在实施方式中，设置在每个像素电路PXC中的多个晶体管的截面结构可基本上彼此相同或相似。然而，本公开不限于此。例如，在实施方式中，多个晶体管中的至少一些可具有不同的类型和/或结构。为了解释起见，在下文中，将使用术语“一个晶体管T”或“多个晶体管T”来表示设置在像素电路PXC中的晶体管中的至少一个晶体管，或统称地表示晶体管。
此外，像素电路层PCL可包括多个绝缘层。例如，像素电路层PCL可包括依次堆叠在衬底SUB的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。
像素电路层PCL还可选择性地包括设置在至少一些晶体管T下方的至少一个遮光图案BML。例如，像素电路层PCL可包括设置为与衬底SUB与缓冲层BFL之间的晶体管T重叠的多个遮光图案BML。例如，每个遮光图案BML可设置在衬底SUB上，使得遮光图案BML设置在用于形成每个晶体管T的半导体层SCL下方。
在实施方式中，遮光图案BML可由具有遮光特性的不透明导电材料或绝缘材料制成，并且可阻挡光从衬底SUB的后表面进入到像素电路层PCL(特别是晶体管T)中。在实施方式中，遮光图案BML可包括黑矩阵材料和/或金属，但是本公开不限于此。在实施方式中，在遮光图案BML由导电材料(例如，金属)制成的情况下，遮光图案BML可连接到每个晶体管T的任一个电极。
在实施方式中，缓冲层BFL可防止杂质扩散到每个电路元件中。缓冲层BFL可由单层或者具有至少两层的多层形成。在缓冲层BFL具有多层结构的情况下，各层可由相同的材料或不同的材料形成。在实施方式中，可省略缓冲层BFL。
在实施方式中，每个晶体管T可包括半导体层SCL、栅电极GE、第一晶体管电极ET1和第二晶体管电极ET2。尽管图8示出了其中每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2的实施方式，但是本公开不限于此。例如，在实施方式中，设置在设置于每个像素区域中的至少一个晶体管T中的第一晶体管电极ET1和/或第二晶体管电极ET2可与对应的半导体层SCL整体地形成。
半导体层SCL可设置在缓冲层BFL上。例如，半导体层SCL可设置在栅极绝缘层GI与其上形成有缓冲层BFL的衬底SUB之间。半导体层SCL可包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及设置在第一区域与第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，并且另一个可以是漏极区域。
在实施方式中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是本征半导体，其是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
栅电极GE可设置在半导体层SCL上，且栅极绝缘层GI插置在它们之间。例如，栅电极GE可设置在栅极绝缘层GI与层间绝缘层ILD之间，并且可与半导体层SCL的至少一个区域重叠。
第一晶体管电极ET1和第二晶体管电极ET2可设置在半导体层SCL和栅电极GE上方，且至少一个层间绝缘层ILD插置在它们之间。例如，第一晶体管电极ET1和第二晶体管电极ET2可设置在层间绝缘层ILD与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可电连接到半导体层SCL。例如，第一晶体管电极ET1和第二晶体管电极ET2可分别通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔连接到半导体层SCL的第一区域和第二区域。
在实施方式中，设置在像素电路PXC中的至少一个晶体管T可连接到任一个像素电极。例如，第一晶体管T1的第一晶体管电极ET1和第二晶体管电极ET2中的任一个可通过穿过钝化层PSV的第二接触孔CH2电连接到设置在钝化层PSV上方的第一光源单元LSU1的第一***电极ELT11。同样，在第二子发射区域SEA2中，第十二晶体管T12的第一晶体管电极ET1和第二晶体管电极ET2中的任一个可通过穿过钝化层PSV的第五接触孔CH5电连接到设置在钝化层PSV上方的第二光源单元LSU2的第二***电极ELT12。
在实施方式中，连接到每个像素PXL的至少一条信号线和/或电力线可设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，用于提供第二电源VSS的第二电力线PL2可设置在与晶体管T的栅电极GE的层相同的层上，并且电连接到设置在钝化层PSV上的第一光源单元LSU1和/或第二光源单元LSU2的第二像素电极ELT2，其中无论是电连接到设置在钝化层PSV上的第一光源单元LSU1的第二像素电极ELT2还是电连接到设置在钝化层PSV上的第二光源单元LSU2的第二像素电极ELT2都是通过设置在与第一晶体管电极ET1和第二晶体管电极ET2的层相同的层上的桥接图案BRP并且通过穿过钝化层PSV的至少一个第三接触孔CH3来电连接的。然而，第二电力线PL2等的结构和/或位置可以以各种方式改变。
在实施方式中，显示元件层DPL可包括像素PXL中的每个的光源单元LSU(例如，第一光源单元LSU1和第二光源单元LSU2)。例如，显示元件层DPL可包括第二像素电极ELT2、形成每个像素PXL的第一像素电极ELT1的第一***电极ELT11和第二***电极ELT12以及连接在第一像素电极ELT1和第二像素电极ELT2之间的第一发光元件LD1和第二发光元件LD2。
例如，显示元件层DPL可包括设置在每个发射区域EA中的至少一对第一像素电极ELT1和第二像素电极ELT2、设置在第一像素电极ELT1与第二像素电极ELT2之间的多个发光元件LD以及分别设置在发光元件LD的第一端EP1和第二端EP2上的第一接触电极CNE1和第二接触电极CNE2。此外，显示元件层DPL还可包括例如至少一个导电层和/或至少一个绝缘层(或绝缘图案)。例如，显示元件层DPL还可包括第一绝缘层INS1、第二绝缘层INS2和第三绝缘层INS3以及至少一对第一分隔壁PW1和第二分隔壁PW2中的至少一个。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2可设置在像素电路层PCL上。例如，至少一对第一分隔壁PW1和第二分隔壁PW2可设置在每个像素PXL的发射区域EA中。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可包括绝缘材料，该绝缘材料包括无机材料或有机材料。此外，第一分隔壁PW1和第二分隔壁PW2中的每个可具有单层结构或多层结构。换言之，第一分隔壁PW1和第二分隔壁PW2中的每个的材料和/或堆叠结构可以以各种方式改变，而不受特别限制。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可具有各种形状。例如，如图8中所示，第一分隔壁PW1和第二分隔壁PW2中的每个可具有梯形的截面形状，该梯形的截面形状的宽度从其底部到顶部减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可在其至少一侧上具有倾斜表面。然而，本公开不限于此。例如，在本公开的实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可具有半圆形或半椭圆形截面，该半圆形或半椭圆形截面的宽度向上逐渐减小。在这种情况下，第一分隔壁PW1和第二分隔壁PW2中的每个可在其至少一侧上具有弯曲表面。换言之，第一分隔壁PW1和第二分隔壁PW2中的每个的形状可以以各种方式改变，而不受特别限制。
在实施方式中，第一像素电极ELT1和第二像素电极ELT2可设置在其中形成有第一分隔壁PW1和第二分隔壁PW2的每个发射区域EA中。在实施方式中，第一像素电极ELT1和第二像素电极ELT2可在其上形成有像素电路层PCL和/或第一分隔壁PW1和第二分隔壁PW2的衬底SUB上设置在以预定距离彼此隔开的位置处。
在实施方式中，第一像素电极ELT1可设置在相应的第一分隔壁PW1上，并且第二像素电极ELT2可设置在相应的第二分隔壁PW2上。在实施方式中，第一像素电极ELT1和第二像素电极ELT2中的任一个可以是阳极电极，并且另一个可以是阴极电极。
第一像素电极ELT1和第二像素电极ELT2可分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状。例如，每个第一像素电极ELT1可通过对应的第一分隔壁PW1而在衬底SUB的高度方向上突出，并且可具有与第一分隔壁PW1的截面对应的弯曲或倾斜表面。例如，每个第一像素电极ELT1可通过设置在第一像素电极ELT1下方的第一分隔壁PW1而在衬底SUB的高度方向上突出，并且可具有与相邻的发光元件LD的第一端EP1面对的弯曲或倾斜表面。同样，每个第二像素电极ELT2可通过对应的第二分隔壁PW2而在衬底SUB的高度方向上突出，并且可具有与第二分隔壁PW2的截面对应的弯曲或倾斜表面。例如，每个第二像素电极ELT2可通过设置在第二像素电极ELT2下方的第二分隔壁PW2而在衬底SUB的高度方向上突出，并且可具有与相邻的发光元件LD的第二端EP2面对的弯曲或倾斜表面。
在实施方式中，第一像素电极ELT1和第二像素电极ELT2中的每个可包括至少一种导电材料。例如，第一像素电极ELT1和第二像素电极ELT2中的每个可包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或其合金)、导电氧化物(诸如，ITO、IZO、ZnO或ITZO)和导电聚合物(诸如，PEDOT)中的至少一种；然而，其不限于此。
在实施方式中，第一像素电极ELT1和第二像素电极ELT2中的每个可具有单层或多层结构。例如，第一像素电极ELT1和第二像素电极ELT2中的每个可包括至少一个反射电极层。此外，第一像素电极ELT1和第二像素电极ELT2中的每个还可选择性地包括设置在反射电极层上方和/或下方的至少一个透明电极层。
在实施方式中，第一像素电极ELT1和第二像素电极ELT2中的每个的反射电极层可由具有均匀反射率的导电材料形成。例如，反射电极层可包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其合金的金属中的至少一种；然而，本公开不限于此。换言之，反射电极层可由各种反射导电材料形成。
在实施方式中，第一像素电极ELT1和第二像素电极ELT2中的每个的透明电极层可由各种类型的透明电极材料形成。例如，透明电极层可包括ITO、IZO或ITZO，但本公开不限于此。
在实施方式中，第一像素电极ELT1和第二像素电极ELT2中的每个可具有三层结构，该三层结构具有ITO/Ag/ITO的堆叠结构。这样，如果第一像素电极ELT1和第二像素电极ELT2各自由至少两个层的多层结构组成，则可最小化由于信号延迟而引起的电压降。
此外，如果第一像素电极ELT1和第二像素电极ELT2中的每个包括至少一个反射电极层，则从每个发光元件LD的相对端(即，发光元件LD的第一端EP1和第二端EP2)发射的光可在其中显示图像的方向上(例如，在显示面板的正面方向上)行进。特别地，如果第一像素电极ELT1和第二像素电极ELT2分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的弯曲或倾斜表面，并且分别设置为与发光元件LD的第一端EP1和第二端EP2面对，则从每个发光元件LD的第一端EP1和第二端EP2发射的光可被第一像素电极ELT1和第二像素电极ELT2反射，并且可因此进一步可靠地在显示面板的正面方向上(例如，在衬底SUB的向上方向上)行进。由此，可提高从发光元件LD发射的光的效率。
在本公开的实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个也可用作反射构件。例如，第一分隔壁PW1和第二分隔壁PW2连同设置在第一分隔壁PW1和第二分隔壁PW2上的第一像素电极ELT1和第二像素电极ELT2可用作用于增强从发光元件LD中的每个发射的光的效率的反射组件。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2可具有相同的高度，使得第一像素电极ELT1和第二像素电极ELT2可具有相同的高度。这样，如果第一像素电极ELT1和第二像素电极ELT2具有相同的高度，则发光元件LD可以更可靠地连接在第一像素电极ELT1与第二像素电极ELT2之间。然而，本公开不限于此。例如，第一像素电极ELT1和第二像素电极ELT2的形状、结构、高度和/或相对设置关系可以以各种方式改变。
第一像素电极ELT1和第二像素电极ELT2中的每个上可选择性地设置有至少一个导电覆盖层。例如，每个第一像素电极ELT1上可形成有第一导电覆盖层以覆盖第一像素电极ELT1。每个第二像素电极ELT2上可形成有第二导电覆盖层以覆盖第二像素电极ELT2。
第一导电覆盖层和第二导电覆盖层中的每个可由诸如ITO或IZO的透明导电材料形成，以最小化从发光元件LD发射的光的损失。然而，本公开不限于此。例如，第一导电覆盖层和第二导电覆盖层的材料可以以各种方式改变。
在第一像素电极ELT1和第二像素电极ELT2中的每个上方形成有至少一个导电覆盖层的情况下，可防止第一像素电极ELT1和第二像素电极ELT2由于在制造显示面板的工艺期间可能发生的缺陷而被损坏。此外，第一导电覆盖层和第二导电覆盖层可增强设置有像素电路层PCL等的衬底SUB与第一像素电极ELT1和第二像素电极ELT2之间的粘合力。在实施方式中，可省略第一导电覆盖层和第二导电覆盖层中的至少一个。可替代地，在实施方式中，第一导电覆盖层和第二导电覆盖层可被认为分别是第一像素电极ELT1和第二像素电极ELT2的组件。例如，第一像素电极ELT1和第二像素电极ELT2中的每个可具有包括反射电极层和导电覆盖层的多层结构。
在实施方式中，第一绝缘层INS1可设置在其中设置有至少一对第一像素电极ELT1和第二像素电极ELT2的每个发射区域EA中。在实施方式中，第一绝缘层INS1可设置在像素电路层PCL与发光元件LD之间。第一绝缘层INS1可稳定地支撑发光元件LD，并且防止发光元件LD从其正确位置移位。
第一绝缘层INS1可部分地覆盖第一像素电极ELT1和第二像素电极ELT2中的每个。例如，第一绝缘层INS1可形成为覆盖第一像素电极ELT1和第二像素电极ELT2中的每个的一个区域，并且可包括开口，以暴露第一像素电极ELT1和第二像素电极ELT2中的每个的另一区域。在这种情况下，在与第一绝缘层INS1的开口对应的区域中，第一像素电极ELT1和第二像素电极ELT2可分别与设置在其上方的第一接触电极CNE1和第二接触电极CNE2接触。因此，第一像素电极ELT1和第二像素电极ELT2可分别连接到并且电连接到第一接触电极CNE1和第二接触电极CNE2。在实施方式中，第一绝缘层INS1可在每个发射区域EA中以独立的图案形成。例如，在实施方式中，第一绝缘层INS1可由仅部分地设置在发光元件LD中的每个下方的单独的图案形成。
在实施方式中，可在其中设置有第一绝缘层INS1的每个发射区域EA中供应并对准多个发光元件LD。例如，可在第一子发射区域SEA1中供应并对准至少一个第一发光元件LD1，并且可在第二子发射区域SEA2中供应并对准至少一个第二发光元件LD2。
在实施方式中，在将预定电压施加至第一像素电极ELT1和第二像素电极ELT2的情况下，发光元件LD可通过在第一像素电极ELT1与第二像素电极ELT2之间形成的电场而自对准。因此，发光元件LD可设置在第一像素电极ELT1与第二像素电极ELT2之间。
每个发光元件LD的形状和/或结构不限于图8中所示的实施方式等。例如，每个发光元件LD可具有各种已知的形状、截面结构和/或连接结构。
在实施方式中，覆盖发光元件LD的各上表面的部分的第二绝缘层INS2可设置在设置有发光元件LD的每个发射区域EA中。在实施方式中，第二绝缘层INS2可选择性地仅设置在发光元件LD的上部上，而不覆盖发光元件LD的至少相对端，即，第一端EP1和第二端EP2。第二绝缘层INS2可在每个发射区域EA中形成为独立的图案；然而，本公开不限于此。
在实施方式中，第一接触电极CNE1和第二接触电极CNE2可设置在其中设置有第二绝缘层INS2的每个发射区域EA中。在实施方式中，第一接触电极CNE1和第二接触电极CNE2可通过相同的工艺形成在相同的层上。然而，本公开不限于此。例如，在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可通过不同的工艺形成在不同的层上。
在实施方式中，第一接触电极CNE1可设置在设置于对应的发射区域EA中的第一像素电极ELT1上，使得第一接触电极CNE1与第一像素电极ELT1接触。例如，第一接触电极CNE1可设置在第一像素电极ELT1的未被第一绝缘层INS1覆盖的一个区域上，使得第一接触电极CNE1与第一像素电极ELT1接触。此外，第一接触电极CNE1可设置在设置于对应的发射区域EA中的至少一个发光元件LD的第一端EP1上，使得第一接触电极CNE1与第一端EP1接触。换言之，第一接触电极CNE1可设置为覆盖第一像素电极ELT1的至少一个区域和发光元件LD的第一端EP1。由于第一接触电极CNE1，设置在每个发射区域EA中的至少一个发光元件LD的第一端EP1可电连接到设置在对应的发射区域EA中的第一像素电极ELT1。
在实施方式中，第二接触电极CNE2可设置在设置于对应的发射区域EA上的第二像素电极ELT2上，使得第二接触电极CNE2与第二像素电极ELT2接触。例如，第二接触电极CNE2可设置在第二像素电极ELT2的未被第一绝缘层INS1覆盖的一个区域上，使得第二接触电极CNE2与第二像素电极ELT2接触。此外，第二接触电极CNE2可设置在设置于对应的发射区域EA上的至少一个发光元件LD的第二端EP2上，使得第二接触电极CNE2与第二端EP2接触。换言之，第二接触电极CNE2可设置为覆盖第二像素电极ELT2的至少一个区域和发光元件LD的第二端EP2。由于第二接触电极CNE2，设置在每个发射区域EA中的至少一个发光元件LD的第二端EP2可电连接到设置在对应的发射区域EA中的第二像素电极ELT2。
在实施方式中，第三绝缘层INS3可设置在其中设置有第一接触电极CNE1和第二接触电极CNE2的每个发射区域EA中。在实施方式中，第三绝缘层INS3可形成为覆盖设置在对应的发射区域EA中的第一像素电极ELT1和第二像素电极ELT2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
在实施方式中，第一绝缘层INS1至第三绝缘层INS3中的每个可具有单层或多层结构，并且可包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1至第三绝缘层INS3中的每个可包括各种已知的有机或无机绝缘材料(包括SiNx)，并且第一绝缘层INS1至第三绝缘层INS3中的每个的材料不受特别限制。第一绝缘层INS1至第三绝缘层INS3可包括各不同的绝缘材料，或者第一绝缘层INS1至第三绝缘层INS3中的至少一些可包括相同的绝缘材料。
发射区域EA周围可设置有堤部BNK。例如，堤部BNK可设置在像素PXL之间以围绕每个发射区域EA。在实施方式中，堤部BNK可设置在像素电路层PCL与第三绝缘层INS3之间的任意层上，但是本公开不限于此。例如，堤部BNK可设置在第一绝缘层INS1上，如图8中所示。在实施方式中，堤部BNK可设置在与第一分隔壁PW1和第二分隔壁PW2的层相同的层上。在这种情况下，堤部BNK可与第一分隔壁PW1和第二分隔壁PW2同时形成。
在实施方式中，堤部BNK可包括至少一种不透明材料并且因此具有遮光特性。例如，堤部BNK可包括黑矩阵材料，但本公开不限于此。
在本公开中，堤部BNK的位置和/或组成材料可以以各种方式改变。在实施方式中，还可在堤部BNK的至少一个表面上形成未示出的反射层等。例如，未示出的反射层可设置在堤部BNK的侧壁上。在这种情况下，可提高从每个像素PXL发射的光的效率。
在实施方式中，外涂层OC可设置在其上设置有第一像素电极ELT1和第二像素电极ELT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、第一绝缘层INS1至第三绝缘层INS3以及堤部BNK的衬底SUB上。例如，外涂层OC可形成在像素单元100的整个表面上，并覆盖其上形成有显示元件层DPL的衬底SUB的上表面。在实施方式中，外涂层OC可包括用于保护显示元件层DPL的组件的至少一个无机层和/或有机层，并且可包括各种功能层等。
图9示出了根据本发明的实施方式的像素PXL。图10示出了图9中所示的像素PXL的光源单元LSU的实施方式。图9和图10示出了根据图5和图7的实施方式的像素PXL的变型。使用相同的附图标记表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。
参考图9和图10，第一子发射区域SEA1和第二子发射区域SEA2可具有不同的表面面积。例如，第二子发射区域SEA2可具有对应于第一子发射区域SEA1的表面面积的近似两倍的表面面积，但是本公开不限于此。
此外，第一***电极ELT11和第二***电极ELT12可在数量和/或尺寸(例如，长度等)上不同。例如，第一***电极ELT11和第二***电极ELT12的数量可分别与第一子发射区域SEA1和第二子发射区域SEA2的数量相同。第一***电极ELT11和第二***电极ELT12可具有基本上相同的宽度，并且每个第二***电极ELT12可具有对应于每个第一***电极ELT11的长度的近似两倍的长度。
在前述实施方式的情况下，设置在第二光源单元LSU2中的第二发光元件LD2的数量(特别是设置在第二子发射区域SEA2中的有效发光元件的数量)可大于设置在第一光源单元LSU1中的第一发光元件LD1的数量(特别是设置在第一子发射区域SEA1中的有效发光元件的数量)。例如，设置在第二子发射区域SEA2中的第二发光元件LD2的数量可对应于设置在第一子发射区域SEA1中的第一发光元件LD1的数量的近似两倍。在这种情况下，第一光源单元LSU1和第二光源单元LSU2可具有不同的亮度特性。在本公开的实施方式中，考虑到第一子发射区域SEA1和第二子发射区域SEA2的表面面积和/或设置在第一光源单元LSU1和第二光源单元LSU2中的发光元件LD的数量，可通过调整待应用于第一数据信号和第二数据信号的伽马值来控制每个像素PXL的亮度和伽马特性。
图11示出了根据本公开的实施方式的时序控制器140。例如，图11示出了可设置在图4的显示装置中的时序控制器140的实施方式。图12示出了图11中所示的伽马存储器141的实施方式。
参考图4至图12，根据本公开的实施方式的时序控制器140可接收输入图像数据RGB，并通过使用输入图像数据RGB生成第一转换数据DATA1和第二转换数据DATA2。例如，时序控制器140可生成与每个像素数据对应的第一转换数据DATA1和第二转换数据DATA2，并且可以输出各像素PXL的包括第一转换数据DATA1和第二转换数据DATA2的帧数据DATA。为此，时序控制器140可包括伽马存储器141和数据转换器142。
伽马存储器141可存储设置为用于各像素PXL(例如，颜色的各子像素)的不同值的第一伽马值和第二伽马值。例如，伽马存储器141可包括：第一查找表LUT1，第一查找表LUT1中存储有与红色像素(或者也称为“第一子像素”)对应的第一红色数字伽马值GAMr1；第二查找表LUT2，第二查找表LUT2中存储有与红色像素对应的第二红色数字伽马值GAMr2；第三查找表LUT3，第三查找表LUT3中存储有与绿色像素(或者也称为“第二子像素”)对应的第一绿色数字伽马值GAMg1；第四查找表LUT4，第四查找表LUT4中存储有与绿色像素对应的第二绿色数字伽马值GAMg2；第五查找表LUT5，第五查找表LUT5中存储有与蓝色像素(或者也称为“第三子像素”)对应的第一蓝色数字伽马值GAMb1；第六查找表LUT6，第六查找表LUT6中存储有与蓝色像素对应的第二蓝色数字伽马值GAMb2。
数据转换器142可通过分别将第一伽马值和第二伽马值应用于与每个像素PXL对应的图像数据(即，每个像素PXL的像素数据)来生成不同的第一转换数据DATA1和第二转换数据DATA2。例如，数据转换器142可生成通过将第一红色数字伽马值GAMr1和第二红色数字伽马值GAMr2分别应用于与每个红色像素对应的像素数据而获得的第一红色转换数据DATAr1和第二红色转换数据DATAr2、通过将第一绿色数字伽马值GAMg1和第二绿色数字伽马值GAMg2分别应用于与每个绿色像素对应的像素数据而获得的第一绿色转换数据DATAg1和第二绿色转换数据DATAg2以及通过将第一蓝色数字伽马值GAMb1和第二蓝色数字伽马值GAMb2分别应用于与每个蓝色像素对应的像素数据而获得的第一蓝色转换数据DATAb1和第二蓝色转换数据DATAb2。
从数据转换器142生成的第一转换数据DATA1和第二转换数据DATA2可被供应至数据驱动器130。在实施方式中，数据转换器142可以输出帧数据DATA使得与每个像素PXL对应的第一转换数据DATA1和第二转换数据DATA2被交替地提供。例如，时序控制器140可交替地输出第一转换数据DATA1和第二转换数据DATA2。例如，当输出每个帧数据DATA时，数据转换器142可顺序地输出针对第一像素(下文中，称为“第一像素”)的第一转换数据DATA1和第二转换数据DATA2，并且随后顺序地输出针对第二像素(下文中，称为“第二像素”)的第一转换数据DATA1和第二转换数据DATA2。以此方式，数据转换器142可在每个帧中输出与像素PXL对应的第一转换数据DATA1和第二转换数据DATA2。然而，本公开不限于此。例如，在实施方式中，数据转换器142可同时输出与每个像素PXL对应的第一转换数据DATA1和第二转换数据DATA2。
图13示出了根据本发明的实施方式的数据驱动器130。例如，图13示出了可设置在图4的显示装置中的数据驱动器130的实施方式。
参考图4至图13，根据本公开的实施方式的数据驱动器130可生成分别与第一转换数据DATA1和第二转换数据DATA2对应的第一数据信号DS1和第二数据信号DS2，并且可将第一数据信号DS1和第二数据信号DS2供应至对应的像素PXL的第一数据线D1和第二数据线D2。例如，数据驱动器130可响应于从时序控制器140供应的每个第一转换数据DATA1而生成第一数据信号DS1，并且可将第一数据信号DS1输出到每条第一数据线D1。数据驱动器130可响应于从时序控制器140供应的每个第二转换数据DATA2而生成第二数据信号DS2，并且可将第二数据信号DS2输出到每条第二数据线D2。
例如，数据驱动器130可包括与设置在第j列中的像素PXL的第一数据线D1[j]和第二数据线D2[j]连接的第j个第一通道CH1[j]和第j个第二通道CH2[j]。在实施方式中，第j个第一通道CH1[j]可接收每条水平线的第j个像素PXL的第一转换数据DATA1，并且可生成与其对应的第一数据信号DS1。第j个第二通道CH2[j]可接收每条水平线的第j个像素PXL的第二转换数据DATA2，并且可生成与其对应的第二数据信号DS2。
在实施方式中，数据驱动器130可包括移位寄存器电路131、采样锁存器电路132、保持锁存器电路133、数据信号发生器134和缓冲器电路135。移位寄存器电路131、采样锁存器电路132和保持锁存器电路133可形成数据驱动器130的输入组件。缓冲器电路135可形成数据驱动器130的输出组件。
移位寄存器电路131可被供应来自时序控制器140的源极起始脉冲SSP和源极采样时钟SSC。移位寄存器电路131可在源极采样时钟SSC的每个周期中移位源极起始脉冲SSP，并且可顺序地生成采样脉冲。为此，移位寄存器电路131可包括多个移位寄存器。例如，移位寄存器电路131可包括数量与第一数据线D1和第二数据线D2的数量对应的移位寄存器。例如，在像素单元100中设置有m个垂直像素列(其中m是自然数)的情况下，移位寄存器电路131可包括用于向每个像素PXL供应第一数据信号DS1和第二数据信号DS2的至少2m个移位寄存器。
采样锁存器电路132可响应于从移位寄存器电路131顺序地供应的采样脉冲而顺序地存储从时序控制器140供应的第一转换数据DATA1和第二转换数据DATA2。为此，采样锁存器电路132可包括多个采样锁存器。例如，采样锁存器电路132可包括数量与第一数据线D1和第二数据线D2的数量对应的采样锁存器，例如，2m个采样锁存器。在实施方式中，与第一像素对应的第一转换数据DATA1可被存储在第一通道的采样锁存器中，并且与第一像素对应的第二转换数据DATA2可被存储在第二通道的采样锁存器中。此外，与第二像素对应的第一转换数据DATA1可被存储在第三通道的采样锁存器中，并且与第二像素对应的第二转换数据DATA2可被存储在第四通道的采样锁存器中。这样，每个采样锁存器中可存储有与任一个像素PXL对应的第一转换数据DATA1或第二转换数据DATA2。
保持锁存器电路133可从时序控制器140接收源极输出使能信号SOE。当源极输出使能信号SOE被输入到保持锁存器电路133时，保持锁存器电路133可从采样锁存器电路132接收第一转换数据DATA1和第二转换数据DATA2，并且可存储第一转换数据DATA1和第二转换数据DATA2。例如，保持锁存器电路133可响应于源极输出使能信号SOE而从采样锁存器电路132同时接收第一转换数据DATA1和第二转换数据DATA2。此外，当源极输出使能信号SOE被输入到保持锁存器电路133时，保持锁存器电路133可将存储在其中的第一转换数据DATA1和第二转换数据DATA2供应至数据信号发生器134。为此，保持锁存器电路133可包括多个保持锁存器。例如，保持锁存器电路133可包括数量与第一数据线D1和第二数据线D2的数量对应的保持锁存器，例如，2m个保持锁存器。
尽管图13示出了移位寄存器电路131、采样锁存器电路132和保持锁存器电路133形成数据驱动器130的输入组件的实施方式，但是本公开不限于此。例如，输入组件还可包括各种其它已知的配置。
数据信号发生器134可通过分别使用从输入组件供应的第一转换数据DATA1和第二转换数据DATA2而生成第一数据信号DS1和第二数据信号DS2。为此，数据信号发生器134可包括设置在每个通道上的多个数模转换器。每个数模转换器(下文中，称为“DAC”)可响应于供应至DAC的第一转换数据DATA1或第二转换数据DATA2来选择与每个灰度级对应的伽马电压Vgam中的任一个，并且可将所选择的伽马电压Vgam作为第一数据信号DS1或第二数据信号DS2供应至缓冲器电路135的每个通道。例如，设置在数据信号发生器134的第一通道上的第一DAC可生成与第一像素的第一转换数据DATA1对应的第一数据信号DS1，并且可将第一数据信号DS1供应至设置在缓冲器电路135的第一通道上的第一缓冲器。设置在数据信号发生器134的第二通道上的第二DAC可生成与第一像素的第二转换数据DATA2对应的第二数据信号DS2，并且可将第二数据信号DS2供应至设置在缓冲器电路135的第二通道上的第二缓冲器。同样，设置在数据信号发生器134的第三通道上的第三DAC可生成与第二像素的第一转换数据DATA1对应的第一数据信号DS1，并且可将第一数据信号DS1供应至设置在缓冲器电路135的第三通道上的第三缓冲器。设置在数据信号发生器134的第四通道上的第四DAC可生成与第二像素的第二转换数据DATA2对应的第二数据信号DS2，并且可将第二数据信号DS2供应至设置在缓冲器电路135的第四通道上的第四缓冲器。以此方式，数据信号发生器134可生成与每个像素PXL的第一转换数据DATA1和第二转换数据DATA2对应的第一数据信号DS1和第二数据信号DS2，并且可将第一数据信号DS1和第二数据信号DS2输出到缓冲器电路135的每个通道。
缓冲器电路135可包括设置在数据驱动器130的相应通道上的多个缓冲器。缓冲器电路135可分别向第一数据线D1和第二数据线D2供应从数据信号发生器134供应的第一数据信号DS1和第二数据信号DS2。例如，缓冲器电路135可向第一条第一数据线D1[1]供应从数据信号发生器134的第一通道供应的第一像素的第一数据信号DS1，并且可向第一条第二数据线D2[1]供应从数据信号发生器134的第二通道供应的第一像素的第二数据信号DS2。以此方式，缓冲器电路135可分别向第一数据线D1和第二数据线D2供应从数据信号发生器134供应的第一数据信号DS1和第二数据信号DS2。
根据上述实施方式的数据驱动器130可包括数量与第一数据线D1和第二数据线D2的数量对应的数据通道。例如，数据驱动器130可包括与各条第一数据线D1对应的奇数编号的数据通道(下文中，称为“第一数据通道”)以及与各条第二数据线D2对应的偶数编号的数据通道(下文中，称为“第二数据通道”)。例如，数据驱动器130可包括m个第j个数据通道对CH[j](其中j是大于或等于1且小于或等于m的自然数)，第j个数据通道对CH[j]包括第j个第一数据通道CH1[j]和第j个第二数据通道CH2[j]，第j个第一数据通道CH1[j]和第j个第二数据通道CH2[j]各自连接到设置在第j条垂直线上的像素PXL。
数据驱动器130可生成与每个像素PXL的第一转换数据DATA1和第二转换数据DATA2对应的第一数据信号DS1和第二数据信号DS2。从数据驱动器130生成的第一数据信号DS1和第二数据信号DS2可通过相应的第一数据线D1和第二数据线D2供应至每个像素PXL。
图14和图15各自示出了根据本公开的实施方式的伽马设置方法。例如，图14和图15示出了针对具有不同结构的各像素PXL的第一伽马值和第二伽马值的实施方式。
详细地，图14示出了像素PXL的第一伽马值和第二伽马值的实施方式，其中，如在图5和图7中所示的实施方式中所描述的那样，第一子发射区域SEA1和第二子发射区域SEA2具有1∶1的尺寸比，并且基本上相同或相似数量的第一发光元件LD1和第二发光元件LD2设置在第一子发射区域SEA1和第二子发射区域SEA2中。图15示出了像素PXL的第一伽马值和第二伽马值的实施方式，其中，如在图9和图10中所示的实施方式中所描述的那样，第一子发射区域SEA1和第二子发射区域SEA2具有1∶2的尺寸比，并且不同数量的第一发光元件LD1和第二发光元件LD2(例如，与近似1∶2对应的数量)设置在第一子发射区域SEA1和第二子发射区域SEA2中。
参考图4至图15，第一伽马值GAM1和第二伽马值GAM2(或者第一伽马曲线和第二伽马曲线)设置为不同的值。因此，通过第一伽马值GAM1所应用至的第一数据信号DS1驱动的第一光源单元LSU1可显示第一伽马特性。通过第二伽马值GAM2所应用至的第二数据信号DS2驱动的第二光源单元LSU2可显示第二伽马特性。每个像素PXL可发射与从第一光源单元LSU1和第二光源单元LSU2发射的光的量的总和对应的光，并且可显示与第一伽马特性和第二伽马特性的组合对应的伽马特性。例如，每个像素PXL可显示与第三伽马值GAM3对应的伽马特性，其中反映了第一伽马值GAM1和第二伽马值GAM2的组合。
在实施方式中，第三伽马值GAM3可以是目标伽马值，即，与期望从像素PXL最终显示的伽马特性对应的伽马值。例如，第三伽马值GAM3可设置为针对人的视觉特性而优化的2.2伽马。考虑到像素PXL的结构(例如，设置在相应的第一子发射区域SEA1和第二子发射区域SEA2中的有效发光元件的数量的比率)，第一伽马值GAM1和第二伽马值GAM2可设置为不同的值以获得最终期望的第三伽马值GAM3。
在本公开的实施方式中，第一伽马值GAM1和第二伽马值GAM2可设置为使得仅在与预定参考灰度级值或更低灰度级值对应的低灰度级区域中驱动第一光源单元LSU1，并且在另一高灰度级区域中驱动第一光源单元LSU1和第二光源单元LSU2二者。例如，第二伽马值GAM2可以是伽马值集，使得在与参考灰度级值或更低灰度级值对应的低灰度级区域中第二驱动电流不被供应至第二光源单元LSU2。
在本公开的实施方式中，在与参考灰度级值或更低灰度级值对应的低灰度级区域中，仅驱动设置在每个像素PXL中的发光元件LD的一些发光元件(例如，设置在第一光源单元LSU1中的至少一个第一发光元件LD1)，使得可克服控制精细电流中的困难，并且可增强像素PXL和包括像素PXL的显示装置的低灰度级表达能力。此外，在另一高灰度级区域中，可驱动第一光源单元LSU1和第二光源单元LSU2二者，使得可有效地表达期望的亮度。
图16示出了根据本公开的实施方式的显示装置。例如，图16示出了根据图4的实施方式的显示装置的变型。使用相同的附图标记来表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。
参考图16，时序控制器140’可通过重新排列输入图像数据RGB来生成帧数据DATA，并且可将帧数据DATA输出到数据驱动器130’。例如，时序控制器140’可通过响应于每个显示面板的规格而重新排列输入图像数据RGB来生成帧数据DATA。
数据驱动器130’可响应于帧数据DATA而针对每个像素PXL生成第一数据信号DS1和第二数据信号DS2，并且可将第一数据信号DS1和第二数据信号DS2分别输出到第一数据线D1和第二数据线D2。在实施方式中，数据驱动器130’可通过分别将第一伽马值GAM1和第二伽马值GAM2应用于与每个像素PXL对应的像素数据来生成第一数据信号DS1和第二数据信号DS2。例如，数据驱动器130’可响应于每个灰度级而接收不同的第一伽马电压Vgam1和第二伽马电压Vgam2，并且可通过分别将第一伽马电压Vgam1和第二伽马电压Vgam2应用于包括在帧数据DATA中的每个像素数据来生成第一数据信号DS1和第二数据信号DS2。
在实施方式中，伽马电压发生器160’可包括第一伽马电压发生器161和第二伽马电压发生器162，第一伽马电压发生器161和第二伽马电压发生器162配置为响应于每个灰度级而生成具有不同伽马特性的第一伽马电压Vgam1和第二伽马电压Vgam2。例如，第一伽马电压发生器161可根据第一伽马值GAM1生成用于显示第一伽马特性的灰度级电压Va0至Va255。第二伽马电压发生器162可根据第二伽马值GAM2生成用于显示第二伽马特性的灰度级电压Vb0至Vb255。从第一伽马电压发生器161和第二伽马电压发生器162生成的第一伽马电压Vgam1和第二伽马电压Vgam2可被供应至数据驱动器130’，并且分别用于生成第一数据信号DS1和第二数据信号DS2。
图17示出了根据本公开的实施方式的数据驱动器130’。例如，图17是示出可应用于根据图16的实施方式的显示装置的数据驱动器130’的实施方式的图，并示出了图13的数据驱动器130的变型。在图17中，使用相同的附图标记表示与上述实施方式的组件类似或相同的组件，并且将省略对其的详细描述。
参考图16和图17，设置在移位寄存器电路131中的每个移位寄存器可向设置在采样锁存器电路132中的一对采样锁存器同时供应采样脉冲。包括在帧数据DATA中的每个像素数据可同时存储在与每个像素PXL对应的一对采样锁存器中，并且然后可通过保持锁存器电路133同时供应至设置在数据信号发生器134中的一对DAC。
在实施方式中，数据信号发生器134可接收分别与第一伽马值VGAM1和第二伽马值VGAM2对应的第一伽马电压Vgam1和第二伽马电压Vgam2。例如，奇数编号的DAC可接收第一伽马电压Vgam1并生成与每个像素数据对应的第一数据信号DS1。偶数编号的DAC可接收第二伽马电压Vgam2并生成与每个像素数据对应的第二数据信号DS2。
以此方式，数据驱动器130’可通过分别将第一伽马值VGAM1和第二伽马值VGAM2应用于与每个像素PXL对应的像素数据来生成第一数据信号DS1和第二数据信号DS2。从数据驱动器130’生成的第一数据信号DS1和第二数据信号DS2可分别输出到第一数据线D1和第二数据线D2。
图18示出了根据本发明的实施方式的显示装置。例如，图18示出了图4和图16的实施方式的变型。使用相同的附图标记表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。
参考图18，时序控制器140’可通过重新排列输入图像数据RGB而生成帧数据DATA，并且可将帧数据DATA输出到数据驱动器130。例如，时序控制器140’可通过响应于每个显示面板的规格而重新排列输入图像数据RGB来生成帧数据DATA。
数据驱动器130”可响应于帧数据DATA而针对每个像素PXL’生成数据信号，并且可将该数据信号输出到对应的像素PXL’的数据线D。在实施方式中，当m个像素PXL’设置在像素单元100的每条水平线上时，数据驱动器130”可包括连接到相应像素PXL’的m个数据通道。在每个水平周期期间，数据驱动器130”可向对应的水平线的像素PXL’供应相应的数据信号。在实施方式中，待应用于从数据驱动器130”输出的数据信号的伽马值可对应于与期望由像素PXL’最终显示的伽马特性对应的目标伽马值。
在实施方式中，用于生成数据信号的伽马值可由时序控制器140’和/或伽马电压发生器160控制。例如，时序控制器140’可生成帧数据DATA，并且可将帧数据DATA输出到数据驱动器130”，其中响应于待应用于数据信号的伽马值而将预定数字伽马值应用于帧数据DATA。在实施方式中，伽马电压发生器160可生成与待应用于数据信号的伽马值对应的预定的伽马电压Vgam，并且可将伽马电压Vgam输出到数据驱动器130”。
图19示出了根据本发明的实施方式的像素PXL’，并且图20示出了图19的二极管DI的实施方式。例如，图19是示出可应用于根据图18的实施方式的显示装置的像素PXL’的实施方式的图，并且图19示出了图5的像素PXL的变型。在图19中，使用相同的附图标记表示与上述实施方式的组件类似或相同的组件，并且将省略对其的详细描述。
参考图18至图20，根据本公开的实施方式的像素PXL’还可包括在第一数据线D1[j]与第二数据线D2[j]之间以任一方向连接的二极管DI。每个像素PXL’可通过第一数据线D1[j]和第二数据线D2[j]中的任一条连接到数据驱动器130”的每个通道。
例如，二极管DI可以以从第二数据线D2[j]朝第一数据线D1[j]的方向连接。在此情况下，第一数据线D1[j]可经由二极管DI连接到对应的像素PXL’的数据线D[j]，并且第二数据线D2[j]可直接连接到对应的像素PXL’的数据线D[j]。
因此，待供应至第一数据线D1[j]的第一数据信号DS1和待供应至第二数据线D2[j]的第二数据信号DS2可具有不同的电压电平。例如，可将第一数据信号DS1供应至第一数据线D1[j]，其中，第一数据信号DS1的电压比待供应至第二数据线D2[j]的第二数据信号DS2的电压低二极管DI的阈值电压。
在实施方式中，形成像素电路PXC的晶体管T(例如，第一晶体管T1和第七晶体管T7)中的每个可以是P型晶体管。在这种情况下，如果第一数据信号DS1的电压电平低于第二数据信号DS2的电压电平，则流向第一光源单元LSU1的第一驱动电流大于流向第二光源单元LSU2的第二驱动电流。因此，第一光源单元LSU1可以以比第二光源单元LSU2的亮度高的亮度发射光。
在实施方式中，二极管DI可由晶体管TR形成，晶体管TR的栅电极连接到源电极或漏电极。然而，本公开不限于此，并且例如，可以以各种方式改变二极管DI的类型和/或结构。
图21示出了根据本公开的实施方式的数据驱动器130”。例如，图21是示出可应用于根据图18的实施方式的显示装置的数据驱动器130”的实施方式的图，并且图21示出了图13的数据驱动器130的变型。在图21中，使用相同的附图标记表示与上述实施方式的组件类似或相同的组件，并且将省略对其的详细描述。
参考图18至图21，数据驱动器130”可包括连接到每个像素PXL’的数据线D[j]的m个数据通道。数据驱动器130”可通过使用从时序控制器140’供应的帧数据DATA和数据控制信号以及从伽马电压发生器160供应的伽马电压Vgam来针对设置在每条水平线中的像素PXL’生成数据信号(例如，像素PXL的相应第二数据信号DS2)，并且然后数据驱动器130”可在每个水平周期期间将数据信号供应至对应的水平线的像素PXL’。
为此，数据驱动器130”可包括移位寄存器电路131、采样锁存器电路132、保持锁存器电路133、数据信号发生器134和缓冲器电路135。除了包括在数据驱动器130”中的数据通道的数量是根据图13的实施方式的数据驱动器130的数据通道的数量的一半的特征之外，根据前述实施方式的数据驱动器130”可具有与图13的实施方式的数据驱动器130的结构和驱动方法基本上相似的结构和驱动方法。因此，将省略对根据本实施方式的数据驱动器130”的结构和驱动方法的详细描述。
图22示出了根据本发明的实施方式的伽马设置方法。例如，图22示出了根据图18和图19的实施方式的可应用于像素PXL’以及包括像素PXL’的显示装置的第一伽马值和第二伽马值。
参考图18至图22，可将具有不同电压电平的第一数据信号DS1和第二数据信号DS2供应至每个像素PXL’的第一驱动电路PXC1和第二驱动电路PXC2。例如，可将从数据驱动器130”输出的数据信号(例如，第二数据信号DS2)供应至第二驱动电路PXC2，并且可将具有比第二数据信号DS2的电压低二极管DI的阈值电压的电压的第一数据信号DS1供应至第一驱动电路PXC1。
在实施方式中，由通过第一数据信号DS1驱动的第一光源单元LSU1表现出的第一伽马特性(例如，第一伽马曲线)可与由通过第二数据信号DS2驱动的第二光源单元LSU2表现出的第二伽马特性(例如，第二伽马曲线)基本上相似或相同。这里，由于第一数据信号DS1的电压电平与第二数据信号DS2的电压电平彼此不同，因此响应于从数据驱动器130”供应至相应像素PXL’的相应数据信号而从第一光源单元LSU1和第二光源单元LSU2发射的光的亮度值可彼此不同。例如，在第一晶体管T1和第七晶体管T7二者均是P型晶体管的情况下，供应有具有相对低的电压电平的第一数据信号DS1的第一光源单元LSU1可以以比第二光源单元LSU2的亮度高的亮度发射光。
在前述实施方式中，还可将伽马值(例如，第二伽马值)控制为使得在与预定参考灰度级值或更低灰度级值对应的低灰度级区域中，仅驱动设置在每个像素PXL’中的发光元件LD中的一些发光元件(例如，仅设置在第一光源单元LSU1中的至少一个第一发光元件LD1)。因此，可增强像素PXL’和包括像素PXL’的显示装置的低灰度级表达能力。此外，在另一高灰度级区域中，可驱动第一光源单元LSU1和第二光源单元LSU2，使得可有效地显示期望的亮度。
尽管通过详细的实施方式描述了本公开，但是应当注意，上述实施方式仅仅是说明性的，而不应当被认为是限制性的。本领域的技术人员应当理解，在不背离本公开的范围的情况下，可在本文中进行各种改变、替换和交替。
本公开的范围不受本说明书的详细描述的限制，并且应当由所附权利要求来限定。此外，从权利要求的含义和范围以及其等同得到的本公开的所有改变或变型应当被解释为包括在本公开的范围内。

Claims (20)

1.像素，包括：
第一子发射区域和第二子发射区域，由堤部整体地围绕；
第一光源单元，设置在所述第一子发射区域中，并且包括连接在第二电源和至少一个第一***电极之间的至少一个第一发光元件；
第二光源单元，设置在所述第二子发射区域中，并且包括连接在所述第二电源和与所述第一***电极分离的至少一个第二***电极之间的至少一个第二发光元件；
第一驱动电路，连接在第一电源和所述第一***电极之间，并且配置为响应于供应至第一数据线的第一数据信号而向所述第一光源单元供应第一驱动电流；以及
第二驱动电路，连接在所述第一电源和所述第二***电极之间，并且配置为响应于供应至第二数据线的第二数据信号而向所述第二光源单元供应第二驱动电流。
2.根据权利要求1所述的像素，
其中，所述第一数据信号是通过将第一伽马值应用于每个像素数据而获得的数据信号，以及
其中，所述第二数据信号是通过将第二伽马值应用于所述每个像素数据而获得的数据信号。
3.根据权利要求1所述的像素，其中，所述第一驱动电路包括：
第一驱动晶体管，连接在所述第一电源和所述第一***电极之间，并且包括连接到第一节点的栅电极；
第一开关晶体管，连接在所述第一驱动晶体管的一个电极和所述第一数据线之间，并且包括连接到扫描线的栅电极；以及
第一电容器，连接在所述第一电源和所述第一节点之间。
4.根据权利要求3所述的像素，其中，所述第二驱动电路包括：
第二驱动晶体管，连接在所述第一电源和所述第二***电极之间，并且包括连接到第二节点的栅电极；
第二开关晶体管，连接在所述第二驱动晶体管的一个电极和所述第二数据线之间，并且包括连接到所述扫描线的栅电极；以及
第二电容器，连接在所述第一电源与所述第二节点之间。
5.根据权利要求1所述的像素，
其中，所述第一子发射区域的表面面积和所述第二子发射区域的表面面积彼此相同，以及
其中，所述第一***电极的数量和所述第二***电极的数量彼此相同，并且所述第一***电极的尺寸和所述第二***电极的尺寸彼此相同。
6.根据权利要求1所述的像素，
其中，所述第一子发射区域的表面面积和所述第二子发射区域的表面面积彼此不同，以及
其中，所述第一***电极的数量和所述第二***电极的数量彼此不同，并且所述第一***电极的尺寸和所述第二***电极的尺寸彼此不同。
7.根据权利要求1所述的像素，还包括在所述第一数据线和所述第二数据线之间以一个方向连接的二极管。
8.根据权利要求7所述的像素，其中，所述第一数据信号和所述第二数据信号具有不同的电压电平。
9.显示装置，包括：
时序控制器，配置为响应于输入图像数据而输出帧数据；
数据驱动器，配置为响应于所述帧数据而针对每个像素生成至少一个数据信号，并将所述数据信号输出到数据线；以及
多个像素，各自连接到至少一条数据线，并且配置为以与供应至所述至少一条数据线的每个数据信号对应的亮度发射光；
其中，每个所述像素包括：
第一子发射区域和第二子发射区域，由堤部整体地围绕；
第一光源单元，设置在所述第一子发射区域中，并且包括连接在第二电源和至少一个第一***电极之间的至少一个第一发光元件；
第二光源单元，设置在所述第二子发射区域中，并且包括连接在所述第二电源和与所述第一***电极分离的至少一个第二***电极之间的至少一个第二发光元件；
第一驱动电路，连接在第一电源和所述第一***电极之间，并且配置为响应于供应至第一数据线的第一数据信号而向所述第一光源单元供应第一驱动电流；以及
第二驱动电路，连接在所述第一电源和所述第二***电极之间，并且配置为响应于供应至第二数据线的第二数据信号而向所述第二光源单元供应第二驱动电流。
10.根据权利要求9所述的显示装置，其中，每个所述像素通过所述第一数据线和所述第二数据线连接到所述数据驱动器的两个不同的通道。
11.根据权利要求9所述的显示装置，其中，所述时序控制器包括：
伽马存储器，配置为针对每个所述像素存储彼此不同的第一伽马值和第二伽马值；以及
数据转换器，配置为通过将所述第一伽马值和所述第二伽马值分别应用于与每个所述像素对应的像素数据而生成第一转换数据和第二转换数据。
12.根据权利要求11所述的显示装置，其中，所述数据驱动器：
响应于所述第一转换数据和所述第二转换数据而分别生成所述第一数据信号和所述第二数据信号，以及
将所述第一数据信号和所述第二数据信号分别输出至所述第一数据线和所述第二数据线。
13.根据权利要求9所述的显示装置，其中，所述数据驱动器：
通过将第一伽马值和第二伽马值分别应用于与每个所述像素对应的像素数据而生成所述第一数据信号和所述第二数据信号，以及
将所述第一数据信号和所述第二数据信号分别输出至所述第一数据线和所述第二数据线。
14.根据权利要求9所述的显示装置，其中，每个所述像素还包括在所述第一数据线和所述第二数据线之间以一个方向连接的二极管。
15.根据权利要求14所述的显示装置，其中，每个所述像素通过所述第一数据线和所述第二数据线中的任一条连接到所述数据驱动器的每个通道。
16.根据权利要求9所述的显示装置，
其中，所述第一数据线被供应通过将第一伽马值应用于与每个所述像素对应的像素数据而获得的所述第一数据信号，以及
其中，所述第二数据线被供应通过将第二伽马值应用于与每个所述像素对应的所述像素数据而获得的所述第二数据信号。
17.根据权利要求9所述的显示装置，其中，所述第一驱动电路包括：
第一驱动晶体管，连接在所述第一电源和所述第一***电极之间，并且包括连接到第一节点的栅电极；
第一开关晶体管，连接在所述第一驱动晶体管的一个电极和所述第一数据线之间，并且包括连接到扫描线的栅电极；以及
第一电容器，连接在所述第一电源和所述第一节点之间。
18.根据权利要求17所述的显示装置，其中，所述第二驱动电路包括：
第二驱动晶体管，连接在所述第一电源和所述第二***电极之间，并且包括连接到第二节点的栅电极；
第二开关晶体管，连接在所述第二数据线和所述第二驱动晶体管的一个电极之间，并且包括连接到所述扫描线的栅电极；以及
第二电容器，连接在所述第一电源和所述第二节点之间。
19.根据权利要求9所述的显示装置，
其中，所述第一子发射区域的表面面积和所述第二子发射区域的表面面积彼此相同，以及
其中，所述第一***电极的数量和所述第二***电极的数量彼此相同，并且所述第一***电极的尺寸和所述第二***电极的尺寸彼此相同。
20.根据权利要求9所述的显示装置，
其中，所述第一子发射区域的表面面积和所述第二子发射区域的表面面积彼此不同，以及
其中，所述第一***电极的数量和所述第二***电极的数量彼此不同，并且所述第一***电极的尺寸和所述第二***电极的尺寸彼此不同。
CN201980067085.6A 2018-10-12 2019-04-11 像素及包括像素的显示装置 Pending CN112889104A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180122088A KR102568713B1 (ko) 2018-10-12 2018-10-12 화소 및 이를 구비한 표시 장치
KR10-2018-0122088 2018-10-12
PCT/KR2019/004387 WO2020075937A1 (ko) 2018-10-12 2019-04-11 화소 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN112889104A true CN112889104A (zh) 2021-06-01

Family

ID=70164965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980067085.6A Pending CN112889104A (zh) 2018-10-12 2019-04-11 像素及包括像素的显示装置

Country Status (5)

Country Link
US (2) US11403997B2 (zh)
EP (1) EP3866152A4 (zh)
KR (1) KR102568713B1 (zh)
CN (1) CN112889104A (zh)
WO (1) WO2020075937A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105598A (ko) * 2019-02-28 2020-09-08 삼성디스플레이 주식회사 표시 장치
KR20210059075A (ko) * 2019-11-13 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132786A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20210145049A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220021949A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220025986A (ko) * 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치
KR20220034267A (ko) 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치
KR20220038229A (ko) 2020-09-18 2022-03-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220039914A (ko) 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치
KR20220053714A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20220145947A (ko) 2021-04-20 2022-10-31 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315874A1 (en) * 2008-06-18 2009-12-24 Kim Eun-Ah Pixel and organic light emitting display device using the same
US20140354704A1 (en) * 2013-05-30 2014-12-04 Samsung Display Co., Ltd. Pixel, driving method of the pixel, and display device including the pixel
US20150070252A1 (en) * 2013-09-06 2015-03-12 Boe Technology Group Co., Ltd. Pixel circuit and display
KR20160010537A (ko) * 2013-06-17 2016-01-27 럭스뷰 테크놀로지 코포레이션 반사 뱅크 구조체 및 발광 디바이스 통합 방법
KR20160078618A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 유기발광표시장치
KR20170001808A (ko) * 2015-06-25 2017-01-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2379317A (en) * 2001-08-30 2003-03-05 Cambridge Display Tech Ltd Optoelectronic display operating by photoluminescence quenching
KR101139527B1 (ko) 2005-06-27 2012-05-02 엘지디스플레이 주식회사 유기전계발광소자 및 유기전계발광 표시장치
KR101361983B1 (ko) 2007-01-31 2014-02-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
US8717265B2 (en) * 2009-04-20 2014-05-06 Apple Inc. Staggered line inversion and power reduction system and method for LCD panels
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
US20130135324A1 (en) * 2011-11-29 2013-05-30 Qualcomm Mems Technologies, Inc. Systems, devices, and methods for driving an analog interferometric modulator
KR102283919B1 (ko) * 2015-01-06 2021-07-30 삼성디스플레이 주식회사 액정 표시 장치
KR102305951B1 (ko) 2015-02-17 2021-09-28 엘지전자 주식회사 영상표시 장치
KR102424291B1 (ko) 2015-07-27 2022-07-25 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
KR102416470B1 (ko) 2015-12-21 2022-07-04 엘지디스플레이 주식회사 광효율 향상을 위한 표시패널, 표시장치 및 표시패널을 제조하는 방법
CN107305761B (zh) 2016-04-25 2021-07-16 三星电子株式会社 数据驱动器、显示驱动电路和显示驱动电路的操作方法
KR102621755B1 (ko) * 2016-04-25 2024-01-08 삼성전자주식회사 데이터 드라이버 및 디스플레이 구동 회로
KR20180024618A (ko) * 2016-08-30 2018-03-08 삼성전자주식회사 디스플레이 제어 방법 및 이를 지원하는 전자 장치
KR102568250B1 (ko) 2018-10-08 2023-08-22 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치 및 그의 구동 방법
TWI767566B (zh) * 2020-02-18 2022-06-11 英商核酸有限公司 主動矩陣介電濕潤系統及其驅動方法
KR20220142511A (ko) * 2020-02-19 2022-10-21 뉴클라 뉴클레익스 리미티드 EWoD 어레이의 고주파 AC 구동을 위한 래치형 트랜지스터 구동

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090315874A1 (en) * 2008-06-18 2009-12-24 Kim Eun-Ah Pixel and organic light emitting display device using the same
US20140354704A1 (en) * 2013-05-30 2014-12-04 Samsung Display Co., Ltd. Pixel, driving method of the pixel, and display device including the pixel
KR20160010537A (ko) * 2013-06-17 2016-01-27 럭스뷰 테크놀로지 코포레이션 반사 뱅크 구조체 및 발광 디바이스 통합 방법
US20150070252A1 (en) * 2013-09-06 2015-03-12 Boe Technology Group Co., Ltd. Pixel circuit and display
KR20160078618A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 유기발광표시장치
KR20170001808A (ko) * 2015-06-25 2017-01-05 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
KR20200042075A (ko) 2020-04-23
EP3866152A1 (en) 2021-08-18
US20220366840A1 (en) 2022-11-17
US11790837B2 (en) 2023-10-17
US20210375194A1 (en) 2021-12-02
EP3866152A4 (en) 2022-07-06
US11403997B2 (en) 2022-08-02
WO2020075937A1 (ko) 2020-04-16
KR102568713B1 (ko) 2023-08-22

Similar Documents

Publication Publication Date Title
KR102568713B1 (ko) 화소 및 이를 구비한 표시 장치
US20240038152A1 (en) Pixel, display device having same and driving method thereof
EP3890020A1 (en) Display device
EP3923336A1 (en) Display device
KR102575551B1 (ko) 표시 장치
EP3968383A1 (en) Pixel and display device comprising same
CN112786654A (zh) 显示装置
KR20210126826A (ko) 표시 장치
KR20200106576A (ko) 화소 및 화소의 구동 방법
EP4027390A1 (en) Display device
KR20220130302A (ko) 표시 장치
KR102446015B1 (ko) 발광소자, 표시패널 및 표시장치
US11631365B2 (en) Display device
EP3958318A1 (en) Display device and method for manufacturing same
CN114974081A (zh) 一种阵列基板、显示装置与阵列基板的驱动方法
KR20220052432A (ko) 화소 및 이를 구비한 표시 장치
US11468817B1 (en) Pixel and display device including the same
EP4273847A1 (en) Display device
KR20230017974A (ko) 표시 장치
KR20220036420A (ko) 표시 장치 및 이의 구동 방법
KR20230106212A (ko) 표시 장치
KR20230111651A (ko) 표시 장치 및 표시 장치의 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination