CN112885783A - 芯片保护环与集成电路器件 - Google Patents

Abstract

本公开是关于一种芯片保护环与集成电路器件，该芯片保护环包括本体部和拐角部；所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。本公开提供的芯片保护环，能够增强对芯片的保护作用。

Description

芯片保护环与集成电路器件

技术领域

本公开涉及半导体制造技术领域，具体而言，涉及一种芯片保护环与集成电路器件。

背景技术

在半导体制造工艺中，通过光刻、刻蚀以及沉积等工艺可以在半导体衬底上形成包括半导体有源器件以及设置在器件上的互连结构的半导体芯片。通常，在一个晶圆上可以形成多个芯片，最后再将这些芯片从晶圆上切割下来，进行封装工艺，形成集成电路。在切割芯片的过程中，切割刀所产生的应力会对芯片的边缘造成损害，甚至会导致芯片发生崩塌。

现有技术中，为了防止芯片在切割时受到损伤，在芯片的有源器件区域***设置保护环，该保护环可以阻挡切割刀产生的应力造成有源器件区域不想要的应力破裂，并且芯片保护环可以阻挡水汽渗透例如含酸物质、含碱物质或污染源的扩散造成的化学损害，还可以在一定程度上防止芯片外部电子干扰等。

但是，利用现有技术的保护环进行密封时，芯片边缘部分仍然存在出现破裂损伤等问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种芯片保护环与集成电路器件，能够增强对芯片的保护作用。

根据本公开的一个方面，提供了一种芯片保护环，该芯片保护环包括本体部和拐角部；

所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；

所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；

所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。

在本公开的一种示例性实施例中，所述金属块的面积小于预设三角区域的面积。

在本公开的一种示例性实施例中，所述金属块位于所述预设三角区域内。

在本公开的一种示例性实施例中，所述金属块的面积大于或等于预设三角区域的面积。

在本公开的一种示例性实施例中，所述金属块的局部位于所述预设三角区域外。

在本公开的一种示例性实施例中，所述第一叠层结构包括多层第一金属层、多个第一通孔、多层第一介质层和第一接触孔，所述第一介质层位于两层所述第一金属层之间，多层所述第一金属层通过所述第一通孔电连接。

在本公开的一种示例性实施例中，所述衬底包括第一重掺杂区，所述第一叠层结构位于所述第一重掺杂区上方，所述第一重掺杂区上方的第一层金属层通过所述第一接触孔与所述第一重掺杂区电连接。

在本公开的一种示例性实施例中，所述第二叠层结构均包括多层第二金属层、多个第二通孔、多层第二介质层和第二接触孔，所述第二介质层位于两层所述第二金属层之间，多层所述第二金属层通过所述第二通孔电连接。

在本公开的一种示例性实施例中，所述衬底包括第二重掺杂区，所述第二叠层结构位于所述第二重掺杂区上方，所述第二重掺杂区上方的所述第二金属层通过所述二接触孔与所述第二重掺杂区电连接。

在本公开的一种示例性实施例中，多个所述第二通孔均呈条状，且朝向远离所述金属环的方向依次排布。

在本公开的一种示例性实施例中，多个所述第二通孔相互平行。

在本公开的一种示例性实施例中，所述金属环接地。

根据本公开的另一个方面，还提供了一种集成电路器件，该集成电路器件包括上述的芯片保护环。

本公开提供的芯片保护环，保护环包括本体部和拐角部，拐角部的金属块相当于保护阻挡物，形成了拐角的保护，提高了保护环对芯片的保护作用，提升了芯片的可靠性。此外，金属块在所述衬底上的投影为弓形，即金属块远离本体部的边沿为外凸弧形，即形成的拐角部远离本体部的边沿为外凸弧形，使得拐角部具有较低的转角应力，进一步提高了保护环的可靠性，从而提升了保护环对芯片的保护性，增加了保护环的可靠性和稳定性。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开的一种实施例提供的芯片保护环的示意图；

图2为图1中A-A面的剖视图；

图3为本公开的一种实施例提供的芯片保护环的示意图；

图4为本公开的一种实施例提供的金属块面积小于预设三角区域面积的示意图；

图5为本公开的一种实施例提供的金属块面积等于预设三角区域面积的示意图；

图6为本公开的一种实施例提供的金属块面积大于预设三角区域面积的示意图。

附图标记说明：

10、本体部，11、金属环，12、隔离环，110、第一金属层，120、第一通孔，130、第一介质层，140、第一接触孔；

20、拐角部，210、第二金属层，220、第二通孔，230、第二介质层，240、第二接触孔；

30、衬底，310、浅沟槽隔离区，320、第一重掺杂区，330、第二重掺杂区。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。

此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。

本示例实施方式中首先提供了一种芯片保护环，如图1～图3所示，该芯片保护环包括本体部10和拐角部20，本体部10包括多条金属环11和隔离环12，隔离环12设置于相邻的两条金属环11之间，金属环11和隔离环12均为八边形结构，金属环11在垂直于芯片的衬底30的方向上为第一叠层结构，金属环11与衬底30电连接。拐角部12包括金属块，金属块在衬底30上的投影为弓形，金属块在垂直于衬底30的方向上为第二叠层结构，金属块与衬底30电连接。拐角部20设置于衬底30的四个拐角处，且拐角部20与本体部10在衬底30上的投影不重叠。

在将集成电路器件从晶圆分离出来的切片工艺期间，与集成电路器件的其它区域相比，机械应力更易对拐角产生损坏。例如，切片工艺可能在拐角中产生裂纹，或者拐角的一部分甚至可能会断裂。而且，破损区域可能充当脱层的核心，损坏可能延伸至保护环，进而使集成电路的有源区域易于脱层或受到环境应力。本公开提供的芯片保护环，保护环包括本体部10和拐角部20，拐角部20的金属块相当于保护阻挡物，形成了拐角的保护，提高了保护环对芯片的保护作用，提升了芯片的可靠性。

此外，金属块在衬底30上的投影为弓形，即金属块远离本体部10的边沿为外凸弧形，即形成的拐角部20远离本体部10的边沿为外凸弧形，使得拐角部20具有较低的转角应力，进一步提高了保护环的可靠性，从而提升了保护环对芯片的保护性，增加了保护环的可靠性和稳定性。

如图2所示，第一叠层结构包括多层第一金属层110、多个第一通孔120、多层第一介质层130和第一接触孔140，第一介质层130位于两层第一金属层110之间，多层第一金属层110通过第一通孔120电连接。

具体地，第一金属层110可为2～8个，以保证保护层具有足够的结构强度的同时又避免了增加保护环的制造工艺难度；第一金属层110的材料可为铜、铝、钨、钴、镍、钕、铂、钛、铬中的至少一种，各第一金属层110的材料可不同，也可相同，本领域技术人员可根据实际需要进行选取；第一金属层110的宽度可为0.2μm～5μm，例如0.2μm、1μm、2μm、3μm、4μm、5μm，在此不一一列举。其中，各第一金属层110的宽度相同，当然，第一金属层110的宽度也可不同，第一金属层110的宽度也可小于0.2μm或大于5μm，第一金属层110也可为小于2个或大于8个，本公开对此不做限制。此外，第一介质层130的材料包括氧化硅、氮化硅、碳化硅、氟硅玻璃中的至少一个。第一通孔120可位于第一金属层110的宽度方向上的中间部位，第一通孔120的材料包括铜、铝、钨、钴、镍、钕、铂、钛、铬、多晶硅中的至少一种。第一通孔120的宽度为0.1μm～3μm，在保证具有足够阻挡保护的作用的同时，避免占用过大的空间。当然，第一通孔120的宽度也可小于0.1μm或大于3μm。此外，相邻的第一金属层110之间可包括两个第一通孔120，两个第一通孔120间隔设置，以进一步提升金属环110的结构强度，增加对芯片的保护作用，提升保护环的可靠性。当然，相邻的第一金属层110之间可包括三个、四个或更多的第一通孔120，本公开对此不做限制。

进一步地，如图2所示，衬底30包括第一重掺杂区320，第一重掺杂区320位于浅沟槽隔离区310之间的，第一叠层结构位于第一重掺杂区320上方，第一重掺杂区320上方的第一层金属层110通过第一接触孔140与第一重掺杂区320电连接。其中，第一接触孔140的材料包括铜、铝、钨、多晶硅中的至少一种，第一接触孔140的宽度为0.1μm～3μm，第一接触孔140与第一通孔120的宽度相同。当然，第一接触孔140的宽度也可小于0.1μm或大于3μm，第一接触孔140与第一通孔120的宽度也可不同。

如图2所示，第二叠层结构包括多层第二金属层210、多个第二通孔220、多层第二介质层230和第二接触孔240，第二介质层230位于两层第二金属层210之间，多层第二金属层210通过第二通孔220电连接。

具体地，第二金属层210可为2～8个，以保证保护层具有足够的结构强度的同时又避免了增加保护环的制造工艺难度；第二金属层210的材料可为铜、铝、钨、钴、镍、钕、铂、钛、铬中的至少一种，各第二金属层210的材料可不同，也可相同，本领域技术人员可根据实际需要进行选取；第二金属层110的宽度为0.2μm～5μm，例如0.2μm、1μm、2μm、3μm、4μm、5μm，在此不一一列举。其中，各第二金属层210的宽度相同，当然，第二金属层210的宽度也可不同，第二金属层110的宽度也可小于0.2μm或大于5μm，第二金属层210也可为小于2个或大于8个，本公开对此不做限制。第二介质层230的材料包括氧化硅、氮化硅、碳化硅、氟硅玻璃中的至少一个。

进一步地，如图2所示，衬底30包括第二重掺杂区330，第二重掺杂区330位于浅沟槽隔离区310之间的，第二叠层结构位于第二重掺杂区330上方，第二重掺杂区330上方的第二层金属层210通过第二接触孔240与第二重掺杂区330电连接。其中，第二接触孔240的材料包括铜、铝、钨、多晶硅中的至少一种，第二接触孔240的宽度为0.1μm～3μm，第二接触孔240与第二通孔220的宽度相同。当然，第二接触孔240的宽度也可小于0.1μm或大于3μm，第二接触孔240与第二通孔220的宽度也可不同。

其中，第一介质层130与第二介质层230可为同一介质层，即第一金属层110、第一通孔120、第二金属层210与第二通孔220设于同一介质层中，能够减少保护环制造的工艺难度，降低制造成本。通过两个金属环11之间的介质层形成隔离环12。当然，隔离环12也可为从衬底10上形成的独立结构，本公开对此不做限制。

如图1和图2所示，拐角部20包括多个第二通孔220，即相邻的两个第二金属层210之间设有多个第二通孔220，第二通孔220间隔排布于相邻的两个第二金属层210之间。其中，第二通孔220的材料包括铜、铝、钨、钴、镍、钕、铂、钛、铬、多晶硅中的至少一种，第二通孔220的宽度为0.1μm～3μm，例如0.2μm、0.5μm、1μm、2μm、3μm，在此不一一列举，在保证具有足够阻挡保护的作用的同时，避免占用过大的空间。当然，第二通孔220的宽度也可小于0.1μm或大于3μm。

进一步地，如图1所示，各第二通孔220呈条状，且朝向远离金属环11的方向依次排布，其两端分别朝向金属环11拐角处斜边两侧的侧边延伸，以对缺陷形成引导使其远离金属环11的拐角处斜边，从而形成对缺陷的阻挡作用，避免缺陷直接从拐角部20延伸至金属环11上；此外，多个条状的第二通孔220相对柱状的通孔，相当于形成了多个间隔设置的隔离墙，隔离墙具有较大防护范围，能够对更多方向产生的缺陷形成引导，提高了拐角部20对芯片的保护作用；此外，多个条状的第二通孔220间隔设置，各第二通孔220均能够形成隔离墙，多个隔离墙能够对多个缺陷进行引导，进一步地提升拐角部20对芯片的保护作用；此外，采用条状的第二通孔220，增加了相邻的第二金属层210之间的连接强度，从而提升了拐角部20的结构强度，进而提升了拐角部20对芯片的保护作用；此外，采用条状的第二通孔220，相对柱状的通孔，增加了通孔的面积，能够进一步防止对外部电子对芯片的干扰，从而提升了拐角部20对芯片的保护作用。

其中，多个第二通孔220相互平行，以便于在面积一定的第二金属层210上形成较多的条状的第二通孔220。

此外，如图2所示，本体部10与拐角部20中的金属层的数量可相同，各对应的第一金属层110与第二金属层210处于对一层，即在形成保护环时，可通过一次工艺形成各第一金属层110与其同层的第二金属层210，降低了工艺难度，减少了制造成本，提高了制造效率。当然，本体部10与拐角部20中的金属层的数量也可不同。

此外，金属环11接地设置，金属块浮空设置不接地。

如图1和图3所示，本体部10包括两个金属环11。通过设置两个金属环11，能够进行增强保护环的保护作用，当外侧金属环11受力产生破损后，内侧金属环11能够继续对芯片形成保护，提升了保护环的可靠性。当然，还可设置三个或等多的金属环11，本公开对此不做限制。

其中，各金属环11的第一金属层110的数量可相同，在形成第一金属环与第二金属环时，可同时形成位于同一层的第一金属层110，以降低工艺难度与制造成本。此外，各金属环11中的第一通孔120的数量和宽度相同，以便于降低保护环制造的工艺难度。当然，各金属环11中的第一通孔120的数量和宽度也可不同。

如图1和图3所示，金属环11和隔离环12均为八边形结构，形成了四个拐角区域，各拐角区域形成预设三角区域A，该预设三角形区域A可为金属环11拐角处的斜边与两侧的边沿延伸出来的延伸线围合形成的三角形区域。

如图4所示，金属块的面积小于预设三角区域A的面积。在拐角处形成金属块时，由于金属块的面积较小，能够便于金属块在拐角区域上位置的设置，降低了金属块形成的位置精度要求；此外，在进行切片工艺时，由于金属块的面积较小，占用的区域也相对较小，能够便于对基板进行切片，从而降低了制造工艺难度，降低了工艺成本。

进一步地，如图4所示，金属块位于预设三角区域A内，在将集成电路器件从晶圆分离出来的切片工艺期间，由于金属块位于金属环11拐角处的斜边与两侧的边沿延伸出来的延伸线围合形成的三角形区域内，切片工艺不会对金属块造成损坏，避免了进行切片工艺时直接对金属块造成损坏，保证了金属块的可靠性，从而保证了金属块对芯片的保护作用；此外，由于金属块位于金属环11拐角处的斜边与两侧的边沿延伸出来的延伸线围合形成的三角形区域内，能够便于集成电路器件从晶圆切片分离出来，降低了切片的工艺难度，提升了保护环的可靠性。当然，金属块的局部也可位于预设三角区域A外，本公开对此不做限制。

如图5所示，金属块的面积等于预设三角区域A的面积，即金属块位于三角区域A外的面积，与预设三角区域A上未设置金属块的区域的面积相同。采用与预设三角区域A面积相同的金属块，能够进一步提高金属块的提高金属块远离本体部10的边沿的弧度，使得拐角部20具有更低的转角应力，进一步提高了保护环的可靠性，从而提升了保护环对芯片的保护性，增加了保护环的可靠性和稳定性。

如图6所示，金属块的面积大于预设三角区域A的面积，采用面积更大的金属块，能够更进一步提高金属块远离本体部10的边沿的弧度，使得拐角部20具有更低的转角应力，增加了金属块覆盖拐角处的面积，能够在金属块上设置更多的第二通孔220，从而增强了拐角部20对缺陷的阻挡作用和承受能力，从而提升了保护环对芯片的保护性，增加了保护环的可靠性和稳定性。

进一步地，金属块的局部位于预设三角区域A外，即金属块的面积大于预设三角区域A的面积，采用面积更大的金属块，能够降低转角应力，进一步提高了保护环的可靠性，金属块所保护的区域也随着金属块面积的增加而增加，位于预设三角区域A外的金属块的部分，能够增加拐角部20对缺陷的阻挡作用和承受能力，能够阻挡和承受更多的缺陷，避免缺陷朝向金属环11延伸至金属环11上，进一步增加了保护环的可靠性和稳定性。

此外，四个预设三角区域A中的金属块的面积可以不同，例如，可以同时存在面积大于预设三角区域A的面积金属块、面积等于预设三角区域A的面积金属块与面积小于预设三角区域A的面积金属块，本公开对此不做限制。

本公开还提供了一种集成电路器件，该集成电路器件包括上述的芯片保护环，该集成电路器件具有的技术效果可参照上述芯片保护环技术效果的论述，在此不再赘述。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (13)

1.一种芯片保护环，其特征在于，包括本体部和拐角部；

所述本体部包括多条金属环和隔离环，所述隔离环设置于相邻的两条所述金属环之间，所述金属环和所述隔离环均为八边形结构，所述金属环在垂直于芯片衬底的方向上为第一叠层结构，所述金属环与所述衬底电连接；

所述拐角部包括金属块，所述金属块在所述衬底上的投影为弓形，所述金属块在垂直于所述衬底的方向上为第二叠层结构，所述金属块与所述衬底电连接；

所述拐角部设置于所述衬底的四个拐角处，且所述拐角部与所述本体部在所述衬底上的投影不重叠。

2.根据权利要求1所述的芯片保护环，其特征在于，所述金属块的面积小于预设三角区域的面积。

3.根据权利要求2所述的芯片保护环，其特征在于，所述金属块位于所述预设三角区域内。

4.根据权利要求1所述的芯片保护环，其特征在于，所述金属块的面积大于或等于预设三角区域的面积。

5.根据权利要求4所述的芯片保护环，其特征在于，所述金属块的局部位于所述预设三角区域外。

6.根据权利要求1所述的芯片保护环，其特征在于，所述第一叠层结构包括多层第一金属层、多个第一通孔、多层第一介质层和第一接触孔，所述第一介质层位于两层所述第一金属层之间，多层所述第一金属层通过所述第一通孔电连接。

7.根据权利要求6所述的芯片保护环，其特征在于，所述衬底包括第一重掺杂区，所述第一叠层结构位于所述第一重掺杂区上方，所述第一重掺杂区上方的第一层金属层通过所述第一接触孔与所述第一重掺杂区电连接。

8.根据权利要求1或6所述的芯片保护环，其特征在于，所述第二叠层结构均包括多层第二金属层、多个第二通孔、多层第二介质层和第二接触孔，所述第二介质层位于两层所述第二金属层之间，多层所述第二金属层通过所述第二通孔电连接。

9.根据权利要求8所述的芯片保护环，其特征在于，所述衬底包括第二重掺杂区，所述第二叠层结构位于所述第二重掺杂区上方，所述第二重掺杂区上方的所述第二金属层通过所述二接触孔与所述第二重掺杂区电连接。

10.根据权利要求8所述的芯片保护环，其特征在于，多个所述第二通孔均呈条状，且朝向远离所述金属环的方向依次排布。

11.根据权利要求10所述的保护环，其特征在于，多个所述第二通孔相互平行。

12.根据权利要求1所述的芯片保护环，其特征在于，所述金属环接地。

13.一种集成电路器件，其特征在于，包括权利要求1～12任一项所述的芯片保护环。

Images