CN219917132U - 集成电路 - Google Patents
集成电路 Download PDFInfo
- Publication number
- CN219917132U CN219917132U CN202320055034.5U CN202320055034U CN219917132U CN 219917132 U CN219917132 U CN 219917132U CN 202320055034 U CN202320055034 U CN 202320055034U CN 219917132 U CN219917132 U CN 219917132U
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- electrically active
- active region
- semiconductor substrate
- protection structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 22
- 235000012431 wafers Nutrition 0.000 description 39
- 230000001681 protective effect Effects 0.000 description 29
- 238000000608 laser ablation Methods 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 11
- 238000003486 chemical etching Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本公开涉及集成电路。一种集成电路,包括:半导体衬底;所述半导体衬底中的电有源区域;以及导热保护结构,所述导热保护结构围绕所述电有源区域在所述集成电路的边界处延伸。由此,提供了改进的集成电路。
Description
技术领域
实施例和实现涉及集成电路
背景技术
半导体衬底晶片被用作制造集成电路部件的支撑件。相同的半导体晶片可以支撑几个相同的集成电路。一旦集成电路的组件已经被制造出,通过根据绕过各种集成电路的划片路径(通常由“划片线”指定)来划片(即,切穿)半导体晶片(通常由“裸片”指定),在分割工艺中使集成电路彼此分离。
有不同的方法用于分割支撑集成电路的不同晶片件。例如,可以使用锯来沿着划片路径锯切晶片。
其它分割方法使用激光烧蚀(也称为“激光刻槽”),随后沿着划片路径进行化学蚀刻或物理划片。
在这些分割方法中,激光烧蚀在半导体晶片中形成向下到衬底水平的沟槽,然后使用化学蚀刻或物理划片工艺来最终将晶片分割成单独的集成电路。
例如,蚀刻可以是等离子体蚀刻(“等离子体切割”)。与锯切相比,等离子体蚀刻具有几个优点。
实际上,等离子体蚀刻在划片期间不产生振动,并且因此提高了划片的质量。实际上,等离子体蚀刻是为了去除一个或多个层而对晶片进行电离子化体(等离子体)轰击的行为。因此,等离子体蚀刻允许避免将机械压力应用于半导体晶片。
等离子体蚀刻还允许获得更精细的划片,使得有可能在半导体晶片上形成更多数量的集成电路。
然而,激光烧蚀可以引起显著的热释放,其可以在半导体晶片中生成热应力。
然而,等离子体蚀刻需要将半导体晶片衬底直接暴露于等离子体。
因此,不能在划片路径的中心使用金属结构来优化激光烧蚀。
结果,集成电路无法抵御由激光烧蚀生成的热量所导致的热应力,因此集成电路的退化是可能的。
特别地,在划片期间,由激光产生的热量可以引起衬底的退化。这种衬底退化会削弱衬底。然后,在等离子体蚀刻期间,衬底的弱化会在衬底中生成不希望的横向裂纹。然而,横向裂纹会向集成电路的有源部分传播,并且因此使它们恶化。
因此,需要提出一种解决方案,其允许在半导体晶片的划片期间通过激光烧蚀然后化学蚀刻或物理划片来保护集成电路。
实用新型内容
本公开至少解决了上述问题中的一个或多个问题。
根据另一方面,提供了一种形成在半导体衬底上的集成电路,该集成电路包括电有源区域和导热保护结构,所述保护结构在集成电路的边界处围绕电有源区域延伸。
这种集成电路可以是通过实现如上所述的集成电路制造方法而被获得的集成电路。
优选地,保护结构包括围绕集成电路的有源区域的连续或不连续的金属元件的堆叠。
金属元件的堆叠可以至少部分地形成在浅隔离沟槽中。
在有利的实施例中,保护结构还包括围绕集成电路的有源区域的半导体衬底肩部。
备选地,有利地,保护结构还包括至少一个多晶硅沟槽,其至少部分地延伸深入集成电路的有源区域周围的半导体衬底中。
优选地,保护结构包括几个多晶硅沟槽。
在有利的实施例中,所述至少一个多晶硅沟槽围绕集成电路的有源区域连续延伸。
优选地,当保护结构包括几个多晶硅沟槽时,多晶硅沟槽围绕集成电路的有源区域不连续地延伸,沟槽被布置为使得至少一个沟槽在有源区域周围的任何点处面向有源区域。
在有利的实施例中,集成电路还包括围绕所述有源区域的芯片边缘(密封)环,保护结构围绕芯片边缘环形成。
有利地,保护结构由与集成电路的其它组件相同的导热元件组成。
根据本公开个第一个方面,提供了一种集成电路,包括:半导体衬底;所述半导体衬底中的电有源区域;以及导热保护结构,所述导热保护结构围绕所述电有源区域在所述集成电路的边界处延伸。
在一些实施例中,所述保护结构包括围绕所述集成电路的所述电有源区域的金属元件堆叠。
在一些实施例中,所述金属元件堆叠在所述电有源区域周围是连续的。
在一些实施例中,所述金属元件堆叠在所述电有源区域周围是不连续的。
在一些实施例中,所述保护结构进一步包括:在所述集成电路的所述电有源区域周围的所述半导体衬底晶片中的肩部,其中由于所述肩部的存在,所述半导体衬底晶片在所述划片路径中比在所述电有源区域中更厚;以及至少一个多晶硅沟槽,所述至少一个多晶硅沟槽在所述导热保护结构下方,并且在与所述半导体衬底肩部相邻的位置处围绕所述集成电路的所述电有源区域至少部分地深入所述半导体衬底中。
在一些实施例中,进一步包括在所述导热保护结构的底部和所述至少一个多晶硅沟槽的顶部之间延伸的金属接触结构。
在一些实施例中,所述保护结构进一步包括至少一个多晶硅沟槽,所述多晶硅沟槽围绕所述集成电路的所述电有源区域至少部分地延伸深入所述半导体衬底中。
在一些实施例中,所述保护结构包括若干多晶硅沟槽。
在一些实施例中,所述多晶硅沟槽围绕所述集成电路的所述电有源区域不连续地延伸,所述沟槽被布置为使得至少一个沟槽在围绕所述电有源区域的任何点处面向所述电有源区域。
在一些实施例中,所述至少一个多晶硅沟槽围绕所述集成电路的所述电有源区域连续地延伸。
在一些实施例中,集成电路进一步包括在所述导热保护结构的底部和所述至少一个多晶硅沟槽的顶部之间延伸的金属接触结构。
在一些实施例中,所述集成电路进一步包括围绕所述电有源区域的芯片边缘环,所述保护结构被形成于所述芯片边缘环与所述集成电路的所述边界之间。
在一些实施例中,所述保护结构进一步包括与所述集成电路的其它组件相同的导热元件。
由此,提供了改进的集成电路
附图说明
本实用新型的其他优点和特征将在检查非限制性实现和实施例的详细描述以及附图时显现,其中:
图1示出了半导体衬底晶片的实施例的截面图;
图2A至2F示出了保护结构的不同实施例的截面图;
图3A至3C示出了沟槽的不同实施例的顶视图;以及
图4示出了用于从半导体衬底晶片制造集成电路的方法的步骤。
具体实施方式
根据一个方面,一种用于从半导体衬底晶片制造集成电路的方法包括:形成集成电路,每个集成电路包括电有源区域;在划片路径中的各种集成电路的有源区域周围形成导热保护结构,该保护结构位于集成电路的电有源区域和划片路径的激光烧蚀区域之间;并且然后通过沿着划片路径来划片半导体衬底晶片来分离集成电路,其中划片包括在激光烧蚀区域中执行激光烧蚀,随后执行化学蚀刻或物理划片中的一项。
导热的保护结构允许在相对于激光器的运动方向的激光器下游捕获并且随后耗散由激光器产生的热量。因此,保护结构允许降低晶片中的热应力。以此方式,保护结构允许降低可能损坏集成电路的有源区域的横向裂纹出现的风险。
优选地,保护结构的形成包括围绕各种集成电路的有源区域形成连续或不连续的金属元件的堆叠。
金属元件的堆叠可以至少部分地被形成在浅隔离沟槽中。
在有利的实施例中,保护结构的形成还包括半导体衬底肩部的形成。衬底肩部允许获得更深的沟槽,其允许获得到衬底中的更深的热隔离,并且限制或甚至防止横向裂纹在衬底中的传播,横向裂纹可以在等离子体蚀刻期间由于激光烧蚀生成的热量而生成。
备选地,有利地,保护结构的形成还包括至少一个多晶硅沟槽的形成,该多晶硅沟槽至少部分地延伸深入到半导体衬底中。
形成多晶硅沟槽允许获得更深入衬底中的沟槽。每个沟槽提供更深的热隔离并且防止横向裂纹向集成电路的有源区域传播。
每个多晶硅沟槽可以被形成在所述浅隔离沟槽中。
所述至少一个多晶硅沟槽的形成可以与用于制造集成电路的有源区域中的其它集成电路组件(诸如电容器)的多晶硅沟槽的形成同时进行,隔离结构的所述至少一个沟槽与用于制造集成电路的所述其它组件的沟槽相同。
优选地,保护结构包括几个多晶硅沟槽。
在有利的实施例中,所述至少一个多晶硅沟槽围绕集成电路的有源区域连续延伸。
优选地,当保护结构包括几个多晶硅沟槽时,多晶硅沟槽围绕集成电路的有源区域不连续地延伸,沟槽被布置为使得至少一个沟槽在围绕集成电路的有源区域的任何点处面对划片路径。
在有利的实现中,每个集成电路的形成包括围绕所述有源区域的芯片边缘环的形成,保护结构形成在激光烧蚀区域和芯片边缘环之间。
每个芯片边缘(或密封)环可以具有机械保护特性,并且可以密封其围绕的集成电路以防湿气。
有利地,在激光烧蚀之后进行的蚀刻是等离子体蚀刻。
优选地,保护结构的形成与集成电路的其它组件的形成同时进行。因此,保护结构的形成不需要使用附加的掩模并且因此是廉价的。
图1示出了半导体衬底SUB晶片PLQ的实施例的截面图。几个集成电路IC被形成在多个晶片(通常由术语“裸片”表示)中。在图1中,仅部分地表示了两个集成电路CI。
每个集成电路CI包括电有源区域ZA。每个集成电路CI的有源区域ZA被芯片边缘环SR(例如密封环)包围。芯片边缘环SR可以具有机械保护特性,并且可以密封集成电路以防止湿气进入集成电路。
半导体晶片被配置成被划片,以便将集成电路(裸片)彼此分离(即分割)。特别地,半导体晶片可以通过执行激光烧蚀然后化学蚀刻或物理划片来被划片。蚀刻尤其可以是等离子体蚀刻。
更具体地,半导体晶片PLQ包括在各种集成电路CI之间形成划片路径SCRB(通常称为“划片”)的空间。划片路径SCRB围绕集成电路IC的芯片边缘环SR延伸。每个划片路径SCRB包括在其上执行激光烧蚀的激光烧蚀区域GRV。在图1中,已经执行激光烧蚀以形成延伸到划片路径SCRB中的凹槽RNR。
为了保护集成电路的有源区域,半导体晶片PLQ包括在各种集成电路的有源区域周围的保护结构SP。特别地,保护结构SP在激光烧蚀区域GRV和集成电路CI的有源区域之间垂直延伸,特别是在激光烧蚀区域GRV和芯片边缘环SR之间。保护结构SP沿着激光烧蚀区域GRV延伸。因此,保护结构邻接激光烧蚀区域GRV。特别地,每个保护结构SP被设置在距其周围延伸的芯片边缘环距离D处。该距离D可以被包括在0μm和划片路径SCRB的总宽度的一半之间。更具体地,优选将保护结构尽可能靠近激光烧蚀区域GRV放置。
这些保护结构SP被配置为相对于激光器的移动方向在激光器的下游耗散由激光烧蚀产生的热量,以便降低在执行等离子体蚀刻之后可能使集成电路的有源区域退化的横向裂纹出现的风险。保护结构SP包括由导热材料形成的元件,其围绕集成电路的有源区域并且沿着激光烧蚀区域延伸。因此,相对于激光的运动方向,每个元件允许在激光的下游捕获并且扩散由激光烧蚀产生的热量。
图2A至2F示出了保护结构SP的不同实施例的截面图。
在每个实施例中,保护结构SP包括在金属间氧化物层COIM中形成的金属元件的堆叠EPL。这些是金属的元件因此是导热的,并且因此允许捕获并且随后扩散由激光烧蚀产生的热量。堆叠EPL包括交替连续的金属层P_EPL和连接不同金属层P_EPL的通孔V_EPL。此堆叠EPL被形成在集成电路制造的后端线(BEOL)部分中。在此,堆叠EPL是垂直连续的,因为它包括连接金属层P_EP的通孔V_EPL,诸如图2A所示的实施例中所示。然而,可以提供垂直不连续的堆叠EPL,其可以仅包括彼此不连接的金属层P_EPL,或者仅包括彼此不连接的通孔V_EPL。还可以提供不连续堆叠EPL,其包括金属层P_EPL和仅连接某些金属层P_EPL的通孔V_EPL。
如图2B、2C、2D、2E和2F的实施例中所示,保护结构SP还可以包括至少一个金属元件CTC,与集成电路的有源区域中使用的触点或与在芯片边缘环中使用的触点CTC_SR相同。金属元件CTC可以垂直延伸,以便将堆叠EPL连接到半导体晶片PLQ的衬底SUB。该金属元素CTC可以由钨制成。堆叠EPL和金属元件CTC允许将由激光烧蚀产生的热量朝向衬底SUB深处消散。金属元件CTC的使用允许添加导热元件,以便改善由激光烧蚀产生的热量的耗散。
如图2A至2F的每个实施例所示,保护结构SP还可以包括在激光烧蚀区域附近的半导体晶片的衬底SUB的肩部STP。衬底SUB肩部STP允许获得更深的沟槽STI,其允许热隔离更深入进入衬底,并且限制或甚至防止横向裂纹在衬底SUB中的传播,该横向裂纹可能在等离子体蚀刻期间由于激光烧蚀生成的热量而生成。特别地,肩部STP可以形成在堆叠EPL处,或者在堆叠EPL和激光烧蚀区域之间,或者在堆叠EPL和芯片边缘环之间。肩部STP可以具有例如几百纳米的高度。
此外,如图2C的实施例所示,金属元件CTC直接被连接到衬底SUB的肩部STP。因此,保护结构SP在金属元件CTC和衬底SUB之间不包括沟槽TRCH。
在图2D、2E和2F所示的实施例中,保护结构还包括至少一个沟槽TRCH,其部分地被形成在浅隔离沟槽STI中并且深入延伸到半导体衬底SUB中。
每个沟槽TCRH被填充有导热材料。例如,每个沟槽TRCH被填充有多晶硅。多晶硅材料允许在衬底中引入热阻。例如,可以用1013atoms/cm3和1024atoms/cm3之间的掺杂浓度掺杂多晶硅。每个沟槽深入延伸到半导体晶片衬底中。如图2D和2E的实施例所示,沟槽的宽度可以变化。在浅隔离沟槽STI中形成沟槽TRCH导致沟槽TRCH更深入延伸到衬底SUB中。每个沟槽TRCH允许获得更深的热隔离,并且防止横向裂纹向集成电路的有源区域ZA传播。
在图2D和2E的实施例中,保护结构包括单个沟槽。备选地,保护结构可以包括几个不同的沟槽TRCH。因此,如图2F的实施例中所示出的,堆叠EPL可以例如通过由两个金属元件CTC被连接到两个不同沟槽TRCH。
更具体地,图3A至3C以顶视图示出了沟槽TRCH的不同实施例。如图3A和3B的实施例中所示,每个沟槽TRCH可以在集成电路的有源区域周围是连续的。特别地,图3A的实施例具有宽度较大的连续沟槽,如图2D的实施例所示。图3B的实施例具有宽度较窄的两个连续沟槽,如图2F的实施例所示。
备选地,如图3C的实施例所示,当结构包括几个沟槽时,特别是如图2F的实施例所示的薄沟槽时,沟槽可以是不连续的。在后一种情况下,优选地布置沟槽TRCH,以便在有源区域周围的任何点处具有至少一个面向有源区域的沟槽。该实施例允许简化沟槽TRCH的制造,因为沟槽TRCH然后由有限长度的部分组成。
图4示出了用于从半导体衬底SUB晶片PLQ制造集成电路的方法。
该方法包括几个步骤40、41和42(其可以例如同时进行)。特别地,该方法包括在半导体衬底SUB晶片PLQ中制造40集成电路。该方法还包括围绕集成电路的有源区域ZA制造41芯片边缘环。该方法还包括制造42根据上述实施例中的一个实施例的保护结构SP。
特别地,保护结构的形成42可以包括至少一个沟槽TRCH的形成。保护结构的形成42还可以包括堆叠EPL和至少一个连接到或不连接到所述至少一个沟槽TRCH的其它金属元件CTC的形成。如前所述,保护结构SP的形成42与集成电路CI的形成一起进行。特别地,沟槽TRCH的形成可以与用于制造其它组件(未示出)的沟槽的形成同时进行,诸如集成电路CI中的电容器,隔离结构的沟槽TRCH与用于制造所述其它组件的沟槽相同。此外,堆叠EPL和所述至少一个金属元件CTC的形成可以与用于制造集成电路或芯片边缘环SR的元件CTC相同的堆叠和金属元件的形成同时进行。特别地,堆叠EPL和所述至少一个金属元件CTC可以与图1所示的堆叠EPL-SR和芯片边缘环的金属元件CTC_SR同时形成。
该方法然后包括划片43,其中集成电路CI彼此分离。特别地,通过沿划片路径来划片晶片。划片晶片首先包括进行激光烧蚀,并且然后执行化学蚀刻或物理划片(例如锯切或等离子体蚀刻)中的一种。保护结构SP允许由激光烧蚀产生的热量深入地耗散到衬底中,以便降低在化学蚀刻期间或在物理划片期间在半导体衬底中出现裂纹的风险。在划片之后,每个集成电路在边界上包括可能已经被划片部分损坏的所述保护结构SP。
根据本公开的一个方面,提供了一种用于从半导体衬底晶片制造集成电路的方法,包括:在所述半导体衬底晶片中形成集成电路,其中每个集成电路包括电有源区域;沿着划片路径在各种所述集成电路的所述电有源区域周围形成导热保护结构,其中所述保护结构位于所述集成电路的所述电有源区域和所述划片路径的激光烧蚀区域之间;以及然后通过沿着所述划片路径划片所述半导体衬底晶片来分离所
述集成电路,其中划片包括在所述激光烧蚀区域中执行激光烧蚀,随5后执行蚀刻或物理划片中的一项。
在一些实施例中,其中形成所述保护结构包括在各种所述集成电路的所述电有源区域周围形成金属元件堆叠。
在一些实施例中,其中所述金属元件堆叠在所述电有源区域周围是连续的。
0在一些实施例中,其中所述金属元件堆叠在所述电有源区域周围是不连续的。
在一些实施例中,其中形成所述保护结构进一步包括:在各种所述集成电路的所述电有源区域周围的所述半导体衬底晶片中形成肩
部,其中由于所述肩部的存在,所述半导体衬底晶片在所述划片路径5中比在所述电有源区域中更厚;以及在所述导热保护结构下方形成至少一个多晶硅沟槽,并且所述至少一个多晶硅沟槽在与所述半导体衬底肩部相邻的位置处至少部分地延伸深入到所述半导体衬底中。
在一些实施例中,方法进一步包括形成在所述导热保护结构的底部和所述至少一个多晶硅沟槽的顶部之间延伸的金属接触结构。
0在一些实施例中,其中形成所述保护结构进一步包括在所述导热保护结构下方形成至少一个多晶硅沟槽,并且所述至少一个多晶硅沟槽至少部分地延伸深入到所述半导体衬底中。
在一些实施例中,其中所述保护结构包括若干多晶硅沟槽。
在一些实施例中,其中所述沟槽围绕所述集成电路的所述电有源5区不连续地延伸,所述沟槽被布置为使得至少一个沟槽在围绕所述集成电路的所述电有源区域的任何点处面向所述划片路径。
在一些实施例中,其中所述至少一个多晶硅沟槽围绕所述集成电路的所述电有源区域连续延伸。
在一些实施例中,方法进一步包括形成在所述导热保护结构的底部和所述至少一个多晶硅沟槽的顶部之间延伸的金属接触结构。
在一些实施例中,其中形成每个集成电路包括形成围绕所述电有源区域的芯片边缘环,并且其中所述保护结构位于所述激光烧蚀区域和所述芯片边缘环之间。
在一些实施例中,其中所述蚀刻包括等离子体蚀刻。
在一些实施例中,其中形成所述保护结构与形成所述集成电路的其它组件同时被执行。
Claims (13)
1.一种集成电路,其特征在于,包括:
半导体衬底;
所述半导体衬底中的电有源区域;以及
导热保护结构,所述导热保护结构围绕所述电有源区域在所述集成电路的边界处延伸。
2.根据权利要求1所述的集成电路,其特征在于,所述保护结构包括围绕所述集成电路的所述电有源区域的金属元件堆叠。
3.根据权利要求2所述的集成电路,其特征在于,所述金属元件堆叠在所述电有源区域周围是连续的。
4.根据权利要求2所述的集成电路,其特征在于,所述金属元件堆叠在所述电有源区域周围是不连续的。
5.根据权利要求2所述的集成电路,其特征在于,所述保护结构进一步包括:
在所述集成电路的所述电有源区域周围的所述半导体衬底晶片中的肩部,其中由于所述肩部的存在,所述半导体衬底晶片在划片路径中比在所述电有源区域中更厚;以及
至少一个多晶硅沟槽,所述至少一个多晶硅沟槽在所述导热保护结构下方,并且在与所述半导体衬底肩部相邻的位置处围绕所述集成电路的所述电有源区域至少部分地深入所述半导体衬底中。
6.根据权利要求5所述的集成电路,其特征在于,进一步包括在所述导热保护结构的底部和所述至少一个多晶硅沟槽的顶部之间延伸的金属接触结构。
7.根据权利要求2所述的集成电路,其特征在于,所述保护结构进一步包括至少一个多晶硅沟槽,所述多晶硅沟槽围绕所述集成电路的所述电有源区域至少部分地延伸深入所述半导体衬底中。
8.根据权利要求7所述的集成电路,其特征在于,所述保护结构包括若干多晶硅沟槽。
9.根据权利要求8所述的集成电路,其特征在于,所述多晶硅沟槽围绕所述集成电路的所述电有源区域不连续地延伸,所述沟槽被布置为使得至少一个沟槽在围绕所述电有源区域的任何点处面向所述电有源区域。
10.根据权利要求7所述的集成电路,其特征在于,所述至少一个多晶硅沟槽围绕所述集成电路的所述电有源区域连续地延伸。
11.根据权利要求7所述的集成电路,其特征在于,进一步包括在所述导热保护结构的底部和所述至少一个多晶硅沟槽的顶部之间延伸的金属接触结构。
12.根据权利要求1所述的集成电路,其特征在于,所述集成电路进一步包括围绕所述电有源区域的芯片边缘环,所述保护结构被形成于所述芯片边缘环与所述集成电路的所述边界之间。
13.根据权利要求1所述的集成电路,其特征在于,所述保护结构进一步包括与所述集成电路的其它组件相同的导热元件。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR2200152 | 2022-01-10 | ||
US18/094,069 US20230223358A1 (en) | 2022-01-10 | 2023-01-06 | Method for manufacturing integrated circuits from a semiconductor substrate wafer |
US18/094,069 | 2023-01-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219917132U true CN219917132U (zh) | 2023-10-27 |
Family
ID=88428251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320055034.5U Active CN219917132U (zh) | 2022-01-10 | 2023-01-09 | 集成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219917132U (zh) |
-
2023
- 2023-01-09 CN CN202320055034.5U patent/CN219917132U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8354734B2 (en) | Semiconductor device with crack prevention ring | |
KR100482385B1 (ko) | 크랙정지부형성방법 | |
US9613865B2 (en) | Semiconductor die and die cutting method | |
US8461021B2 (en) | Multiple seal ring structure | |
US8828842B2 (en) | Crack stop structure and method for forming the same | |
US8293581B2 (en) | Semiconductor chip with protective scribe structure | |
US9401343B2 (en) | Method of processing a semiconductor wafer | |
JP2011018906A (ja) | ダイシングされた集積回路における破壊の抑制 | |
US10964595B2 (en) | Method for singulating packaged integrated circuits and resulting structures | |
US20230034015A1 (en) | Semiconductor device and method of fabricating the same | |
US20190035683A1 (en) | Semiconductor structure and fabrication method thereof | |
CN106960869B (zh) | 晶圆及其形成方法 | |
US7314811B2 (en) | Method to make corner cross-grid structures in copper metallization | |
JP2007027324A (ja) | 半導体装置およびその製造方法 | |
CN219917132U (zh) | 集成电路 | |
US7276440B2 (en) | Method of fabrication of a die oxide ring | |
US8283193B2 (en) | Integrated circuit system with sealring and method of manufacture thereof | |
CN116417402A (zh) | 从半导体衬底晶片制造集成电路的方法 | |
US20230223358A1 (en) | Method for manufacturing integrated circuits from a semiconductor substrate wafer | |
JP4987897B2 (ja) | 半導体装置 | |
KR20240032986A (ko) | 실리콘 ic를 밀봉하기 위한 구조체 및 방법 | |
KR102600001B1 (ko) | 스크라이브 레인을 포함하는 반도체 칩 | |
US7052977B1 (en) | Method of dicing a semiconductor wafer that substantially reduces the width of the saw street | |
CN111092068A (zh) | 包括对准图案的半导体芯片 | |
JP7378335B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |