CN112882873A - 通过存储器模块内部线路测试存储器模块的***及方法 - Google Patents

通过存储器模块内部线路测试存储器模块的***及方法 Download PDF

Info

Publication number
CN112882873A
CN112882873A CN201911208247.1A CN201911208247A CN112882873A CN 112882873 A CN112882873 A CN 112882873A CN 201911208247 A CN201911208247 A CN 201911208247A CN 112882873 A CN112882873 A CN 112882873A
Authority
CN
China
Prior art keywords
test
memory module
control board
fixture
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911208247.1A
Other languages
English (en)
Inventor
张琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201911208247.1A priority Critical patent/CN112882873A/zh
Publication of CN112882873A publication Critical patent/CN112882873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种通过存储器模块内部线路测试存储器模块的***及方法,其通过在连接存储器模块与测试治具后,测试控制板依据测试客户端所产生的测试命令产生测试信号并通过测试治具传送给存储器模块,使存储器模块的内部线路产生结果信号,测试客户端依据结果信号与测试命令是否相符判断存储器模块是否通过验证的技术手段,可以缩短在测试机台的存储器治具发生问题时停止产线的时间,并实现提高在测试机台的存储器治具发生问题时的测试便利性的技术效果。

Description

通过存储器模块内部线路测试存储器模块的***及方法
技术领域
一种存储器检测***及其方法,特别指一种通过存储器模块内部线路测试存储器模块的***及其方法。
背景技术
目前,BSI的产品测试过程中,在测试存储器模块时,若测试机台中的存储器治具疑似发生问题,为了避免在检测存储器治具时发生干扰,产线维护人员需要将存储器治具从测试机台上拆下,并对拆下的存储器治具进行检测,以确认存储器治具是否确实发生问题。然而,上述对存储器治具拆卸检测与安装的过程往往需要停止产线并浪费大量的时间进行。
然而,随着对产线的生产效能的需求越来越高,产线往往无法长时间的停止,且也需要额外的空间设置检验存储器治具的配套设备,如此,除了增加生产时间之外,也增加空间与资源的需求,导致生产成本大幅提高。
综上所述,可知现有技术中长期以来一直存在测试机台的存储器治具发生问题时需要停止产线进行检测的问题,因此有必要提出改进的技术手段,来解决这一问题。
发明内容
有鉴于现有技术存在测试机台的存储器治具发生问题时需要停止产线进行检测的问题,本发明遂公开一种通过存储器模块内部线路测试存储器模块的***及其方法,其中:
本发明所公开的通过存储器模块内部线路测试存储器模块的***,至少包括:测试治具,包括存储器插槽(slot),所述存储器插槽用以连接所述存储器模块;测试客户端,用以执行测试脚本以产生测试命令;测试控制板,与所述测试客户端、所述测试治具及所述存储器模块连接,用以接收所述测试命令,并依据所述测试命令通过所述测试治具传送测试信号至所述存储器模块借以通过所述存储器模块的内部线路测试所述存储器模块,及用以接收所述存储器模块所产生的结果信号,并将所述结果信号传送至测试客户端,使所述测试客户端依据所述测试命令与所述结果信号是否相符判断所述存储器模块是否通过验证。
本发明所公开的通过存储器模块内部线路测试存储器模块的方法,其步骤至少包括:连接测试治具及所述存储器模块,所述测试治具与测试控制板连接;测试客户端执行测试脚本以产生测试命令,并传送所述测试命令至所述测试控制板;测试控制板依据所述测试命令通过所述测试治具传送测试信号至所述存储器模块,使所述存储器模块的内部线路产生相对应的结果信号;测试控制板通过所述测试治具接收所述结果信号,并将所述结果信号传送至所述测试客户端;测试客户端依据所述测试命令及所述结果信号是否相符判断所述存储器模块是否通过验证。
本发明所公开的***与方法如上,与现有技术之间的差异在于本发明通过在连接存储器模块与测试治具后,测试控制板依据测试客户端所产生的测试命令产生测试信号并通过测试治具传送给存储器模块,使存储器模块的内部线路产生结果信号,测试客户端依据结果信号与测试命令是否相符判断存储器模块是否通过验证,借以解决现有技术所存在的问题,并可以实现无需由测试机台上拆下存储器模块即可验证存储器模块以提高测试便利性的技术效果。
附图说明
图1为本发明所提的通过存储器模块内部线路测试存储器模块的***架构图;
图2为本发明所提的通过存储器模块内部线路测试存储器模块的方法流程图。
附图标记说明:
110 测试治具
120 测试客户端
130 测试控制板
400 测试机台
411 存储器模块
步骤201 连接测试治具及存储器模块,测试治具与测试控制板连接
步骤210 测试客户端执行测试脚本以产生测试命令,并传送测试命令至测试控制板
步骤220 测试控制板依据测试命令通过测试治具传送测试信号至存储器模块,使存储器模块产生相对应的结果信号
步骤230 测试客户端判断测试治具是否异常
步骤250 测试控制板通过测试治具接收结果信号,并将结果信号传送至测试客户端
步骤260 测试客户端依据测试命令及结果信号是否相符判断存储器模块是否通过验证
具体实施方式
以下将配合图式及实施例来详细说明本发明的特征与实施方式,内容足以使任何本领域技术人员能够轻易地充分理解本发明解决技术问题所应用的技术手段并据以实施,借此实现本发明可实现的效果。
本发明可以连接测试治具与设置在测试机台上的存储器模块,使得测试客户端可以在不由测试机台上拆下存储器模块的情况下,通过与测试治具连接的测试控制板测试存储器模块。
以下先以图1本发明所提的通过存储器模块内部线路测试存储器模块的***架构图来说明本发明的***运作。如图1所示,本发明的***含有测试治具110、测试客户端120、测试控制板130。
测试治具110与测试控制板130连接。一般而言,测试治具110可以通过JTAG协议接收测试控制板130所传送的测试信号,并将存储器模块411所产生的结果信号传送给测试控制板130。结果信号包括工作电压信号、接地信号、及数据信号。
测试治具110包括存储器插槽(slot),存储器插槽可以连接存储器模块411。更详细的,测试治具110与存储器模块411之间,可以通过级联线串接,JTAG的TDO信号线单独走线,与最后一级JTAG输出连接器上的u2_TDO连接,JTAG的TCK/TMS/TDI信号线,与第一级JTAG输入连接器连接。
测试治具110的测试接口可以使用骑墙设计。
测试治具110也可以与本***外部的电源连接,借以通过外部电源获得供电。其中,测试治具110可以包括电源输入接口,电源输入接口包括但不限于Type C。测试治具110也可以转换产生存储器模块411测试所需的工作电压。
测试客户端120负责执行测试脚本以产生测试命令。
测试客户端120可以与测试控制板130连接,可以传送所产生的测试命令给测试控制板130,也可以接收测试控制板130所传送的结果信号。一般而言,测试客户端120可以通过USB与测试控制板130连接,但本发明并不以为限。
测试客户端130也负责依据所产生的测试命令与所接收到的结果信号是否相符判断存储器模块411是否通过验证。更详细的,测试客户端130可以依据测试命令产生对应的预期数据,并比对预期数据与结果信号是否相同。若是,表示存储器模块411的输出/输入脚位正常,测试客户端130可以判断存储器模块411通过验证;若否,表示存储器模块411的输出/输入脚位异常,测试客户端130可以判断存储器模块411没有通过验证。
测试客户端120也可以依据原有的JTAG线路,判断测试治具110中特定位置的寄存器(register)内容发生问题时,判断测试治具110异常。
测试控制板130可以与测试客户端120、测试治具110及存储器模块411连接。
测试控制板130负责接收测试客户端120所传送的测试命令,并依据所接收到的测试命令产生相对应的测试信号。一般而言,测试控制板130所产生的测试信号是对存储器模块411进行边界扫描的测试信号,借以通过所产生的测试信号对存储器模块411进行测试。更详细的,测试控制板130可以上拉JTAG装置输出/输入脚位,并读取GND脚位的信号;测试控制板130也可以执行JTAG装置及简单的输入/输出验证。
测试控制板130也负责通过测试治具110传送所产生的测试信号至存储器模块411以测试存储器模块411。
测试控制板130也负责接收存储器模块411所产生的结果信号,并将所接收到的结果信号传送至测试客户端。
测试控制板130所产生的可以使用数据脚位、电源输入脚位、及接地脚位与存储器模块411的输出/输入脚位连接,借以传送测试信号及接收结果信号。
举例来说,含JTAG接口的数据线、地址线及控制线的脚位上都有其相应BSC,只要用JTAG指令将数据、地址及控制信号送到其BSC中,就可通过BSC对应的脚位将信号送给Flash,实现对存储器模块的操作。边界扫描测试是通过在存储器模块的每个输出/输入脚位附加一个边界扫描单元,在PCB电路设计好后,可以先将对JTAG的控制指令通过TDI脚位送入JTAG控制器的指令寄存器中,再通过TDI脚位将要写入数据的存储器模块的地址、数据及控制信号写入BSR中,并将数据锁存到BSC中,及使用EXTEST指令通过BSC将数据写入存储器模块。而这个单元可以存在于在每一个输入,输出,和双向脚位以及元件的逻辑中心。信号在寄存器周围转换并且从元件输出。
在部分的实施例中,测试控制板130也可以包括信号处理模块(图中未示),可以增强所产生的测试信号及所接收到的结果信号,借以提高测试信号及结果信号的稳定性。
接着以一个实施例来解说本发明的运作***与方法,并请参照图2本发明所提的通过存储器模块内部线路测试存储器模块的方法流程图。
当设置于测试机台400上的存储器治具发生问题时,测试人员可以手动打开测试机台400,使得设置于测试机台400上的存储器模块411露出脚位。
之后,测试人员可以连接与发生问题的存储器治具连接的存储器模块411及测试治具110(步骤201)。测试人员也可以为测试治具110及测试控制板130连接电源。在本实施例中,假设测试治具110与测试控制板130所连接的电压为5V,测试人员可以将存储器模块4110***测试治具110的存储器插槽中。
在连接存储器模块411与测试治具110(步骤201)后,测试人员可以操作测试客户端120,使测试客户端120可以执行测试脚本以产生测试命令,并可以将所产生的测试命令传送给测试控制板130(步骤210)。
测试控制板130在接收到测试客户端120所产生的测试命令后,可以依据所接收到的测试命令产生对应的测试信号,并可以将所产生的测试信号传送给测试治具110。在本实施例中,假设测试控制板130与测试治具110是使用JTAG协议传递信号,测试控制板130可以通过测试治具110的JTAG连接端口与测试治具110连接。
在测试治具110接收到测试控制板130所传送的测试信号后,可以将所接收到的测试信号传送到所连接的存储器模块411,使得存储器模块411依据所接收到的测试信号产生结果信号(步骤220),并可以取得存储器模块411所产生的结果信号。在本实施例中,测试治具110可以由存储器模块411的数据输入/输出脚位将测试信号送入存储器模块411中,并可以由存储器模块411的数据输入/输出脚位、工作电压脚位、接地脚位取得结果信号。
在测试控制板130传送测试信号给测试治具110后,可以等待接收测试治具110所传回的结果信号,并可以在接收结果信号后,将所接收的结果信号传回测试客户端120(步骤250)。
测试客户端120在接收到测试控制板130所传送的结果信号后,可以依据所产生的测试命令及所接收到的结果信号是否相符判断与测试治具110连接的存储器模块411是否通过验证(步骤260)。在本实施例中,测试客户端130可以依据测试命令产生对应的预期数据,并比对预期数据与结果信号是否相同。若是,测试客户端130可以判断存储器模块411通过验证;若否,测试客户端130可以判断存储器模块411没有通过验证。
如此,通过本发明,在测试机台400上的存储器治具发生问题时,可以在不拆下有问题的存储器治具的情况下,使用有共电与共地方案的测试治具110对与有问题的存储器治具连接的存储器模块411进行测试。
上述实施例中,在测试客户端120接收到测试控制板130所传送的结果信号(步骤250)后,测试客户端120可以判断测试治具110是否异常(步骤230)。在本实施例中,测试客户端120可以依据测试治具110中特定位置的寄存器内容是否发生问题来判断测试治具110是否发生异常。若否,则表示测试治具110正常,测试客户端120可以依据测试命令与结果信号是否相符来判断存储器模块411是否通过验证(步骤260);若是,则表示测试治具110异常,测试客户端120可以提示更换测试治具110。
综上所述,可知本发明与现有技术之间的差异在于具有在连接存储器模块与测试治具后,测试控制板依据测试客户端所产生的测试命令产生测试信号并通过测试治具传送给存储器模块,使存储器模块的内部线路产生结果信号,测试客户端依据结果信号与测试命令是否相符判断存储器模块是否通过验证的技术手段,借由这一技术手段可以来解决现有技术所存在测试机台的存储器治具发生问题时需要停止产线进行检测的问题,进而实现无需由测试机台上拆下存储器模块即可验证存储器模块以提高测试便利性的技术效果。
再者,本发明的通过存储器模块内部线路测试存储器模块的方法,可实现在硬件、软件或硬件与软件的组合中,亦可在电脑***中以集中方式实现或以不同元件散布于若干互连的电脑***的分散方式实现。
虽然本发明所公开的实施方式如上,惟所述的内容并非用以直接限定本发明的专利保护范围。任何本发明所属技术领域中的本领域技术人员,在不脱离本发明所公开的精神和范围的前提下,对本发明的实施的形式上及细节上作些许的更动润饰,均属于本发明的专利保护范围。本发明的专利保护范围,仍须以所附的权利要求书所界定的为准。

Claims (10)

1.一种通过存储器模块内部线路测试存储器模块的***,其特征在于,应用于测试机台,所述测试机台设置存储器模块(DIMM),所述***至少包括:
测试治具,包括存储器插槽(slot),所述存储器插槽用以连接所述存储器模块;
测试客户端,用以执行测试脚本以产生测试命令;及
测试控制板,与所述测试客户端、所述测试治具及所述存储器模块连接,用以接收所述测试命令,并依据所述测试命令通过所述测试治具传送测试信号至所述存储器模块借以通过所述存储器模块的内部线路测试所述存储器模块,及用以接收所述存储器模块所产生的结果信号,并将所述结果信号传送至测试客户端,使所述测试客户端依据所述测试命令与所述结果信号是否相符判断所述存储器模块是否通过验证。
2.如权利要求1所述的通过存储器模块内部线路测试存储器模块的***,其特征在于,所述测试控制板是使用数据脚位、电源输入脚位、及接地脚位与所述存储器模块的输出/输入脚位连接,并通过JTAG协议传送所述测试信号及接收所述结果信号。
3.如权利要求1所述的通过存储器模块内部线路测试存储器模块的***,其特征在于,所述测试控制板是对所述存储器模块进行边界扫描以测试所述存储器模块。
4.如权利要求1所述的通过存储器模块内部线路测试存储器模块的***,其特征在于,所述测试控制板还包括信号处理模块,用以增强所述测试信号及所述结果信号,借以提高所述测试信号及所述结果信号的稳定性。
5.如权利要求1所述的通过存储器模块内部线路测试存储器模块的***,其特征在于,所述测试客户端还用以判断所述测试治具中特定位置的寄存器(Register)内容发生问题时,判断所述测试治具异常。
6.一种通过存储器模块内部线路测试存储器模块的方法,其特征在于,应用于测试机台,所述测试机台设置存储器模块,所述方法至少包括下列步骤:
连接测试治具及所述存储器模块,所述测试治具与测试控制板连接;
测试客户端执行测试脚本以产生测试命令,并传送所述测试命令至所述测试控制板;
所述测试控制板依据所述测试命令通过所述测试治具传送测试信号至所述存储器模块,使所述存储器模块的内部线路产生相对应的结果信号;
所述测试控制板通过所述测试治具接收所述结果信号,并将所述结果信号传送至所述测试客户端;及
所述测试客户端依据所述测试命令及所述结果信号是否相符判断所述存储器模块是否通过验证。
7.如权利要求6所述的通过存储器模块内部线路测试存储器模块的方法,其特征在于,所述测试控制板通过所述测试治具传送所述测试信号的步骤为所述测试控制板使用数据脚位、电源输入脚位、及接地脚位通过JTAG协议向所述存储器模块的输出/输入脚位传送所述测试信号;所述测试控制板通过所述测试治具接收所述结果信号的步骤为所述测试控制板是使用数据脚位、电源输入脚位、及接地脚位通过JTAG协议由所述存储器模块的输出/输入脚位接收所述结果信号。
8.如权利要求6所述的通过存储器模块内部线路测试存储器模块的方法,其特征在于,所述测试控制板依据所述测试命令通过所述测试治具传送所述测试信号至所述存储器模块的步骤还包括所述测试控制板依据所述测试命令产生边界扫描的所述测试信号的步骤。
9.如权利要求6所述的通过存储器模块内部线路测试存储器模块的方法,其特征在于,所述测试控制板通过所述测试治具传送所述测试信号的步骤及所述测试控制板通过所述测试治具接收所述结果信号的步骤还包括所述测试控制板增强所述测试信号或所述结果信号,借以提高所述测试信号及所述结果信号的稳定性。
10.如权利要求6所述的通过存储器模块内部线路测试存储器模块的方法,其特征在于,所述方法还用以在所述测试控制板将所述结果信号传送至所述测试客户端的步骤前,还包括所述测试客户端还用以在所述测试治具中特定位置的寄存器内容发生问题时,判断所述测试治具异常的步骤。
CN201911208247.1A 2019-11-30 2019-11-30 通过存储器模块内部线路测试存储器模块的***及方法 Pending CN112882873A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911208247.1A CN112882873A (zh) 2019-11-30 2019-11-30 通过存储器模块内部线路测试存储器模块的***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911208247.1A CN112882873A (zh) 2019-11-30 2019-11-30 通过存储器模块内部线路测试存储器模块的***及方法

Publications (1)

Publication Number Publication Date
CN112882873A true CN112882873A (zh) 2021-06-01

Family

ID=76039285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911208247.1A Pending CN112882873A (zh) 2019-11-30 2019-11-30 通过存储器模块内部线路测试存储器模块的***及方法

Country Status (1)

Country Link
CN (1) CN112882873A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744052A (zh) * 2002-03-11 2006-03-08 华为技术有限公司 存储器在板测试方法
CN104678982A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 使用独立控制模块进行测试的测试装置及其方法
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置
TWI664431B (zh) * 2018-11-02 2019-07-01 技嘉科技股份有限公司 測試系統

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1744052A (zh) * 2002-03-11 2006-03-08 华为技术有限公司 存储器在板测试方法
CN104678982A (zh) * 2013-11-28 2015-06-03 英业达科技有限公司 使用独立控制模块进行测试的测试装置及其方法
CN104809043A (zh) * 2015-04-28 2015-07-29 英业达科技有限公司 基于边界扫描的主板cpu插槽的连接测试方法和装置
TWI664431B (zh) * 2018-11-02 2019-07-01 技嘉科技股份有限公司 測試系統

Similar Documents

Publication Publication Date Title
US8127187B2 (en) Method and apparatus of ATE IC scan test using FPGA-based system
US7340658B2 (en) Technique for combining scan test and memory built-in self test
US7661048B2 (en) Apparatus and method for embedded boundary scan testing
US7155370B2 (en) Reusable, built-in self-test methodology for computer systems
US6505317B1 (en) System and method for testing signal interconnections using built-in self test
US10997343B1 (en) In-system scan test of chips in an emulation system
CN104572385B (zh) 存储器故障检测***及方法
CN101526581A (zh) 边界扫描芯片故障检测装置及方法
US20190163596A1 (en) Functional testing of high-speed serial links
TW201522999A (zh) 使用測試向量測試連接插槽之系統及其方法
US11156660B1 (en) In-system scan test of electronic devices
TWI707355B (zh) 透過記憶體模組內部線路測試記憶體模組之系統及方法
CN112882873A (zh) 通过存储器模块内部线路测试存储器模块的***及方法
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
US8667346B2 (en) Semiconductor integrated circuit device, method of controlling the semiconductor integrated circuit device and information processing system
US10983163B1 (en) Function verification system for boundary scan test controller and method thereof
CN116028365A (zh) 晶圆测试代码自动检测方法、装置、设备及介质
CN112462246A (zh) 边界扫描测试***及其方法
TWI708954B (zh) 邊界掃描測試系統及其方法
CN103137211A (zh) 一种nvm内建自测电路的仿真测试***
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
US20150082109A1 (en) Detecting defects in a processor socket
TW201500752A (zh) 用以控制測試器之半導體檢驗裝置
TW202123009A (zh) 邊界掃描測試控制器的功能驗證系統及其方法
US20240003972A1 (en) Method and system for testing semiconductor circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210601

WD01 Invention patent application deemed withdrawn after publication