CN112865734A - 一种可变增益放大器和设备 - Google Patents

Abstract

本申请提出一种可变增益放大器和设备，包括：第一级放大器、第二级放大器及级间匹配网络，其中，第一级放大器与第二级放大器之间通过级间匹配网络连接；第一级放大器和第二级放大器结构相同，均包括第一晶体管和电流舵晶体管阵列；第一级放大器和第二级放大器根据电流舵晶体管阵列的电压控制字调节放大器的电压增益；级间匹配网络，用于匹配第一级放大器和第二级放大器之间的阻抗。

Description

一种可变增益放大器和设备

技术领域

本申请涉及电路设计技术领域，具体涉及一种可变增益放大器和设备。

背景技术

随着5G通讯、汽车雷达、成像雷达等***的迅速发展，毫米波领域集成电路设计引起了人们广泛的研究。然而毫米波频段存在的传输损耗，会严重影响通讯或成像质量。因此，在毫米波通信***通常采用相控阵技术，以获得较高的天线增益。

在相控阵毫米波收发机(T/R)中可变增益放大器(VGA)是不可或缺的模块，用于补偿移相器(Phase Shifter)输出所带来的增益及相位的变化，而且还可以补偿由PVT引起的相位及增益偏差。由于在通信过程中增益切换需要保持相位的恒定，但接收(RX)或发射(TX)链路较长，模块较多，很难保证恒定的相位。因此，增益切换中控制可变可变增益放大器中的相位变化显得由为重要。

申请内容

本申请提供用于一种可变增益放大器和设备。

本申请实施例提供一种可变增益放大器，所述可变增益放大器包括：第一级放大器、第二级放大器和级间匹配网络，其中，所述第一级放大器与所述第二级放大器之间通过所述级间匹配网络连接；所述第一级放大器和所述第二级放大器结构相同，均包括第一晶体管和电流舵晶体管阵列；

所述第一级放大器和所述第二级放大器，被设置为根据电流舵晶体管阵列的电压控制字调节放大器的电压增益；

所述级间匹配网络，用于匹配所述第一级放大器和第二级放大器之间的阻抗。

本申请实施例提供一种设备，所述设备包括如本申请实施例提供的任意一项可变增益放大器。

实施例和其他方面以及其实现方式，在附图说明、具体实施方式和权利要求中提供更多说明。

附图说明

图1是本申请实施例提供的一种可变增益放大器的结构示意图；

图2是本申请实施例提供的另一种可变增益放大器的结构示意图；

图3是本申请实施例提供的又一种可变增益放大器的结构示意图；

图4是本申请实施例提供的一种电流舵晶体管阵列的结构示意图；

图5是一种带电容补偿的毫米波可变增益放大器的结构示意图；

图6是本申请提供的一种小信号模型的结构示意图；

图7是本申请实施例提供的一种微带线电感补偿毫米波可变增益放大器的结构示意图；

图8是本申请提供的第一级VGA的结构示意图；

图9是本申请提供的两级级联可变增益放大器的仿真结果图；

图10是本申请提供的两级级联可变增益放大器的仿真结果图；

图11是本申请提供的两级级联可变增益放大器的仿真结果图；

图12是本申请提供的两级级联可变增益放大器的仿真结果图；

图13是本申请提供的两级级联可变增益放大器的仿真结果图。

具体实施方式

为使本申请的目的.技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

常见的可变增益放大器(VGA)一般会通过切换阻抗Gm或是负载的方法实现可变增益。但是当改变阻抗Gm时，如果栅极电压变化剧烈，会导致场效应管会进入线性区，这样输入阻抗会发生变化。尤其是毫米波频段，输入阻抗变化更剧烈，使输入匹配恶化。同理，如果改变输出负载阻抗，输出匹配也较差。

一个性能较好的VGA除了实现较大范围的可变增益，还有几个更为重要的技术指标：相位变化、噪声系数、线性度及端口匹配等。噪声系数及线性度的优化可以参考LNA设计方法，但是对于相位变化量控制就比较困难，尤其是在毫米波VGA中更是如此，相对于模拟或是射频电路来说，毫米波电路在小信号电路分析中几乎所有的寄生电容或是电感都是需要考虑的，电容或是电感值稍微变化一点就会导致较大的相位变化。因此，很难准确得到相位变化的表达式，为了得到较为准确的相位变化量，只能通过大量的EM仿真，尽可能将各种非理想因素考虑进去。

图1是本申请提供的一种可变增益放大器的结构示意图，本申请提供的可变增益放大器可适用于增益切换中控制可变增益放大器相位变化的情况。所述可变增益放大器可配置于接收器或发射器中。

如图1所示，本申请提供的可变增益放大器主要包括第一级放大器11、第二级放大器12和级间匹配网络13，其中，第一级放大器11与第二级放大器12之间通过级间匹配网络连接13；第一级放大器11和第二级放大器12结构相同，均包括第一晶体管和电流舵晶体管阵列。

第一级放大器11和第二级放大器12，被设置为根据电流舵晶体管阵列的电压控制字调节放大器的电压增益；级间匹配网络13，用于匹配第一级放大器和第二级放大器之间的阻抗。其中，所述电流舵晶体管阵列由数字控制开关。

在一个示例性的实施方式中，图2是本申请实施例提供的另一种可变增益放大器的结构示意图。如图2所示，所述可变增益放大器还包括输入匹配网络14和输出匹配网络15。其中，输入匹配网络14包括第一电感L1、第二电容C2和第二电感L2，其中，第一电感L1通过第二电容C2连接分别连接第二电感和第一级放大器。其中，输出匹配网络采用L型匹配网络。输入匹配网络14和输出匹配网络15用于输入/输出端的阻抗匹配。

进一步的，本申请中的输入匹配网络14和输出匹配网络15均可以采用了T型或π型匹配网络中的任意一种。

进一步的，所述输入匹配网络14还可以是包括一个串联电感及隔直电容及退化电感。级间匹配网络通过L-C-L的T型或是π型匹配网络实现。输出匹配网络通过L-C-L或是L型匹配网络实现。

需要说明的是，输入匹配网络、输出匹配网络以及级间匹配网络都可以根据电路的设计以及具体使用情况进行合理的选择，本实施例中仅进行说明，不做限定。

在一个示例性的实施方式中，图3是本申请实施例提供的又一种可变增益放大器的结构示意图。如图3所示，所述第一级放大器和所述第二级放大器均包括第三晶体管M3，所述第三晶体管M3漏极与所述第二晶体M1管源极连接，所述第三晶体管M3栅极与所述输入匹配网络连接，所述第三晶体管M3漏极接地。

进一步的，所述第一级放大器和所述第二级放大器均包括补偿电感L11和补偿电容C12，所述每个晶体管单元中的第二晶体管的源极连接在一起后通过补偿电感和补偿电容的串联电路接地。

其中，所述补偿电感是微带线电感。微带线电感及补偿电容的作用是为了补偿在较大增益变化范围时所引起的相位变化。因为共源共栅管及电流舵管的寄生电容Cgs、Cgd及Cds的存在，以及增益切换时晶体管跨导gm的变化，都会导致整体相位发生变化。通过该微带线电感可以有效降低整体相位偏移量。

其中，所述级间匹配网络是T型匹配网络，或π型匹配网络。

在一个示例性的实施方式中，图4是本申请实施例提供的一种电流舵晶体管阵列的结构示意图。如图4所示，所述电流舵晶体管阵列包括预设数量的晶体管单元，所述晶体管单元包括：第二晶体管Q1、第一电阻R1和第一电容C1，其中，所述第二晶体管Q1栅极通过第一电阻R1与所述数字控制开关(图中未示出)连接，所述第二晶体管Q1的栅极通过第一电容接地；所述每个晶体管单元中的第二晶体管的漏极连接在一起后与电源连接，所述每个晶体管单元中的第二晶体管的源极连接在一起后与第一晶体管源极连接。

需要说明的是，本申请是4字节的数字控制的电流舵晶体管阵列，采用两级结构实现32个增益调节单元。在实际设计中，可以根据可变增益放大器的具体工作环境以及使用情况设计电流舵晶体管阵列中晶体管单元的数量。本实施例仅以4个晶体管单元为例进行说明，而非限定。

传统的VGA最简单的结构是电压控制型的电流舵(Current Steering)结构，控制电压Vctrl可以通过一个满量程的精度较高的数模转换器DAC产生，以实现较宽的可变增益范围。这样就增加了电路设计的复杂度，并且相位变化受PVT影响较大，可能无法满足***对低相位变化的需求。一般会通过增加一些补偿来减小相位变化，例如增加电容等，但是效果不是很明显，尤其是在较宽的频带内实现较低的相位变化量更是较为困难。可能只在某几个频点或是较窄的频段内效果明显，但这不利于芯片的批量生产。

本申请提供的低相位差可变增益放大器，将原来的复杂的电压控制的电流舵更换成数字控制的电流开关阵列，为了实现较低相位变化本发明还增加了电感(微带线、CPW等)补偿技术，通过仿真发现如果采用5位二进制电流舵开关虽然Gain Step较为良好，但是相位变化仍然较大，主要是因为在最大与最小增益切换的时候gm变化较大，因此相位补偿作用也不再明显，会有较大的相位变化。为了能够满足较低的相位变化需求本申请采用了两级VGA，将5位控制字分为第一级4位及第二级也是4位，不仅可以得到较好的Gain Step而且在较宽的工作频段内相位变化量也较小。

在一个应用性实例中，以毫米波Ka频段(26.5GHz-40GHz)收发机为例，具体介绍一种低相位变化的VGA详细设计方法。本申请提供一种带电容补偿的毫米波可变增益VGA。

图5是一种带电容补偿的毫米波可变增益放大器的结构示意图，如图5所示，带电容补偿的毫米波可变增益放大器包括共源级晶体管构成的的第一部分电路100；产生可变增益输出信号的第二部分电路200；起补偿作用的第三部分电路300。

本申请的第一部分电100路是由一个NMOS晶体管101构成，主要是将输入电压信号RFin转化成一个电流信号。第二部分电路主要是由晶体管201及晶体管202及电流舵管构成。其中，晶体管201漏级与输出负载RL相连，主要提供增益输出。晶体管202的漏级与电源端VDD相连，通过改变控制电压Vctrl大小可以实现增益可调。第三部分电路主要是补偿电容301，该电容主要是补偿部分相移变化。

本实施例中通过分析小信号模型的方法得到补偿电容301需要补充的相移变化。图6是本申请提供的一种小信号模型的结构示意图。采用Y参数分析法计算可以用二端口网络从Port1到Port2的Y参数Y21来表示相位变化表达式：

其中，

由式(1)可以得到总的相位为∠Y21＝φ₁+φ₂+φ₃，其中，

φ₁＝tan^-1(wC_ds2/g_m2)，

φ₂＝-tan^-1(wC_gd1/g_m1)，

第一部分电路共源级晶体管101贡献的相位φ₂是恒定的，总的相位变化∠Y₂₁＝φ₁+φ₃，从相位变化公式中可以看出如果想保持相位恒定就必须适当选择晶体管201及202的控制电压Vctrl、晶体管的尺寸及补偿电容301大小。

控制电压Vctrl可以通过一个精度较高的DAC实现全摆幅控制电压。通过多次迭代仿真会得到较优的Vctrl值。

同理，可以通过多次仿真迭代获得一个较优的补偿电容的容值。此时VGA在所需频段内的可以得到一个较低的相位变化。

在一个应用性实例中，本申请提供一种微带线电感补偿毫米波VGA。

图7是本申请实施例提供的一种微带线电感补偿毫米波可变增益放大器的结构示意图。如图7所示：一种带微带线电感补偿技术的毫米波可变增益放大器结构，包括共源级晶体管构成的的第一部分电路100；产生可变增益输出信号的第二部分电路200；起补偿作用的第三部分电路300。

同理通过二端口网络的Y参数定义，Y21＝I2/V1,V2＝0可以求出Port1到Port2的转导。

其中，

φ₁＝-tan^-1(wC_gd1/g_m1)，

φ₂＝tan^-1(wC_ds2/g_m2)，

现在只看第三项φ₃，通过适当调整微带线电感L的长度，可以改变相位φ₃的大小及符号，通过多次仿真迭代可以选择一个合适的长度L，使VGA相位的变化在所需频带内最小。

本申请采用了两级结构级联，如图2所示。主要包括两级VGA、输入/输出匹配网络及级间匹配网络。本申请将模拟电压控制电流舵更改为开关阵列形式的电流舵晶体管

图8是本申请提供的第一级VGA的结构示意图，如图8所示。晶体管202～205组成第一级VGA的增益切换阵列。假设输入电压为ΔVin，输出负载为R_L，当电流舵晶体管202～205的栅端控制电压为0000时，对应VGA的增益最大。当电流舵晶体管202～205的栅端控制电压为1111时，对应VGA的增益最小。对于一般情况下假设晶体管202～205阵列栅极控制电压为β，此时流过该晶体管阵列的电流为，则流过晶体管201的电流为I-β*I＝(1-β)*I，此时对应的增益为(1-β)*g_m1*R_L，通过调整改变β的大小，这样就实现了一个较宽的可变增益范围，以此类推第二级级联VGA工作原理与第一级VGA工作原理一样，通过两级VGA可以实现32个可变增益级。

本申请的输入/输出及级间匹配网络均采用了T型或π型匹配网络实现。无源器件401、402、403构成了一个T型匹配网络，为了实现较大的工作带宽可以选择适当的Q值实现。

本申请提出的一种低相位变化VGA的设方法所实现的VGA相位变化较小，其它性能指标良好。

图9是本申请提供的两级级联可变增益放大器的仿真结果图，如图9所示，最终32个增益状态，最大增益11dB左右，最小增益-5dB左右，增益调节范围16dB，实现0.5dB增益的步进。

图10是本申请提供的两级级联可变增益放大器的仿真结果图，如图10所示，在25.2～27.5GHz的工作频段内，相位偏移量小于3°，符合低相位偏移量的需求。

图11是本申请提供的两级级联可变增益放大器的仿真结果图，图12是本申请提供的两级级联可变增益放大器的仿真结果图，图13是本申请提供的两级级联可变增益放大器的仿真结果图，如图11、图12和图13所示，在25.2～27.5GHz的工作频段内，S11与S22基本满足小于-10dB的要求，并且NF小于7dB，IP1dB<-5dBm，满足***要求。适宜在电路设计中加以推广。

在一个应用性实例中，本申请所述低相位变化VGA设计方法包括以下步骤：

第一步：首先明确引起毫米波可变增益放大器(VGA)相位变化的原因，可以通过分析小信号等效模型得到一个具有指导意义的相位变化的表达式。以附图6为例。分析第一部分及第二部分电路的小信号等效模型，可以得到一个比较详细的相位变化表达式。

第二步：通过分析明确了VGA相位变化具体原因，对电路结构进行改进。第一部分电路输入信号为RFin，通过共源级晶体管放大，得到一个交流电流，第二部分电路共源共栅管及电流舵管，实际上相当于一个差分对管。差分对管的两个共源共栅管的漏端接不同的负载，一个晶体管接负载RL，另一个晶体管接电源VDD，通过调节差分对管的两个偏置电压，可以控制流过两个晶体管的电流的比例，当其中一个晶体管的偏置电压增加达到一定程度时，另一个晶体管的偏置电压下降到一定程度，那么两个晶体管的工作状态是一个完全导通，一个完全截止。只有到输出端RL的电流才会提供增益。因此可以通过调节到VDD晶体管的偏压大小，改变输出电流的大小，实现可变增益功能。

第三步：第二部分电路共源共栅及电流舵晶体管的偏置电压Vctrl需要提供一个精度较高的满量程的DAC，这样增加了电路设计的复杂性。为了降低电路设计复杂度，同时实现较准确的增益调节精度，可以将传统模拟偏压电流舵改变为数字开关控制的电流舵。本申请增加了4Bit的数字控制的电流舵晶体管阵列，采用两级结构实现32个增益调节单元。第一级实现16个增益调节及第二级实现16个增益调节。

第四步：第三部分电路微带线电感及电容的作用是为了补偿在较大增益变化范围时所引起的相位变化。因为第二部分电路共源共栅管及电流舵管的寄生电容Cgs、Cgd及Cds的存在，及增益切换时晶体管跨导gm的变化，都会导致整体相位发生变化。通过该微带线电感可以有效降低整体相位偏移量。

第五步：本申请的第四部分电路包括了电感、电容及微带线等无源器件。主要是为了实现输入、输出及级间匹配。输入匹配网络包括一个串联电感及隔直电容及退化电感。级间匹配网络通过L-C-L的T型或是Π型匹配网络实现。输出匹配网络通过L-C-L或是L型匹配网络实现。

第六步：优化每一级VGA的相位偏移量，通过仿真迭代确定晶体管最佳偏置电压及补偿电感微带线电感的长度L。优化电流舵晶体管的尺寸提高增益调谐精度。

采用本申请所述的方法，与现有技术相比，减小了电路设计的复杂度、极大改善了相移变化量等。该可变增益放大器可以提供16dB的增益调节范围及0.5dB的增益调节精度，更重要是可以实现3～5°的相位偏移量。

在一个示例性的实施方式中，本申请实施例提供一种设备，所述设备包括如本申请实施例提供的任意一项可变增益放大器。

以上所述，仅为本申请的示例性实施例而已，并非用于限定本申请的保护范围。

通过示范性和非限制性的示例，上文已提供了对本申请的示范实施例的详细描述。但结合附图和权利要求来考虑，对以上实施例的多种修改和调整对本领域技术人员来说是显而易见的，但不偏离本申请的范围。因此，本申请的恰当范围将根据权利要求确定。

Claims (10)

1.一种可变增益放大器，其特征在于，包括：第一级放大器、第二级放大器和级间匹配网络，其中，所述第一级放大器与所述第二级放大器之间通过所述级间匹配网络连接；所述第一级放大器和所述第二级放大器结构相同，均包括第一晶体管和电流舵晶体管阵列；

所述第一级放大器和所述第二级放大器，被设置为根据电流舵晶体管阵列的电压控制字调节放大器的电压增益；

所述级间匹配网络，用于匹配所述第一级放大器和第二级放大器之间的阻抗。

2.根据权利要求1所述的放大器，其特征在于，所述电流舵晶体管阵列由数字控制开关。

3.根据权利要求2所述的放大器，其特征在于，所述电流舵晶体管阵列包括预设数量的晶体管单元，所述晶体管单元包括：第二晶体管、第一电阻和第一电容，其中，所述第二晶体管栅极通过第一电阻与所述数字控制开关连接，所述第二晶体管的栅极通过第一电容接地；

每个晶体管单元中的第二晶体管的漏极连接在一起后与电源连接，所述每个晶体管单元中的第二晶体管的源极连接在一起后与第一晶体管源极连接。

4.根据权利要求1所述的放大器，其特征在于，所述可变增益放大器还包括：输入匹配网络，其中，

所述输入匹配网络包括第一电感、第二电容和第二电感，其中，第一电感通过第二电容连接分别连接第二电感和第一级放大器。

5.根据权利要求1所述的放大器，其特征在于，所述可变增益放大器还包括：输出匹配网络，其中所述输出匹配网络采用L型匹配网络。

6.根据权利要求4所述的放大器，其特征在于，所述第一级放大器和所述第二级放大器均包括第三晶体管，所述第三晶体管漏极与第二晶体管源极连接，所述第三晶体管栅极与所述输入匹配网络连接，所述第三晶体管漏极接地。

7.根据权利要求3所述的放大器，其特征在于，所述第一级放大器和所述第二级放大器均包括补偿电感和补偿电容，所述每个晶体管单元中的第二晶体管的源极连接在一起后通过补偿电感和补偿电容的串联电路接地。

8.根据权利要求7所述的放大器，其特征在于，所述补偿电感是微带线电感。

9.根据权利要求1所述的放大器，其特征在于，所述级间匹配网络是T型匹配网络，或π型匹配网络。

10.一种设备，其特征在于，所述设备包括如权利要求1-9中任意一项所述的可变增益放大器。

Images