CN112838856A - 使用光伏源极的晶体管的反向本体偏置 - Google Patents

使用光伏源极的晶体管的反向本体偏置 Download PDF

Info

Publication number
CN112838856A
CN112838856A CN202011331613.5A CN202011331613A CN112838856A CN 112838856 A CN112838856 A CN 112838856A CN 202011331613 A CN202011331613 A CN 202011331613A CN 112838856 A CN112838856 A CN 112838856A
Authority
CN
China
Prior art keywords
circuit
terminal
photovoltaic
mos transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011331613.5A
Other languages
English (en)
Inventor
F·卡克林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Research and Development Ltd
Original Assignee
STMicroelectronics Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Research and Development Ltd filed Critical STMicroelectronics Research and Development Ltd
Publication of CN112838856A publication Critical patent/CN112838856A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H03K19/017572—Coupling arrangements; Impedance matching circuits using opto-electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N19/00—Integrated devices, or assemblies of multiple devices, comprising at least one thermoelectric or thermomagnetic element covered by groups H10N10/00 - H10N15/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本公开的实施例涉及一种使用光伏源极的晶体管的反向本体偏置。金属氧化物半导体(MOS)晶体管具有源极端子、漏极端子、栅极端子和本体端子。源极端子被连接以接收电源电压，并且本体端子被连接以接收反向本体偏置电压。光伏电路具有被连接到MOS晶体管的源极端子的第一端子以及被连接到MOS晶体管的本体端子的第二端子。光伏电路将从环境接收的光子转换以生成反向本体偏置电压。

Description

使用光伏源极的晶体管的反向本体偏置
技术领域
本发明涉及在数字电路中的晶体管的本体偏置，并且具体涉及数字电路晶体管的反向本体偏置的实现方式，其中反向本体偏置电压是使用能量收集源(诸如光伏电路)生成的。
背景技术
在本领域中众所周知的是，将本体偏置应用于金属氧化物半导体场效应晶体管(MOSFET)的阱(本体)区域，以便影响晶体管沟道的特性。例如，被应用于阱的正向本体偏置(FBB)通过降低晶体管的阈值电压(Vt)来很好地影响设备的操作。由于以增加漏电流为代价地增加沟道电流，这导致更快的操作设备。相反，被应用于阱的反向本体偏置(RBB)通过增加晶体管的阈值电压(Vt)来很好地影响设备的操作。以降低速度为代价，这导致设备存在较低的漏电流。因此很清楚的是，电路设计者可以使用本体偏置选择来调制晶体管的阈值电压，从而在电路操作的功率与速度之间权衡。
存在对在超低电压电平处操作的电路逐渐增加的兴趣。例如，用于数字电路的等于或小于0.5V的电压电平现在在许多应用中变得常见，诸如面向物联网(IoT)的设备。对于数字电路，以暂停操作模式(诸如睡眠或深度睡眠)操作是很常见的，并且当处于这种模式时，降低在数字电路中的晶体管的漏电流是很重要的。
为了解决这个问题，电路设计者可以选择使用应用于晶体管阱(本体)的反向本体偏置(RBB)。在这些方案中，p沟道晶体管(pMOS)的本体被连接到产生电压(例如，Vdds)大于(即，更正)在晶体管电源处的电源电压(例如Vdd)的电压源，并且n沟道晶体管(nMOS)的本体被连接到产生电压(例如，Gnds)小于(即，更负)在晶体管电源处的电源电压(例如Gnd)的电压源。
如在图1中所示出的，使用具有串联耦合的pMOS晶体管12和nMOS晶体管14作为数字电路装置的CMOS数字逻辑反相器门10的示例，n阱偏置生成器电路16被用于生成反向本体偏置电压Vdds以应用于pMOS晶体管12的阱，该pMOS晶体管12的源极被连接给电源电压Vdd(其中Vdds>Vdd)，并且p阱偏置生成器电路18被用于生成反向本体偏置电压Gnds以应用于nMOS晶体管14的阱，该nMOS晶体管14的源极被连接给接地电压Gnd(其中Gnds<Gnd)。n阱偏置生成器电路16通常是正电荷泵电路，并且p阱偏置生成器电路18通常是负电荷泵电路。该实现方式具有的问题是偏置生成器电路16和18的电荷泵电路会消耗来自电源电压Vdd的一定数量的功率开销。
本领域需要解决现有技术的反向本体偏置方案的缺点。
发明内容
在实施例中，电路包括：金属氧化物半导体(MOS)晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及光伏电路，具有被连接到MOS晶体管的源极端子的第一端子以及被连接到MOS晶体管的本体端子的第二端子，其中光伏电路转换接收到的光子以生成应用于MOS晶体管的本体端子的反向本体偏置电压。
在实施例中，电路包括：金属氧化物半导体(MOS)晶体管，具有源极端子、漏极端子、栅极端子和本体端子；其中源极端子被连接以接收电源电压；以及能量收集电路，具有被连接到MOS晶体管的源极端子的第一端子以及被连接到MOS晶体管的本体端子的第二端子，其中能量收集电路收集能量以生成应用于MOS晶体管的本体端子的反向本体偏置电压。
附图说明
为了更好地理解实施例，现在将仅通过示例的方式参考附图，其中：
图1是使用电荷泵电路的具有晶体管阱的反向本体偏置的数字电路的框图；
图2是使用光伏电路的具有晶体管阱的反向本体偏置的数字电路的框图；
图3是集成电路设备的框图；
图4是成像集成电路设备的框图；
图5示出了在成像集成电路设备内的成像电路的一般布局；
图6是生成反向本体偏置电压的光伏电路的像素光伏单元的横截面视图；
图7是数字电路的nMOS晶体管和pMOS晶体管的横截面视图，其中晶体管的本体是被反向本体偏置的。
图8A至图8B示出了用于光伏电路的电路实现方式；以及
图9是具有使用能量收集电路的晶体管阱的反向本体偏置的数字电路的框图。
具体实施方式
现在参考图2，其示出了具有晶体管阱的反向本体偏置(RBB)的数字电路的框图。该数字电路由电源电路20供电，电源电路20被配置为提供具有正电源电压Vdd和接地电压Gnd的电源域。在超低压电路应用中，Vdd可以等于0.5V的电压。此处，数字电路以简化的形式仅通过单个CMOS数字逻辑反相器门10来表示，单个CMOS数字逻辑反相器门10包括彼此串联耦合的pMOS晶体管12和nMOS晶体管14。pMOS晶体管12的源极端子被耦合到接收正电源电压Vdd的电源节点22。nMOS晶体管14的源极端子被耦合到接收接地电压Gnd的电源节点24。pMOS晶体管12和nMOS晶体管14的栅极端子被共同耦合在信号输入节点26处。pMOS晶体管12和nMOS晶体管14的漏极端子被共同耦合在信号输出节点28处。
n阱偏置生成器电路16’被用于生成反向本体偏置电压Vdds(其中Vdds>Vdd)以应用于pMOS晶体管12的阱。n阱偏置生成器电路16’由至少一个光伏单元PVpos(诸如在光伏模式中操作的二极管)形成，以从来自环境的所接收的光子30生成电压。光伏单元PVpos的二极管具有阴极和阳极，其阴极被耦合到接收正电源电压Vdd的电源节点22，其阳极被耦合到生成反向本体偏置电压Vdds的更正的电源节点32。该反向本体偏置电压Vdds被应用于(一个或多个)pMOS晶体管12的(一个或多个)阱。p阱偏置生成器电路18’被用于生成反向本体偏置电压Gnds(其中Gnds<Gnd)以应用于nMOS晶体管14的阱。p阱偏置生成器电路18’由至少一个光伏单元PVneg(诸如在光伏模式下操作的二极管)形成，以从来自环境的所接收的光子30生成电压。用于光伏单元PVneg的二极管具有阳极和阴极，其阳极被耦合到接收接地电源电压Gnd的电源节点24，其阴极被耦合到生成反向本体偏置电压Gnds的更负的电源节点34。该反向本体偏置电压Gnds被应用于(一个或多个)nMOS晶体管14的(一个或多个)阱。
现在参考图3，其示出了集成电路设备40的框图。集成电路设备40包括数字逻辑电路装置42，数字逻辑电路装置42由具有正电源电压Vdd和接地电压Gnd的电源域供电。数字逻辑电路装置42包括诸如数字逻辑门(逻辑与、或、与非、或非等)的CMOS数字电路以及其他数字信号处置和处理电路(诸如触发器、锁存器、复用器、处理器、控制器等)。这些数字电路由互连的pMOS晶体管44和nMOS晶体管46形成。每个pMOS晶体管44包括：源极端子、漏极端子、栅极端子以及本体(阱)端子。每个nMOS晶体管46包括源极端子、漏极端子、栅极端子以及本体(阱)端子。集成电路设备40还包括具有正PV(PVpos)电路52的光伏(PV)电路装置50，正PV(PVpos)电路52响应于所接收的光子30生成反向本体偏置电压Vdds(其中Vdds>Vdd)以应用于在数字逻辑电路装置42内的(一个或多个)pMOS晶体管44的(一个或多个)阱。光伏(PV)电路装置50还包括负PV(PVneg)电路54，负PV(PVneg)电路54响应于所接收的光子30生成反向本体偏置电压Gnds(其中Gnds<Gnd)以应用于在数字逻辑电路装置42内的(一个或多个)nMOS晶体管46的(一个或多个)阱。
正PV电路52可以包括一个光伏单元PVpos(参见图2，标记16’)或者在接收正电源电压Vdd的电源节点与生成反向本体偏置电压Vdds的更正的电源节点之间彼此互连的多个光伏单元PVpos(参见图8A至图8B)。
负PV电路54可以包括一个光伏单元PVneg(参见图2，标记18’)或者在接收接地电压Gnd的电源节点与生成反向本体偏置电压Gnds的更负的电源节点之间彼此互连的多个光伏单元PVneg(参见图8A至图8B)。
具有正电源电压Vdd和接地电压Gnd的电源域可以由集成电路设备40外部的电源在“片下(off-chip)”提供，或者由集成电路设备40内部的电源(诸如从片下电源接收电力的电压调节器电路)在“片上”提供。
现在参考图4，其示出了成像集成电路设备70的框图。集成电路设备70包括由具有正电源电压Vdd和接地电压Gnd的电源域供电的数字逻辑电路装置42和成像电路80。成像电路80包括用于接收光子30的光电检测器(诸如光电二极管)的阵列82。感测和转换电路84感测由在阵列82中的光电检测器生成的信号，并且执行转换以生成数字图像信号86，以便由数字逻辑电路装置42进行处理。数字逻辑电路装置42包括诸如数字逻辑门(逻辑与、或、与非、或非等)的CMOS数字电路以及其他数字信号处置和处理电路(诸如触发器、锁存器、复用器、处理器、控制器等)。这些数字电路由互连的pMOS晶体管44和nMOS晶体管46形成。pMOS晶体管44各自包括源极端子、漏极端子、栅极端子以及本体(阱)端子。nMOS晶体管46各自包括源极端子、漏极端子、栅极端子以及本体(阱)端子。
成像电路80还包括光伏(PV)电路装置，光伏(PV)电路装置包括正PV(PVpos单元)电路52，正PV(PVpos单元)电路52响应于所接收的光子30生成反向本体偏置电压Vdds(其中Vdds>Vdd)以应用于在数字逻辑电路装置42内的(一个或多个)pMOS晶体管44的(一个或多个)阱。光伏(PV)电路装置还包括负PV(PVneg单元)电路54，负PV(PVneg单元)电路54响应于所接收的光子30生成反向本体偏置电压Gnds(其中Gnds<Gnd)以应用于在数字逻辑电路装置42内的(一个或多个)nMOS晶体管44的(一个或多个)阱。
图5示出了成像电路80的光敏部分90的一般布局。光敏部分90由像素的阵列形成，其中每个像素包括二极管结构。像素的阵列的第一像素被布置在子阵列92中，以形成光电检测器的阵列82。像素的阵列的第二像素被布置在环形94中，该环形94提供围绕第一像素的阵列的区域。第二像素的第一部分96提供一个或多个正PV电路52的光伏单元PVpos，该光伏单元PVpos生成反向本体偏置电压Vdds>Vdd。第二像素的第二部分98提供负PV电路54的一个或多个光伏单元PVneg，该光伏单元PVneg生成反向本体偏置电压Gnds<Gnd。
现在参考图6，其示出了光敏部分90的示例横截面，其中该横截面在图5中由虚线100所示出的位置的环形94区域中。光敏部分90在轻度p型掺杂半导体衬底102中形成。在环形94区域中，深沟槽分隔101被形成在半导体衬底102中，该深沟槽分隔101基本围绕提供光电检测器的阵列82的子阵列92。第二像素中的每个像素都被形成在p型掺杂阱104内，p型掺杂阱104由深沟槽分隔101与其他像素和衬底100分隔。p型掺杂阱104形成光伏单元PV的阳极。通过更重度p型掺杂接触区域106，与p型掺杂阱104进行电接触。n型掺杂区域108被植入到p型掺杂阱104中以形成光伏单元PV的阴极。
对于在环形94区域的第一部分96中的第二像素，该第一部分96是正PV电路52的部分，用于光伏单元PVpos的阴极的n型掺杂区域108被电连接到正电源电压Vdd，并且光伏单元PVpos的阳极的p型掺杂接触区域106被电连接以向pMOS晶体管的阱(本体)提供反向本体偏置电压Vdds。
对于在环形94区域的第二部分98中的第二像素，该第二部分98是负PV电路54的部分，用于光伏单元PVneg的阳极的p型掺杂接触区域106被电连接到接地电压Gnd，并且用于光伏单元PVneg的阴极的n型掺杂区域108被电连接以向nMOS晶体管的阱(本体)提供反向本体偏置电压Gnds。
数字逻辑电路装置42的nMOS晶体管和pMOS晶体管可以如由图7的横截面所示出的使用众所周知的三阱工艺在p型掺杂衬底100中支撑。pMOS晶体管44被形成在衬底100内支撑的n阱126中成。n阱126提供pMOS晶体管44的本体，该本体是由具有反向本体偏置电压Vdds的正PV电路52偏置的反向本体。在n阱126中提供了n型更高掺杂的接触区域146，用于将反向本体偏置电压Vdds应用于pMOS晶体管44的本体。pMOS晶体管44包括在n阱126中提供的p型导电性的源极和漏极区域142。源极和漏极区域142由(阱126的)沟道区域分隔，并且在该沟道区域上提供绝缘栅极144。nMOS晶体管46被形成在n阱126内支撑的p阱122中。使用浅沟槽分隔128将p阱122与n阱126横向分隔。p阱122提供nMOS晶体管46的本体，该本体是由具有反向本体偏置电压Gnds的负PV电路54偏置的反向本体。在p阱122中提供了p型更高掺杂的接触区域136，用于将反向本体偏置电压Gnds应用于nMOS晶体管46的本体。nMOS晶体管46包括在p阱122中提供的n型导电性的源极和漏极区域132。源极和漏极区域132由(阱122的)沟道区域分隔，并且在该沟道区域上提供绝缘栅极134。
如图8A中所示，每个PV电路52、54可以由并联电连接的多个光伏单元PV1至PVz形成。备选地，如图8B中所示，每个PV电路52、54可以由串联电连接的多个光伏单元PV1至PVz形成。此外，每个PV电路52、54可以由在电路网络中电连接的多个光伏单元PV1至PVz形成，该电路网络包括二极管的并联连接和串联连接二者。用于多个光伏单元PV1至PVz的电气互连的选择是由电路设计者根据用于数字电路的晶体管的反向本体偏置的电压和电流期望幅度驱动作出的，该电压和电流期望幅度驱动需要由PV电路52、54生成。
应该理解的是电压和电流驱动依赖于由所接收的光子30提供的照明。在本文中，照明是环境照明，例如，用于由成像电路80所成像的场景或在其中PV电路装置50被暴露的环境。在环境光照水平中的变化会改变由PV电路装置50生成的电压和电流二者的大小。所生成的电压将会与光照水平的对数成比例增加，并且所生成的电压在所有的光照水平处都被认为适合于提供RBB电压。所实现的漏电流减少和功率节省将会随着光照水平变化，但是该漏电流减少和功率节省将会存在于所有光照水平下。
尽管上文讨论的实施例考虑了使用光伏电路生成反向本体偏置电压，但是应该注意的是在适当的情况下从环境收集能量的其他形式可以替代地被使用。例如，在集成电路未暴露于环境光的操作场景中，光伏解决方案是不可操作的。然而，如果其他能源在该操作场景中可用，那么不同形式的能量收集可以替代地被使用。诸如热能或振动能的能源可以通过本领域的技术人员已知的适当的能量收集(EH)电路来收集，以生成所需的反向本体偏置电压。这种实现方式在图9中被示出，其中相同的附图标记指示图3中所示的以及与本文先前描述的相同的部件。
集成电路40’包括具有正EH电路52’的能量收集(EH)电路装置50’，该正EH电路52’响应于所接收的能量30’(诸如热能或振动能)生成反向本体偏置电压Vdds(其中Vdds>Vdd)以应用于在数字逻辑电路装置42内的pMOS晶体管44的阱。能量收集(EH)电路装置50’还包括负EH电路54’，该负EH电路54’响应于所接收的能量30’生成反向本体偏置电压Gnds(其中Gnds<Gnd)以应用于在数字逻辑电路装置42内的nMOS晶体管46的阱。应该注意的是，EH电路装置50’可以由收集电路的组合形成。例如，光伏收集与热收集电路或震动收集电路中的一个或多个收集电路可以组合使用。光伏收集的优点是所需的电路与标准CMOS技术兼容并且可以在通用的裸片上被支持。
尽管已经在附图和以上说明书中详细说明和描述了本发明，但是这种说明和描述被认为是说明性的或示例性的而不是限制性的；本发明不限于所公开的实施例。所公开的实施例的其他变体可以由本领域的技术人员通过对附图、本公开和所附权利要求的研究在实践本发明时理解和实施。

Claims (28)

1.一种电路，包括：
金属氧化物半导体MOS晶体管，具有源极端子、漏极端子、栅极端子和本体端子；
其中所述源极端子被连接以接收电源电压；以及
光伏电路，具有被连接到所述MOS晶体管的所述源极端子的第一端子以及被连接到所述MOS晶体管的所述本体端子的第二端子，其中所述光伏电路转换接收到的光子以生成被施加到所述MOS晶体管的所述本体端子的反向本体偏置电压。
2.根据权利要求1所述的电路，其中所述MOS晶体管是p沟道晶体管，所述电源电压是正电压Vdd，并且所述反向本体偏置电压是更正的电压Vdds>Vdd。
3.根据权利要求2所述的电路，其中所述p沟道MOS晶体管是数字逻辑门的电路部件。
4.根据权利要求1所述的电路，其中所述MOS晶体管是n沟道晶体管，所述电源电压是接地电压Gnd，并且所述反向本体偏置电压是更负的电压Gnds<Gnd。
5.根据权利要求4所述的电路，其中所述n沟道MOS晶体管是数字逻辑门的电路部件。
6.根据权利要求1所述的电路，其中所述光伏电路包括光伏二极管，其中所述第一端子是所述光伏二极管的阴极，并且所述第二端子是所述光伏二极管的阳极。
7.根据权利要求1所述的电路，其中所述光伏电路包括光伏二极管，其中所述第一端子是所述光伏二极管的阳极，并且所述第二端子是所述光伏二极管的阴极。
8.根据权利要求1所述的电路，其中所述光伏电路包括在电路网络中电连接的多个光伏二极管，其中所述第一端子是所述多个光伏二极管中至少一个光伏二极管的阴极，并且所述第二端子是至少一个所述光伏二极管的阳极。
9.根据权利要求8所述的电路，其中所述电路网络是所述多个光伏二极管的并联电连接。
10.根据权利要求8所述的电路，其中所述电路网络是所述多个光伏二极管的串联电连接。
11.根据权利要求1所述的电路，其中所述光伏电路包括在电路网络中电连接的多个光伏二极管，其中所述第一端子是所述多个光伏二极管中至少一个光伏二极管的阳极，并且所述第二端子是至少一个所述光伏二极管的阴极。
12.根据权利要求11所述的电路，其中所述电路网络是所述多个光伏二极管的并联电连接。
13.根据权利要求11所述的电路，其中所述电路网络是所述多个光伏二极管的串联电连接。
14.根据权利要求1所述的电路，还包括成像电路，其中所述成像电路包括像素的阵列，其中所述阵列的第一像素形成光电检测器的阵列，并且其中所述阵列的第二像素形成所述光伏电路。
15.根据权利要求14所述的电路，其中所述第二像素被布置在环形区域中，所述环形区域围绕形成所述光电检测器的阵列的所述第一像素。
16.根据权利要求14所述的电路，其中每个第二像素由光伏二极管形成，其中所述第一端子是所述光伏二极管的阴极，并且所述第二端子是所述光伏二极管的阳极。
17.根据权利要求14所述的电路，其中每个第二像素由光伏二极管形成，其中所述第一端子是所述光伏二极管的阳极，并且所述第二端子是所述光伏二极管的阴极。
18.根据权利要求14所述的电路，所述电路被实现为成像集成电路。
19.根据权利要求1所述的电路，所述电路被实现为集成电路。
20.一种电路，包括：
金属氧化物半导体MOS晶体管，具有源极端子、漏极端子、栅极端子和本体端子；
其中所述源极端子被连接以接收电源电压；以及
能量收集电路，具有被连接到所述MOS晶体管的所述源极端子的第一端子以及被连接到所述MOS晶体管的所述本体端子的第二端子，其中所述能量收集电路操作以从环境收集能量，以生成被施加到所述MOS晶体管的所述本体端子的反向本体偏置电压。
21.根据权利要求20所述的电路，其中来自所述环境的所述能量是热能。
22.根据权利要求20所述的电路，其中来自所述环境的所述能量是振动能。
23.根据权利要求20所述的电路，其中来自所述环境的所述能量是光子。
24.根据权利要求20所述的电路，其中所述MOS晶体管是p沟道晶体管，并且所述电源电压是正电压Vdd，并且所述反向本体偏置电压是更正的电压Vdds>Vdd。
25.根据权利要求24所述的电路，其中所述p沟道MOS晶体管是数字逻辑门的电路部件。
26.根据权利要求20所述的电路，其中所述MOS晶体管是n沟道晶体管，并且所述电源电压是接地电压Gnd，并且所述反向本体偏置电压是更负的电压Gnds<Gnd。
27.根据权利要求26所述的电路，其中所述n沟道MOS晶体管是数字逻辑门的电路部件。
28.根据权利要求20所述的电路，所述电路被实现为集成电路。
CN202011331613.5A 2019-11-25 2020-11-24 使用光伏源极的晶体管的反向本体偏置 Pending CN112838856A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/693,672 2019-11-25
US16/693,672 US10892757B1 (en) 2019-11-25 2019-11-25 Reverse body biasing of a transistor using a photovoltaic source

Publications (1)

Publication Number Publication Date
CN112838856A true CN112838856A (zh) 2021-05-25

Family

ID=74067141

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202022744733.XU Active CN213990638U (zh) 2019-11-25 2020-11-24 电子电路和半导体电路
CN202011331613.5A Pending CN112838856A (zh) 2019-11-25 2020-11-24 使用光伏源极的晶体管的反向本体偏置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202022744733.XU Active CN213990638U (zh) 2019-11-25 2020-11-24 电子电路和半导体电路

Country Status (2)

Country Link
US (1) US10892757B1 (zh)
CN (2) CN213990638U (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021206134A1 (de) * 2021-06-16 2022-12-22 Robert Bosch Gesellschaft mit beschränkter Haftung Stress- und/oder Dehnungsmesszelle für ein Stress- und/oder Dehnungsmesssystem

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2884205B2 (ja) 1992-01-29 1999-04-19 オリンパス光学工業株式会社 固体撮像装置
US5583457A (en) * 1992-04-14 1996-12-10 Hitachi, Ltd. Semiconductor integrated circuit device having power reduction mechanism
US5910738A (en) 1995-04-07 1999-06-08 Kabushiki Kaisha Toshiba Driving circuit for driving a semiconductor device at high speed and method of operating the same
US6593799B2 (en) 1997-06-20 2003-07-15 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US5900623A (en) 1997-08-11 1999-05-04 Chrontel, Inc. Active pixel sensor using CMOS technology with reverse biased photodiodes
US6097022A (en) * 1998-06-17 2000-08-01 Foveon, Inc. Active pixel sensor with bootstrap amplification
US6967522B2 (en) 2001-04-17 2005-11-22 Massachusetts Institute Of Technology Adaptive power supply and substrate control for ultra low power digital processors using triple well control
US6759873B2 (en) 2001-05-22 2004-07-06 The Board Of Trustees Of The University Of Illinois Reverse biasing logic circuit
EP1265291A1 (fr) 2001-06-08 2002-12-11 EM Microelectronic-Marin SA Capteur d'image CMOS et procédé permettant d'opérer un capteur d'image CMOS avec une dynamique accrue
US7372495B2 (en) 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
US7338817B2 (en) 2005-03-31 2008-03-04 Intel Corporation Body bias compensation for aged transistors
US20070140496A1 (en) * 2005-12-15 2007-06-21 Honeywell International Inc. Escrow compatible key generation
US7504876B1 (en) 2006-06-28 2009-03-17 Cypress Semiconductor Corporation Substrate bias feedback scheme to reduce chip leakage power
KR100817058B1 (ko) 2006-09-05 2008-03-27 삼성전자주식회사 룩업 테이블을 이용한 바디 바이어싱 제어회로 및 이의바디 바이어싱 제어방법
GB0708324D0 (en) 2007-04-30 2007-06-06 Univ Catholique Louvain Ultra-low-power circuit
US20090108905A1 (en) 2007-10-24 2009-04-30 National Chung Cheng University Dynamic NP-swappable body bias circuit
US20090237135A1 (en) 2008-03-21 2009-09-24 Ravindraraj Ramaraju Schmitt trigger having variable hysteresis and method therefor
CN102484682A (zh) 2009-08-26 2012-05-30 夏普株式会社 光传感器和显示装置
US9118322B2 (en) 2010-10-12 2015-08-25 Alpha And Omega Semiconductor (Cayman) Ltd Low leakage dynamic bi-directional body-snatching (LLDBBS) scheme for high speed analog switches
JP5723303B2 (ja) * 2012-01-27 2015-05-27 株式会社東芝 受光回路
DE102013110695A1 (de) * 2012-10-02 2014-04-03 Samsung Electronics Co., Ltd. Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben
FR2997596B1 (fr) 2012-10-26 2015-12-04 New Imaging Technologies Sas Structure d'un pixel actif de type cmos
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9426395B2 (en) 2014-03-25 2016-08-23 Samsung Electronics Co., Ltd. Methods of calibrating knee-point and logarithmic slope in linear-logarithmic image sensors
JP6480114B2 (ja) * 2014-07-09 2019-03-06 ルネサスエレクトロニクス株式会社 固体撮像装置、画像データ伝送方法、およびカメラシステム
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US10262985B2 (en) * 2016-05-10 2019-04-16 Perceptia Ip Pty Ltd Circuits and methods for lowering leakage in ultra-low-power MOS integrated circuits
TWI597912B (zh) * 2016-12-14 2017-09-01 財團法人工業技術研究院 能量採集系統與能量採集系統的控制方法
US10355694B1 (en) 2018-04-24 2019-07-16 Stmicroelectronics International N.V. Level shifting circuit with conditional body biasing of transistors
US10739807B2 (en) * 2018-09-11 2020-08-11 Stmicroelectronics (Crolles 2) Sas Body biasing for ultra-low voltage digital circuits

Also Published As

Publication number Publication date
CN213990638U (zh) 2021-08-17
US10892757B1 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
US10388816B2 (en) Deep trench isolation (DTI) bounded single photon avalanche diode (SPAD) on a silicon on insulator (SOI) substrate
US7750281B2 (en) CMOS image sensor with current mirror
US7388183B2 (en) Low dark current pixel with a guard drive active photodiode
US7439795B2 (en) Charge pump circuit with reduced parasitic capacitance
JP2010109969A (ja) 負バイアス温度不安定性を抑制する動的な基板バイアスシステムおよびその方法
US12009373B2 (en) High voltage generation using reconfigurable photodiodes in pixel array
US20230204415A1 (en) Photodetector, photodetector array, and drive method
CN213990638U (zh) 电子电路和半导体电路
CN112584068B (zh) 一种像素单元和像素单元的信号处理方法
JP2002217396A (ja) 固体撮像装置
US10249671B2 (en) Low-noise CMOS image sensor
US20160013238A1 (en) Cmos image sensor
US7504861B2 (en) Input stage for mixed-voltage-tolerant buffer with reduced leakage
EP0616725A1 (en) Electrical isolation in integrated circuits
US7679427B2 (en) Semiconductor device including a bias voltage generator
US20020175373A1 (en) Semiconductor device
JPH07142568A (ja) 半導体装置
US6111294A (en) Semiconductor device and method for its fabrication
RU2601251C1 (ru) Кмоп кни интегральная микросхема с повышенной радиационной стойкостью (варианты)
US5343087A (en) Semiconductor device having a substrate bias generator
CN110581127A (zh) 包括静电放电保护电路的半导体集成电路装置
JP2019201164A (ja) 半導体素子
CN117038686B (zh) 一种像素结构、光电二极管和cmos图像传感器
KR100421121B1 (ko) 씨모스 이미지 센서에서 픽셀 회로의 구동방법
US20050224917A1 (en) Junction diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination