CN112802757B - 基板制备方法及基板结构、芯片封装方法及芯片封装结构 - Google Patents

基板制备方法及基板结构、芯片封装方法及芯片封装结构 Download PDF

Info

Publication number
CN112802757B
CN112802757B CN202011576169.3A CN202011576169A CN112802757B CN 112802757 B CN112802757 B CN 112802757B CN 202011576169 A CN202011576169 A CN 202011576169A CN 112802757 B CN112802757 B CN 112802757B
Authority
CN
China
Prior art keywords
substrate
glass substrate
sub
conductive
redistribution layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011576169.3A
Other languages
English (en)
Other versions
CN112802757A (zh
Inventor
杨斌
崔成强
罗绍根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202011576169.3A priority Critical patent/CN112802757B/zh
Publication of CN112802757A publication Critical patent/CN112802757A/zh
Application granted granted Critical
Publication of CN112802757B publication Critical patent/CN112802757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种基板制备方法及基板结构、芯片封装方法及芯片封装结构，其中，基板制备方法包括：提供第一玻璃衬底，在第一玻璃衬底内嵌入若干第一导电柱，并使第一导电柱的两端面分别外露于第一玻璃衬底沿其厚度方向的两侧，制得第一子基板；提供第二玻璃衬底，在第二玻璃衬底的一侧开设线路槽以及在线路槽内开设若干贯穿第二玻璃衬底的过孔，在过孔内制作第二导电柱以及在线路槽内制作与第二导电柱连接的第一重布线层，制得第二子基板；将第一子基板与第二子基板贴合在一起，并使第一导电柱与第一重布线层电连接，制得基板结构。采用该方法制得的基板结构的导电线路连接稳定性好，且制备方法简单，并且便于后续贴装芯片，提高了产品良率。

Description

基板制备方法及基板结构、芯片封装方法及芯片封装结构
技术领域
本发明涉及集成电路技术领域，具体涉及一种基板制备方法及基板结构、芯片封装方法及芯片封装结构。
背景技术
随着电子产品小型化和集成化的潮流，微电子封装技术的高密度化已在新一代电子产品上逐渐成为主流。为了顺应新一代电子产品的发展，尤其是手机、笔记本、智能穿戴设备等产品的发展，芯片向密度更高、速度更快、尺寸更小、成本更低等方向发展。
在封装过程中，由于塑胶、硅及金属等材料的热膨胀系数的差别，导致这几种材料的体积变化不同步，从而产生应力并导致翘曲。其中，芯片与注塑材料热膨胀系数的差别使注塑材料冷却过程中产生的应力是封装技术中翘曲产生的最主要原因。
此外，在芯片扇出型封装过程中，通常需要对包覆的倒装芯片的塑封层钻孔处理在电镀制作导电柱，从而实现将倒转芯片电性引出。在开孔过程中，开孔的深度不易控制，容易损伤芯片或者击穿其他导电线路，影响芯片封装结构的良率。
发明内容
本发明的目的之一在于提供一种基板制备方法及采用该方法制得的基板结构，该基板结构的导电线路连接稳定性好，且制备方法简单，并且便于后续贴装芯片，提高了产品良率。
为达此目的，本发明采用以下技术方案：
一方面，提供一种基板制备方法，
提供第一玻璃衬底，在所述第一玻璃衬底内嵌入若干第一导电柱，并使所述第一导电柱的两端面分别外露于所述第一玻璃衬底沿其厚度方向的两侧，制得第一子基板；
提供第二玻璃衬底，在所述第二玻璃衬底的一侧开设线路槽以及在所述线路槽内开设若干贯穿所述第二玻璃衬底的过孔，在所述过孔内制作第二导电柱以及在所述线路槽内制作与所述第二导电柱连接的第一重布线层，制得第二子基板；
将所述第一子基板与所述第二子基板贴合在一起，并使所述第一导电柱与所述第一重布线层电连接，制得基板结构。
本发明通过在第一玻璃衬底嵌入第一导电柱制得第一子基板以及在第二玻璃衬底嵌入第一重布线层和与第二导电柱制得第二子基板，再将第一子基板与第二子基板贴合，使第一重布线层分别通过第一导电柱和第二导电柱实现双面电性引出，制得的基板结构可便于贴装芯片，可避免贴装芯片后再对基板进行开孔制备导电柱，采用的玻璃材质的衬底可以有效降低芯片封装时产生的翘曲现象，提高了产品良率。
进一步地，在本发明的其中一种技术方案中，所述第一子基板具体采用以下步骤制备：
提供第一玻璃衬底，在所述第一玻璃衬底的一侧贴第一感光干膜，曝光显影后形成若干窗口；
于所述窗口内针对所述第一玻璃衬底开设TGV通孔；
在所述TGV通孔内制作第一导电柱，并使所述第一导电柱的两端面分别与所述第一玻璃衬底的两侧平齐，去除残留的所述第一感光干膜；
所述第二子基板具体采用以下步骤制备：
提供第二玻璃衬底，在所述第二玻璃衬底一侧开设线路槽以及在所述线路槽内开设贯穿所述第二玻璃衬底的过孔；
在所述线路槽内制作第一种子层；
在所述第一种子层上贴第二感光干膜，曝光显影后形成至少使所述过孔外露的第一图形化孔；
在所述过孔内制作第二导电柱以及在所述第一图形化孔内制作第一重布线层；
去除残留的所述第二感光干膜以及外露于所述第一重布线层的所述第一种子层，形成与所述第一导电柱的位置对应的连接槽；
将所述第一子基板与所述第二子基板贴合在一起，并使所述第一导电柱的一端与所述第一重布线层的表面贴合连接，制得基板结构。
其中，第一子基板的第一导电柱和第二子基板的第一重布线层相对的两个表面面对面贴合，实现电连接，以制得具有双面电接触点的基板结构。第二导电柱与第一重布线层一体成型连接，提高了结构之间的互连稳定性。
优选地，在本发明的另一种技术方案中，所述第一子基板具体采用以下步骤制备：
提供第一玻璃衬底，在所述第一玻璃衬底的一侧贴第一感光干膜，曝光显影后形成若干窗口；
于所述窗口内针对所述第一玻璃衬底开设TGV通孔；
在所述TGV通孔内制作第一导电柱，并使所述第一导电柱的一端面与所述第一玻璃衬底的一侧平齐，另一端面凸出于所述第一玻璃衬底的另一侧形成凸台；
所述第二子基板具体采用以下步骤制备：
提供第二玻璃衬底，在所述第二玻璃衬底一侧开设线路槽以及在所述线路槽内开设贯穿所述第二玻璃衬底的过孔；
在所述线路槽内及所述过孔表面制作第一种子层；
在位于所述线路槽上的所述第一种子层上贴第二感光干膜，曝光显影后形成至少使所述过孔外露的第一图形化孔，使残留的所述第二感光干膜至少覆盖所述第一种子层与所述第一导电柱的位置对应的区域，并使该区域与所述第一图形化孔的孔壁接触；
在所述过孔内制作第二导电柱以及在所述第一图形化孔内制作第一重布线层；
去除残留的所述第二感光干膜以及外露于所述第一重布线层的所述第一种子层，形成与所述第一导电柱的位置对应的连接槽；
将所述第一子基板与所述第二子基板贴合在一起，并使所述第一导电柱***至所述连接槽内与所述第一重布线层的侧面电连接，制得基板结构。
本实施例中，内嵌至第一玻璃衬底中的第一导电柱直接嵌入至内嵌至第二玻璃衬底中的第一重布线层上的连接槽内，以实现电连接，进一步增强了第一子基板和第二子基板之间的界面结合可靠性，大大提高了基板结构内部的导电线路之间的互连稳定性。
进一步地，所述TGV通孔、所述线路槽以及所述过孔的开设方法为：对待开孔区域进行激光聚焦改性，以破坏该区域的分子链结构，然后采用药水进行刻蚀；尤其对于第二玻璃衬底上的线路槽及过孔的开设而言，采用该方法可以使线路槽及过孔一次开设成型，提高了开孔效率及质量。
优选地，所述药水为氢氟酸类溶液，进一步优选氢氟酸溶液或者氟化氢铵溶液。
本发明中，根据玻璃衬底厚度及待开孔(TGV通孔、线路槽以及过孔)的深度通过控制激光聚焦改性的时间，然后采用氢氟酸类溶液进行浸泡，以对激光聚焦改性后的区域进行刻蚀，从而制得需要的TGV通孔、线路槽以及过孔。
本发明中，开孔方法不限于上述记载的方法，还可以次选机械钻孔或者直接采用激光开孔的方式，具体不再赘述。
本发明中，将所述第一子基板和/或所述第二子基板沾上纳米金属粉末，通过热压使所述第一子基板与所述第二子基板贴合，并使所述第一导电柱与所述第一重布线层电连接，采用该方法可以进一步提高第一子基板和第二子基板的界面结合稳定性；
或者，对所述第一子基板和所述第二子基板进行等离子体清洗处理，然后通过静电吸附使所述第一子基板与所述第二子基板贴合，并使所述第一导电柱与所述第一重布线层电连接，采用该方法可以简化界面结合步骤。
另一方面，提供一种采用所述的基板制备方法制得的基板结构，包括：
第一玻璃衬底和嵌入至所述第一玻璃衬底内的第一导电柱，所述第一导电柱的两端分别外露于所述第一玻璃衬底；
第二玻璃衬底，位于所述第一玻璃衬底的一侧；
嵌入至所述第二玻璃衬底内的第一重布线层，所述第一重布线层的表面与所述第二玻璃衬底靠近第一玻璃衬底的的一表面平齐并与所述第一导电柱电连接；
嵌入至所述第二玻璃衬底内的第二导电柱，所述第二导电柱位于所述第一重布线层远离所述第一玻璃衬底的一侧并与所述第一重布线层电连接，所述第二导电柱远离所述第一重布线层的一端外露于所述第二玻璃衬底。
作为基板结构的一种优选方案，所述第一导电柱的一端面与所述第一玻璃衬底的表面平齐并与所述第一重布线层的表面电连接；
或者，所述第一导电柱靠近所述第二玻璃衬底的一端凸出于所述第一玻璃衬底形成凸台，所述第一重布线层的侧面具有若干连接槽，所述凸台***所述连接槽内与所述第一重布线层电连接，该基板结构的界面结合稳定性相对更强。
具体地，为了形成带有凸台的第一导电柱，可以在第一玻璃衬底的一侧贴一带有凹槽的临时载板，凹槽的结构可以根据具体情况进行设计，在该临时载板上贴临时键合材料，通过电镀在TGV通孔内制作导电柱后，再进行拆键合处理，从而使该第一导电柱具有凸出于第一玻璃衬底的凸台，具体不再赘述。
本发明的目的之二在于提供一种芯片封装方法及采用该方法制得的芯片封装结构，该芯片封装方法的制备基于上述技术方案中的基板制备方法，芯片封装方便，降低了翘曲现象，且芯片的信号输出稳定，提高了产品良率。
一方面，提供一种芯片封装方法，包括以下步骤：
S100、根据所述的基板制备方法制得基板结构，在所述基板结构的第一玻璃衬底上制作与所述第一导电柱电连接的第二重布线层；
S200、提供若干芯片，将所述芯片倒装于所述第二重布线层上并进行塑封；
S300、在所述基板结构的第二玻璃衬底上制作阻焊层并使所述第二导电柱外露；
S400、提供若干金属凸块，在所述第二导电柱的位置植入所述金属凸块。
其中，步骤S100具体包括以下步骤：
S100a、提供采用所述的基板制备方法制得的基板结构，在所述基板结构的第一玻璃衬底上制作第二种子层；
S100b、在所述第二种子层上贴第三感光干膜，对所述第三感光干膜进行曝光显影处理，形成第二图形化孔；
S100c、在所述第二图形化孔内制作第二重布线层；
S100d、去除残留的所述第三感光干膜以及外露的所述第二种子层。
本发明在第一玻璃衬底上制作第二种子层之后再制作第二重布线层，提高了第二重布线层在第一玻璃衬底上的附着稳定性，同时减小了倒装芯片的贴装位置的局限范围，便于芯片封装。
其中，所述芯片自带铜柱时，将所述芯片的铜柱沾上纳米金属粉末倒装于所述第二重布线层上，采用激光由所述第二玻璃衬底远离所述第一玻璃衬底的一侧进行激光烧结处理，使所述铜柱与所述第二重布线层固定连接，以提高芯片贴装稳定性。
另一方面，提供一种芯片封装结构，采用所述的芯片封装方法制得，包括：
基板结构；
第二重布线层，位于所述基板结构的第一玻璃衬底远离第二玻璃衬底的一侧并与第一导电柱电连接；
若干芯片，倒装于所述第二重布线层上；
塑封层，位于所述第一玻璃衬底远离所述第二玻璃衬底的一侧并覆盖所述芯片及所述第二重布线层；
阻焊层，位于所述第二玻璃衬底远离所述第一玻璃衬底的一侧，且所述阻焊层上开设有供第二导电柱外露的焊接位；
若干金属凸块，位于所述焊接位内并与所述第二导电柱电连接。
该基板结构可以为上述技术方案中记载的任一种基板结构，具体不再赘述。
本发明的有益效果：
(1)、本发明通过在第一玻璃衬底嵌入第一导电柱制得第一子基板以及在第二玻璃衬底嵌入第一重布线层和第二导电柱制得第二子基板，再将第一子基板与第二子基板贴合，使第一重布线层分别通过第一导电柱和第二导电柱实现双面电性引出，制得的基板结构可便于贴装芯片，可避免贴装芯片后再对基板进行开孔制备导电柱，采用的玻璃材质的衬底可以有效降低芯片封装时产生的翘曲现象，提高了产品良率；
(2)、对待开孔区域进行激光聚焦改性，破坏该区域的分子链结构，然后采用药水进行刻蚀；尤其对于第二玻璃衬底上的线路槽及过孔的开设而言，采用该方法可以使线路槽及过孔一次开设成型，提高了开孔效率；
(3)、第一导电柱靠近所述第二玻璃衬底的一端凸出于所述第一玻璃衬底形成凸台，所述第一重布线层的侧面具有若干连接槽，凸台***所述连接槽内与所述第一重布线层电连接，该以提高基板结构的界面结合稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一所述的第一玻璃衬底开设TGV通孔后的剖视示意图。
图2是本发明实施例一所述的第一玻璃衬底内嵌入第一导电柱后的剖视示意图。
图3是本发明实施例一所述的第二玻璃衬底开设线路槽及过孔后的剖视示意图。
图4是本发明实施例一所述的第二玻璃衬底内嵌入第一重布线层和第二导电柱后的剖视示意图。
图5是本发明实施例一所述的第一子基板和第二子基板贴合后的剖视示意图。
图6是本发明实施例一所述的基板结构的第一玻璃衬底上制作第一重布线层后的剖视示意图。
图7是本发明实施例一所述的芯片倒装于第一重布线层后的剖视示意图。
图8是本发明实施例一所述的芯片封装后的剖视示意图。
图9是本发明实施例一所述的基板结构的第二玻璃衬底上制作阻焊层并开设焊接位后的剖视示意图。
图10是本发明实施例一所述的金属凸块植入焊接位与第二导电柱连接后的剖视示意图。
图11是本发明实施例二所述的第一玻璃衬底内嵌入第一导电柱后的剖视示意图。
图12是本发明实施例二所述的第二玻璃衬底开设线路槽及过孔后的剖视示意图。
图13是本发明实施例二所述的第二玻璃衬底内嵌入第一重布线层和第二导电柱并露出连接槽后的剖视示意图。
图14是本发明实施例二所述的第一子基板和第二子基板贴合后的剖视示意图。
图15是本发明实施例二所述的基板结构的第一玻璃衬底上制作第一重布线层后的剖视示意图。
图16是本发明实施例二所述的芯片倒装于第一重布线层后的剖视示意图。
图17是本发明实施例二所述的芯片封装后的剖视示意图。
图18是本发明实施例二所述的基板结构的第二玻璃衬底上制作阻焊层并开设焊接位后的剖视示意图。
图19是本发明实施例二所述的金属凸块植入焊接位与第二导电柱连接后的剖视示意图。
图中：
11、第一玻璃衬底；12、TGV通孔；13、第一导电柱；
21、第二玻璃衬底；22、线路槽；23、过孔；24、第二导电柱；25、第一重布线层；26、连接槽；
31、第二重布线层；32、芯片；33、塑封层；34、阻焊层；35、金属凸块。
具体实施方式
下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例一
本实施例的芯片封装方法包括以下步骤：
S10、制备第一子基板：
S10a、提供第一玻璃衬底11，在第一玻璃衬底11的一侧贴第一感光干膜，曝光显影后形成若干窗口；
S10b、对外露于窗口的第一玻璃衬底11进行激光聚焦改性，然后采用氢氟酸溶液对激光聚焦改性区域进行刻蚀，制得贯穿第一玻璃衬底11的TGV通孔12，参考图1；
S10c、通过电镀在TGV通孔12内制作第一导电柱13，并使第一导电柱13的两端面分别与第一玻璃衬底11的两侧平齐，然后去除残留的第一感光干膜，参考图2；
S20、制备第二子基板：
S20a、提供第二玻璃衬底21，根据第一重布线层25的线路及第一导电柱13的位置设计好线路槽22的开设区域及线路槽22内的过孔23开设位置，然后进行激光聚焦改性，改性后再采用氢氟酸溶液对激光聚焦改性区域进行刻蚀，从而在第二玻璃衬底21一侧制得线路槽22以及在线路槽22内制得贯穿第二玻璃衬底21的过孔23，参考图3；
S20b、通过真空溅射在线路槽22内及过孔23表面制作第一种子层；
S20c、在位于线路槽22上的第一种子层表面贴第二感光干膜，曝光显影后形成至少使过孔23外露的第一图形化孔；同时，该第一重布线层25的待成型区域也外露于该第一图形化孔；
S20d、通过电镀在过孔23内制作第二导电柱24以及在第一图形化孔内制作第一重布线层25，参考图4；
S20e、去除残留的第二感光干膜以及外露于第一重布线层25的第一种子层；
S30、第一子基板与第二子基板贴合：
对第一子基板和第二子基板进行等离子体清洗处理，然后通过静电吸附使第一子基板与第二子基板贴合，并使第一导电柱13的一端与第一重布线层25的表面贴合连接，制得如图5所示的基板结构；
S40、芯片封装：
S40a、通过真空溅射在基板结构的第一玻璃衬底11上制作第二种子层；
S40b、在第二种子层上贴第三感光干膜，对第三感光干膜进行曝光显影处理，形成第二图形化孔；
S40c、通过电镀在第二图形化孔内制作第二重布线层31；
S40d、去除残留的第三感光干膜以及外露的第二种子层，参考图6；
S40e、提供若干芯片32，将芯片32倒装于第二重布线层31上(参考图7)并进行塑封，形成塑封层33，参考图8；
S40f、在基板结构的第二玻璃衬底21上制作阻焊层34并使第二导电柱24外露，参考图9；
S40g、提供若干金属凸块35，在第二导电柱24的位置植入金属凸块35，参考图10；
如图5所示，采用上述方法制得的基板结构包括：
第一玻璃衬底11和嵌入至第一玻璃衬底11内的第一导电柱13，第一导电柱13的两端分别外露于第一玻璃衬底11；
第二玻璃衬底21，位于第一玻璃衬底11的一侧；
嵌入至第二玻璃衬底21内的第一重布线层25，第一重布线层25的表面与第二玻璃衬底21的靠近第一玻璃衬底11的一表面平齐并与第一导电柱13电连接；
嵌入至第二玻璃衬底21内的第二导电柱24，第二导电柱24位于第一重布线层25远离第一玻璃衬底11的一侧并与第一重布线层25电连接，第二导电柱24远离第一重布线层25的一端外露于第二玻璃衬底21；
其中，第一导电柱13的一端面与第一玻璃衬底11的表面平齐并与第一重布线层25的表面电连接。
采用上述方法制得的芯片封装结构如图10所示，包括：
如图5所示的基板结构；
第二重布线层31，位于第一玻璃衬底11远离第二玻璃衬底21的一侧并与第一导电柱13电连接；
若干芯片32，倒装于第二重布线层31上；
塑封层33，位于第一玻璃衬底11远离第二玻璃衬底21的一侧并覆盖芯片32及第二重布线层31；
阻焊层34，位于第二玻璃衬底21远离第一玻璃衬底11的一侧，且阻焊层34上开设有供第二导电柱24外露的焊接位；
若干金属凸块35，位于焊接位内并与第二导电柱24电连接。
实施例二
本实施例的芯片封装方法与上述实施例一基本相同，区别在于基板制备方法，该基板的制备方法具体包括以下步骤：
S10、制备第一子基板：
S10a、提供第一玻璃衬底11，在第一玻璃衬底11的一侧贴第一感光干膜，曝光显影后形成若干窗口；
S10b、对外露于窗口的第一玻璃衬底11进行激光聚焦改性，然后采用氟化氢铵溶液对激光聚焦改性区域进行刻蚀，制得贯穿第一玻璃衬底11的TGV通孔12，参考图1；
S10c、通过电镀在TGV通孔12内制作第一导电柱13，并使第一导电柱13的一端面与第一玻璃衬底11的一侧平齐，另一端面凸出于第一玻璃衬底11的另一侧形成凸台，参考图11；
S20、制备第二子基板：
S20a、提供第二玻璃衬底21，根据第一重布线层25的线路及第一导电柱13的位置设计好线路槽22的开设区域及线路槽22内的过孔23开设位置，然后进行激光聚焦改性，改性后再采用氟化氢铵溶液对激光聚焦改性区域进行刻蚀，从而在第二玻璃衬底21一侧制得线路槽22以及在线路槽22内制得贯穿第二玻璃衬底21的过孔23，参考图12；
S20b、通过真空溅射在线路槽22内及过孔23表面制作第一种子层；
S20c、在位于线路槽22上的第一种子层表面贴第二感光干膜，曝光显影后形成至少使过孔23外露的第一图形化孔，使残留的第二感光干膜至少覆盖第一种子层与第一导电柱13的位置对应的区域，并使该区域与第一图形化孔的孔壁接触；同时，该第一重布线层25的待成型区域外露于该第一图形化孔；
S20d、通过电镀在过孔23内制作第二导电柱24以及在第一图形化孔内制作第一重布线层25；
S20e、去除残留的第二感光干膜以及外露于第一重布线层25的第一种子层，形成与第一导电柱13的位置对应的连接槽26，参考图13；连接槽26的深度与第一导电柱13的凸头的长度相匹配，或者略小于第一导电柱13的凸头的长度；
S30、第一子基板和第二子基板贴合：
将第一子基板和/或第二子基板沾上纳米金属粉末，通过热压使第一子基板与第二子基板贴合，并使第一导电柱13***至连接槽26内与第一重布线层25的侧面电连接，制得基板结构，参考图14；
S40、芯片封装，该芯片封装方法参考图15-19，具体不再赘述。
采用该实施例的基板制备方法制得的基板结构如图14所示，包括：
第一玻璃衬底11和嵌入至第一玻璃衬底11内的第一导电柱13，第二导电柱24的两端分别外露于第一玻璃衬底11；
第二玻璃衬底21，位于第一玻璃衬底11的一侧；
嵌入至第二玻璃衬底21内的第一重布线层25，第一重布线层25的表面与第二玻璃衬底21靠近第一玻璃衬底11的一表面平齐并与第一导电柱13电连接；
嵌入至第二玻璃衬底21内的第二导电柱24，第二导电柱24位于第一重布线层25远离第二玻璃衬底21的一侧并与第一重布线层25电连接，第二导电柱24远离第一重布线层25的一端外露于第二玻璃衬底21；
其中，第一导电柱13靠近第二玻璃衬底21的一端凸出于第一玻璃衬底11形成凸台，第一重布线层25的侧面具有若干连接槽26，凸台***连接槽26内与第一重布线层25电连接。
本实施例的方法制得的芯片封装结构如图19所示，包括：
如图14所示的基板结构；
第二重布线层31，位于第一玻璃衬底11远离第二玻璃衬底21的一侧并与第一导电柱13电连接；
若干芯片32，倒装于第二重布线层31上；
塑封层33，位于第一玻璃衬底11远离第二玻璃衬底21的一侧并覆盖芯片32及第二重布线层31；
阻焊层34，位于第二玻璃衬底21远离第一玻璃衬底11的一侧，且阻焊层34上开设有供第二导电柱24外露的焊接位；
若干金属凸块35，位于焊接位内并与第二导电柱24电连接。
上述两个实施例中，当芯片32自带铜柱时，可以将芯片32的铜柱沾上纳米金属粉末倒装于第二重布线层31上，采用激光由第二玻璃衬底21远离第一玻璃衬底11的一侧进行激光烧结处理，使铜柱与第二重布线层31固定连接。
上述两个实施例中，第一子基板和第二子基板的制备顺序不受限制，两者的制备可以同步进行，也可以第二子基板先于第一子基板制备。
需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本申请说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。

Claims (12)

1.一种基板制备方法，其特征在于，
提供第一玻璃衬底，在所述第一玻璃衬底内嵌入若干第一导电柱，并使所述第一导电柱的两端面分别外露于所述第一玻璃衬底沿其厚度方向的两侧，制得第一子基板；
提供第二玻璃衬底，在所述第二玻璃衬底的一侧对待开线路槽的区域进行激光聚焦改性，然后采用药水进行刻蚀，形成线路槽，在所述线路槽内开设若干贯穿所述第二玻璃衬底的过孔，在所述过孔内制作第二导电柱以及在所述线路槽内制作与所述第二导电柱连接的第一重布线层，制得第二子基板；
将所述第一子基板与所述第二子基板贴合在一起，并使所述第一导电柱与所述第一重布线层电连接，制得基板结构。
2.根据权利要求1所述的基板制备方法，其特征在于，所述第一子基板具体采用以下步骤制备：
提供第一玻璃衬底，在所述第一玻璃衬底的一侧贴第一感光干膜，曝光显影后形成若干窗口；
于所述窗口内针对所述第一玻璃衬底开设TGV通孔；
在所述TGV通孔内制作第一导电柱，并使所述第一导电柱的两端面分别与所述第一玻璃衬底的两侧平齐，去除残留的所述第一感光干膜；
所述第二子基板具体采用以下步骤制备：
提供第二玻璃衬底，在所述第二玻璃衬底一侧开设线路槽以及在所述线路槽内开设贯穿所述第二玻璃衬底的过孔；
在所述线路槽内及所述过孔表面制作第一种子层；
在位于所述线路槽上的所述第一种子层上贴第二感光干膜，曝光显影后形成至少使所述过孔外露的第一图形化孔；
在所述过孔内制作第二导电柱以及在所述第一图形化孔内制作第一重布线层；
去除残留的所述第二感光干膜以及外露于所述第一重布线层的所述第一种子层，形成与所述第一导电柱的位置对应的连接槽；
将所述第一子基板与所述第二子基板贴合在一起，并使所述第一导电柱的一端与所述第一重布线层的表面贴合连接，制得基板结构。
3.根据权利要求1所述的基板制备方法，其特征在于，所述第一子基板具体采用以下步骤制备：
提供第一玻璃衬底，在所述第一玻璃衬底的一侧贴第一感光干膜，曝光显影后形成若干窗口；
于所述窗口内针对所述第一玻璃衬底开设TGV通孔；
在所述TGV通孔内制作第一导电柱，并使所述第一导电柱的一端面与所述第一玻璃衬底的一侧平齐，另一端面凸出于所述第一玻璃衬底的另一侧形成凸台；
所述第二子基板具体采用以下步骤制备：
提供第二玻璃衬底，在所述第二玻璃衬底一侧开设线路槽以及在所述线路槽内开设贯穿所述第二玻璃衬底的过孔；
在所述线路槽内及所述过孔表面制作第一种子层；
在位于所述线路槽上的所述第一种子层上贴第二感光干膜，曝光显影后形成至少使所述过孔外露的第一图形化孔，使残留的所述第二感光干膜至少覆盖所述第一种子层与所述第一导电柱的位置对应的区域，并使该区域与所述第一图形化孔的孔壁接触；
在所述过孔内制作第二导电柱以及在所述第一图形化孔内制作第一重布线层；
去除残留的所述第二感光干膜以及外露于所述第一重布线层的所述第一种子层，形成与所述第一导电柱的位置对应的连接槽；
将所述第一子基板与所述第二子基板贴合在一起，并使所述第一导电柱***至所述连接槽内与所述第一重布线层的侧面电连接，制得基板结构。
4.根据权利要求2或3所述的基板制备方法，其特征在于，所述TGV通孔以及所述过孔的开设方法为：对待开孔区域进行激光聚焦改性，然后采用药水进行刻蚀。
5.根据权利要求4所述的基板制备方法，其特征在于，所述药水为氢氟酸类溶液。
6.根据权利要求4所述的基板制备方法，其特征在于，所述药水为氢氟酸溶液或者氟化氢铵溶液。
7.根据权利要求1所述的基板制备方法，其特征在于，将所述第一子基板和/或所述第二子基板沾上纳米金属粉末，通过热压使所述第一子基板与所述第二子基板贴合，并使所述第一导电柱与所述第一重布线层电连接；
或者，对所述第一子基板和所述第二子基板进行等离子体清洗处理，然后通过静电吸附使所述第一子基板与所述第二子基板贴合，并使所述第一导电柱与所述第一重布线层电连接。
8.一种采用权利要求1至7任一项所述的基板制备方法制得的基板结构，其特征在于，包括：
第一玻璃衬底和嵌入至所述第一玻璃衬底内的第一导电柱，所述第一导电柱的两端分别外露于所述第一玻璃衬底；
第二玻璃衬底，位于所述第一玻璃衬底的一侧；
嵌入至所述第二玻璃衬底内的第一重布线层，所述第一重布线层的表面与所述第二玻璃衬底靠近所述第一玻璃衬底的一表面平齐并与所述第一导电柱电连接；
嵌入至所述第二玻璃衬底内的第二导电柱，所述第二导电柱位于所述第一重布线层远离所述第一玻璃衬底的一侧并与所述第一重布线层电连接，所述第二导电柱远离所述第一重布线层的一端外露于所述第二玻璃衬底。
9.根据权利要求8所述的基板结构，其特征在于，所述第一导电柱的一端面与所述第一玻璃衬底的表面平齐并与所述第一重布线层的表面电连接；
或者，所述第一导电柱靠近所述第二玻璃衬底的一端凸出于所述第一玻璃衬底形成凸台，所述第一重布线层的侧面具有若干连接槽，所述凸台***所述连接槽内与所述第一重布线层电连接。
10.一种芯片封装方法，其特征在于，包括以下步骤：
S100、根据权利要求1至7任一项所述的基板制备方法制得基板结构，在所述基板结构的第一玻璃衬底上制作与所述第一导电柱电连接的第二重布线层；
S200、提供若干芯片，将所述芯片倒装于所述第二重布线层上并进行塑封；
S300、在所述基板结构的第二玻璃衬底上制作阻焊层并使所述第二导电柱外露；
S400、提供若干金属凸块，在所述第二导电柱的位置植入所述金属凸块。
11.根据权利要求10所述的芯片封装方法，其特征在于，步骤S100具体包括以下步骤：
S100a、提供采用权利要求1至7任一项所述的基板制备方法制得的基板结构，在所述基板结构的第一玻璃衬底上制作第二种子层；
S100b、在所述第二种子层上贴第三感光干膜，对所述第三感光干膜进行曝光显影处理，形成第二图形化孔；
S100c、在所述第二图形化孔内制作第二重布线层；
S100d、去除残留的所述第三感光干膜以及外露的所述第二种子层。
12.一种采用权利要求10或11所述的芯片封装方法制得的芯片封装结构，其特征在于，包括：
基板结构；
第二重布线层，位于所述基板结构的第一玻璃衬底远离第二玻璃衬底的一侧并与第一导电柱电连接；
若干芯片，倒装于所述第二重布线层上；
塑封层，位于所述第一玻璃衬底远离所述第二玻璃衬底的一侧并覆盖所述芯片及所述第二重布线层；
阻焊层，位于所述第二玻璃衬底远离所述第一玻璃衬底的一侧，且所述阻焊层上开设有供第二导电柱外露的焊接位；
若干金属凸块，位于所述焊接位内并与所述第二导电柱电连接。
CN202011576169.3A 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构 Active CN112802757B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011576169.3A CN112802757B (zh) 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011576169.3A CN112802757B (zh) 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Publications (2)

Publication Number Publication Date
CN112802757A CN112802757A (zh) 2021-05-14
CN112802757B true CN112802757B (zh) 2022-08-05

Family

ID=75806001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011576169.3A Active CN112802757B (zh) 2020-12-28 2020-12-28 基板制备方法及基板结构、芯片封装方法及芯片封装结构

Country Status (1)

Country Link
CN (1) CN112802757B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380729A (zh) * 2021-05-21 2021-09-10 南通通富微电子有限公司 一种扇出型封装方法及扇出型封装器件
CN116469859A (zh) * 2022-01-12 2023-07-21 长鑫存储技术有限公司 半导体结构及其制造方法
US12040296B2 (en) 2022-01-12 2024-07-16 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing semiconductor structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368420A (ja) * 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
JP2010129650A (ja) * 2008-11-26 2010-06-10 Kyocera Corp 複合配線基板の製造方法
TW201349974A (zh) * 2012-05-28 2013-12-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
CN106206466A (zh) * 2016-08-17 2016-12-07 友达光电（昆山）有限公司 玻璃中介层结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012049822A1 (ja) * 2010-10-14 2014-02-24 パナソニック株式会社 ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368420A (ja) * 2001-06-05 2002-12-20 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法およびガラスセラミック多層基板
JP2010129650A (ja) * 2008-11-26 2010-06-10 Kyocera Corp 複合配線基板の製造方法
TW201349974A (zh) * 2012-05-28 2013-12-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
CN106206466A (zh) * 2016-08-17 2016-12-07 友达光电（昆山）有限公司 玻璃中介层结构及其制备方法

Also Published As

Publication number Publication date
CN112802757A (zh) 2021-05-14

Similar Documents

Publication Publication Date Title
CN112802757B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
US6309912B1 (en) Method of interconnecting an embedded integrated circuit
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
US8216884B2 (en) Production methods of electronic devices
JP4899604B2 (ja) 三次元半導体パッケージ製造方法
US6933172B2 (en) Semiconductor wafer with spacer and its manufacturing method, semiconductor device and its manufacturing method, and circuit substrate and electronic device
US6822324B2 (en) Wafer-level package with a cavity and fabricating method thereof
JP5106460B2 (ja) 半導体装置及びその製造方法、並びに電子装置
US7408257B2 (en) Packaging chip and packaging method thereof
US20080067664A1 (en) Cap wafer, semiconductor chip having the same, and fabrication method thereof
KR100927120B1 (ko) 반도체 소자 패키징 방법
EP1898462B1 (en) Semiconductor apparatus
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
CN112928035B (zh) 具有电磁屏蔽功能的板级倒装芯片封装结构及其制备方法
TWI798666B (zh) 半導體裝置及其製造方法
CN112768364A (zh) 一种板级三维芯片封装结构及其制备方法
JP2005064446A (ja) 積層用モジュールの製造方法
KR101009187B1 (ko) 인쇄회로기판 및 그 제조방법
CN112802758B (zh) 基板制备方法及基板结构、芯片封装方法及芯片封装结构
CN112687549A (zh) 具有屏蔽功能的芯片封装结构及其封装方法
CN111106013B (zh) Tmv结构的制备方法、大板扇出型异构集成封装结构及其制备方法
CN112635335B (zh) 芯片封装方法及芯片封装结构
CN214588740U (zh) 具有屏蔽功能的芯片封装结构
JP2004006670A (ja) スペーサ付き半導体ウェハ及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
CN214123863U (zh) 一种板级倒装芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230410

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.