CN112787644B - 一种带有上电复位功能的自举电路 - Google Patents

一种带有上电复位功能的自举电路 Download PDF

Info

Publication number
CN112787644B
CN112787644B CN201911093845.9A CN201911093845A CN112787644B CN 112787644 B CN112787644 B CN 112787644B CN 201911093845 A CN201911093845 A CN 201911093845A CN 112787644 B CN112787644 B CN 112787644B
Authority
CN
China
Prior art keywords
nmos tube
output signal
power
bootstrap circuit
signal end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911093845.9A
Other languages
English (en)
Other versions
CN112787644A (zh
Inventor
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SG Micro Beijing Co Ltd
Original Assignee
SG Micro Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SG Micro Beijing Co Ltd filed Critical SG Micro Beijing Co Ltd
Priority to CN201911093845.9A priority Critical patent/CN112787644B/zh
Publication of CN112787644A publication Critical patent/CN112787644A/zh
Application granted granted Critical
Publication of CN112787644B publication Critical patent/CN112787644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Abstract

一种带有上电复位功能的自举电路，通过主体自举电路和附加上电复位放电电路的组合，并通过所述主体自举电路的输出信号端连接所述附加上电复位放电电路，在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷，从而避免恢复上电导致的输出信号出现异常。

Description

一种带有上电复位功能的自举电路
技术领域
本发明涉及自举电路技术，特别是一种带有上电复位功能的自举电路，通过主体自举电路和附加上电复位放电电路的组合，并通过所述主体自举电路的输出信号端连接所述附加上电复位放电电路，在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷，从而避免恢复上电导致的输出信号出现异常。
背景技术
现有的自举电路用于将已有的电压升压到两倍或者固定的电压。在电源掉电或者芯片shutdown(芯片关闭，通常是非正常关闭)时，由于没有放电通路，电荷会短暂储存在电容上。如果掉电后瞬间又上电，或者芯片shutdown以后又开启，且这两个过程在上电后电源电压均小于之前电源电压时，电路输出的电压会不正确，甚至无法恢复到正常状态，导致后续电路发生错误。图1是传统自举电路发生异常的时序图。图1对应的自举电路没有放电电路，如图2虚线左侧部分电路所示。其第一信号输出端out1通过第一电容C1连接第一信号输入端in1，第二信号输出端out2通过第二电容C2连接第二信号输入端in2，第一信号输出端out1再分别连接第一NMOS管M1的漏极和第二NMOS管M2的栅极，第二信号输出端out2再分别连接第一NMOS管M1的栅极和第二NMOS管M2的漏极，所述第一NMOS管M1的源极和所述第二NMOS管M2的源极均连接电源电压端VDD。如图1所示，in1和in2均为[0，VDD1]的方波信号，但是两者反相。在t1到t2区间，电路正常工作，out1和out2均为[VDD1，2VDD1]的方波信号，但也是两者反相。在t2时刻，芯片shutdown。在t2到t3区间，out1和out2电压几乎不变。在t3时刻，电源电压由VDD1降为VDD2。与此同时shutdown信号恢复为高，其电平也为VDD2，芯片应正常工作，但由于out1和out2在shutdown期间，并没有放电通路，存储了电荷，导致在t3时刻以后，out1和out2并不能正常的输出[VDD2，2VDD2]的方波信号。本发明人认为，如果通过主体自举电路和附加上电复位放电电路的组合，并通过所述主体自举电路的输出信号端连接所述附加上电复位放电电路，在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷，则能够避免恢复上电导致的输出信号出现异常。有鉴于此，本发明人完成了本发明。
发明内容
本发明针对现有技术中存在的缺陷或不足，提供一种带有上电复位功能的自举电路，通过主体自举电路和附加上电复位放电电路的组合，并通过所述主体自举电路的输出信号端连接所述附加上电复位放电电路，在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷，从而避免恢复上电导致的输出信号出现异常。
本发明的技术方案如下：
一种带有上电复位功能的自举电路，其特征在于，包括主体自举电路，所述主体自举电路的输出信号端连接附加上电复位放电电路，所述附加上电复位放电电路在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷。
所述主体自举电路包括第一输出信号端和第二输出信号端，所述附加上电复位放电电路包括第五NMOS管和第六NMOS管，所述第五NMOS管的源极和第六NMOS管的源极均接地，所述第五NMOS管的栅极和第六NMOS管的栅极均连接放电通路脉冲信号控制端，所述第五NMOS管的漏极连接所述第一输出信号端，所述第六NMOS管的漏极连接所述第二输出信号端。
所述主体自举电路包括第一输出信号端和第二输出信号端，所述附加上电复位放电电路包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第三NMOS管的栅极和第四NMOS管的栅极均连接电源电压端，所述第三NMOS管的漏极连接所述第一输出信号端，所述第四NMOS管的漏极连接所述第二输出信号端，所述第三NMOS管的源极连接所述第五NMOS管的漏极，所述第四NMOS管的源极连接所述第六NMOS管的漏极，所述第五NMOS管的源极和第六NMOS管的源极均接地，所述第五NMOS管的栅极和第六NMOS管的栅极均连接放电通路脉冲信号控制端。
所述主体自举电路包括第一输出信号端和第二输出信号端，所述第一信号输出端通过第一电容连接第一信号输入端，所述第二信号输出端通过第二电容连接第二信号输入端，所述第一信号输出端再分别连接第一NMOS管的漏极和第二NMOS管的栅极，所述第二信号输出端再分别连接第一NMOS管的栅极和第二NMOS管的漏极，所述第一NMOS管的源极和所述第二NMOS管的源极均连接电源电压端。
本发明的技术效果如下：本发明一种带有上电复位功能的自举电路，通过在主体自举电路的输出信号端加一个上电复位放电电路。上电复位放电电路的控制信号可以是电源的上电复位信号，或者由芯片shutdown信号和上电复位信号逻辑产生，在上电时产生一个短脉冲。在其它电路正常工作之前，此脉冲信号用于复位，同时达到以短脉冲开关方式释放所述输出信号端电容上的储存电荷这一效果，避免恢复上电导致的输出信号出现异常，保证输出信号的正确性。在正常工作以后，此脉冲为低，不影响电路正常工作。
附图说明
图1是传统自举电路发生异常的时序图。图1中在时间轴的t1到t2区间，电路正常工作。在t2时刻，芯片shutdown(芯片关闭，即从VDD1下降到0电位)。在t2到t3区间，out1和out2电压几乎不变(out1保持在2VDD1，out2保持在VDD1)。在t3时刻，电源电压从VDD1降低到VDD2，且shutdown信号恢复为高(即从0电位上升并保持在VDD2，VDD2小于VDD1)，芯片应正常工作，但由于out1和out2在shutdown期间，并没有放电通路，存储了电荷，导致在t3时刻以后，out1和out2并不能正常的输出VDD2～2VDD2的方波信号(out2的VDD2保持在VDD1以下，而2VDD2没有出现)。
图2是实施本发明一种带有上电复位功能的自举电路结构示意图。图2中的中间竖直虚线的左侧为主体自举电路，右侧为附加上电复位放电电路。主体自举电路包括两个NMOS管M1和M2，附加上电复位放电电路包括四个NMOS管M3、M4、M5和M6。
图3是图2各节点的时序示意图。图3中包括电源电压端VDD，第一输入信号端in1，第二输入信号端in2，第一输出信号端out1，第二输出信号端out2，shutdown信号波形，放电通路短脉冲reset，从t1到t2区间电路正常工作时间段，t2到t3区间芯片关闭(shutdown)时间段，t3起电源电压从VDD1降低到VDD2，且shutdown信号恢复为高后的时间段。
附图标记列示如下：VDD-电源电压或电源电压端；shutdown-关断芯片部分或全部功能的控制信号；in1-第一输入信号端或第一输入信号；in2-第二输入信号端或第二输入信号；out1-第一输出信号端或第一输出信号；out2-第二输出信号端或第二输出信号；reset-放电通路脉冲信号控制端或短脉冲信号；t1～t3-第一至第三时刻；C1～C2-第一至第二电容；M1～M6-第一至第六NMOS管。
具体实施方式
下面结合附图(图2-图3)对本发明进行说明。
图2是实施本发明一种带有上电复位功能的自举电路结构示意图。图3是图2各节点的时序示意图。参考图2和图3，一种带有上电复位功能的自举电路，包括主体自举电路(例如，图2中的中间竖直虚线的左侧电路)，所述主体自举电路的输出信号端连接附加上电复位放电电路(例如，图2中的中间竖直虚线的右侧电路)，所述附加上电复位放电电路在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容(例如第一电容C1，第二电容C2)上的储存电荷。所述主体自举电路包括第一输出信号端out1和第二输出信号端out2，所述附加上电复位放电电路包括第五NMOS管M5和第六NMOS管M6，所述第五NMOS管M5的源极和第六NMOS管M6的源极均接地，所述第五NMOS管M5的栅极和第六NMOS管M6的栅极均连接放电通路脉冲信号控制端reset，所述第五NMOS管M5的漏极连接所述第一输出信号端out1，所述第六NMOS管M6的漏极连接所述第二输出信号端out2。
所述主体自举电路包括第一输出信号端out1和第二输出信号端out2，所述附加上电复位放电电路包括第三NMOS管M3、第四NMOS管M4、第五NMOS管M5和第六NMOS管M6，所述第三NMOS管M3的栅极和第四NMOS管M4的栅极均连接电源电压端VDD，所述第三NMOS管M3的漏极连接所述第一输出信号端out1，所述第四NMOS管M4的漏极连接所述第二输出信号端out2，所述第三NMOS管M3的源极连接所述第五NMOS管M5的漏极，所述第四NMOS管M4的源极连接所述第六NMOS管M6的漏极，所述第五NMOS管M5的源极和第六NMOS管M6的源极均接地，所述第五NMOS管M5的栅极和第六NMOS管M6的栅极均连接放电通路脉冲信号控制端reset。所述主体自举电路包括第一输出信号端out1和第二输出信号端out2，所述第一信号输出端out1通过第一电容C1连接第一信号输入端in1，所述第二信号输出端out2通过第二电容C2连接第二信号输入端in2，所述第一信号输出端in1再分别连接第一NMOS管M1的漏极和第二NMOS管M2的栅极，所述第二信号输出端out2再分别连接第一NMOS管M1的栅极和第二NMOS管M2的漏极，所述第一NMOS管M1的源极和所述第二NMOS管M2的源极均连接电源电压端VDD。
传统的自举电路如图2虚线左侧部分所示，在in1和in2端分别输入一个相反的0～VDD1的方波信号，在out1和out2端分别输出相反的VDD1～2VDD1的方波信号。当电源突然掉电或者芯片shutdown，由于没有放电通路，out1和out2的电荷将会存储在电容C1和C2上。如果此时重新上电或芯片shutdown后重新开启，且上电电压比之前小时，电容C1和C2上储存的电荷会使out1和out2发生错误。本发明提出在传统的自举电路上附加一个上电复位放电电路。上电复位放电电路如图2虚线右侧部分所示，由M3～M6组成。带有上电复位放电的电路时序如图3所示，正常工作时，reset信号为低，M5和M6关断。在t2时刻shutdown变为低，out1和out2依然存储电荷。在t3时刻，shutdown信号恢复到高，此时产生一个短脉冲reset。在其它电路正常工作之前，reset电压为高，M5和M6导通，形成一个放电通路，将C1和C2的电荷放掉。然后reset回到低，M5、M6关断，电路正常工作。如果M5和M6可以承受高压，M3和M4可以删除。
在此指明，以上叙述有助于本领域技术人员理解本发明创造，但并非限制本发明创造的保护范围。任何没有脱离本发明创造实质内容的对以上叙述的等同替换、修饰改进和/或删繁从简而进行的实施，均落入本发明创造的保护范围。

Claims (3)

1.一种带有上电复位功能的自举电路，其特征在于，包括主体自举电路，所述主体自举电路的输出信号端连接附加上电复位放电电路，所述附加上电复位放电电路在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷；
所述主体自举电路包括第一输出信号端和第二输出信号端，所述附加上电复位放电电路包括第五NMOS管和第六NMOS管，所述第五NMOS管的源极和第六NMOS管的源极均接地，所述第五NMOS管的栅极和第六NMOS管的栅极均连接放电通路脉冲信号控制端，所述第五NMOS管的漏极连接所述第一输出信号端，所述第六NMOS管的漏极连接所述第二输出信号端。
2.一种带有上电复位功能的自举电路，其特征在于，包括主体自举电路，所述主体自举电路的输出信号端连接附加上电复位放电电路，所述附加上电复位放电电路在芯片恢复上电时以短脉冲开关方式释放所述输出信号端电容上的储存电荷；
所述主体自举电路包括第一输出信号端和第二输出信号端，所述附加上电复位放电电路包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第三NMOS管的栅极和第四NMOS管的栅极均连接电源电压端，所述第三NMOS管的漏极连接所述第一输出信号端，所述第四NMOS管的漏极连接所述第二输出信号端，所述第三NMOS管的源极连接所述第五NMOS管的漏极，所述第四NMOS管的源极连接所述第六NMOS管的漏极，所述第五NMOS管的源极和第六NMOS管的源极均接地，所述第五NMOS管的栅极和第六NMOS管的栅极均连接放电通路脉冲信号控制端。
3.根据权利要求1或2所述的带有上电复位功能的自举电路，其特征在于，所述第一输出信号 端通过第一电容连接第一信号输入端，所述第二输出信号 端通过第二电容连接第二信号输入端，所述第一输出信号 端再分别连接第一NMOS管的漏极和第二NMOS管的栅极，所述第二输出信号 端再分别连接第一NMOS管的栅极和第二NMOS管的漏极，所述第一NMOS管的源极和所述第二NMOS管的源极均连接电源电压端。
CN201911093845.9A 2019-11-11 2019-11-11 一种带有上电复位功能的自举电路 Active CN112787644B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911093845.9A CN112787644B (zh) 2019-11-11 2019-11-11 一种带有上电复位功能的自举电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911093845.9A CN112787644B (zh) 2019-11-11 2019-11-11 一种带有上电复位功能的自举电路

Publications (2)

Publication Number Publication Date
CN112787644A CN112787644A (zh) 2021-05-11
CN112787644B true CN112787644B (zh) 2023-01-10

Family

ID=75749612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911093845.9A Active CN112787644B (zh) 2019-11-11 2019-11-11 一种带有上电复位功能的自举电路

Country Status (1)

Country Link
CN (1) CN112787644B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091898A (ja) * 1998-09-14 2000-03-31 Nec Corp 出力回路
CN102185596A (zh) * 2011-04-28 2011-09-14 北京工业大学 应用于高速度高线性度模数转换器的自举式采样开关
CN105187039A (zh) * 2015-09-18 2015-12-23 东南大学 一种cmos栅压自举开关电路
CN108155899A (zh) * 2017-12-25 2018-06-12 电子科技大学 一种栅压自举开关电路
CN108880495A (zh) * 2018-07-11 2018-11-23 电子科技大学 一种高增益高线性度的动态残差放大器电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4149968B2 (ja) * 2004-07-08 2008-09-17 松下電器産業株式会社 電圧レベル変換回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091898A (ja) * 1998-09-14 2000-03-31 Nec Corp 出力回路
CN102185596A (zh) * 2011-04-28 2011-09-14 北京工业大学 应用于高速度高线性度模数转换器的自举式采样开关
CN105187039A (zh) * 2015-09-18 2015-12-23 东南大学 一种cmos栅压自举开关电路
CN108155899A (zh) * 2017-12-25 2018-06-12 电子科技大学 一种栅压自举开关电路
CN108880495A (zh) * 2018-07-11 2018-11-23 电子科技大学 一种高增益高线性度的动态残差放大器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
适于低电源电压应用的新型MOS自举采样开关;马效波等;《微电子学》;20111220(第06期);全文 *

Also Published As

Publication number Publication date
CN112787644A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
KR101641446B1 (ko) 표시 장치
EA034004B1 (ru) Схема goa двунаправленной развертки
US8154945B2 (en) Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof
TWI447896B (zh) 靜電防護電路
US11295648B2 (en) Gate drive unit, gate drive circuit and display apparatus and driving method thereof
WO2017128772A1 (zh) 移位寄存单元及驱动方法、移位寄存器、栅极驱动电路和显示装置
CN108806583B (zh) 移位寄存器单元、驱动方法、移位寄存器和显示装置
CN110648638B (zh) 栅极驱动电路、像素电路、显示面板和显示设备
CN109243358B (zh) 移位寄存器单元、栅极驱动电路与显示装置
WO2023115888A1 (zh) Flash型fpga的基于逻辑工艺的电平转换电路
CN112787644B (zh) 一种带有上电复位功能的自举电路
US11190178B1 (en) Gate induced drain leakage robust bootstrapped switch
CN112234975B (zh) 耐高压的输入输出电路
US11621550B2 (en) Overcurrent protection circuit, overcurrent protection method, clock signal generation circuit and display device
CN215577702U (zh) 一种移位寄存器单元、栅极驱动电路及显示面板
CN112187232B (zh) 一种上电检测电路及上电检测方法
CN114333684A (zh) 移位寄存器、栅极驱动电路及移位寄存器的驱动方法
CN109427275B (zh) 移位寄存器单元、栅极驱动电路以及驱动方法
CN110417402B (zh) 防浮接电路
US10262706B1 (en) Anti-floating circuit
US12015404B2 (en) Logic process-based level conversion circuit of flash field programmable gate array (FPGA)
US11694756B2 (en) Power circuit, electronic fuse circuit, and method for providing power to electronic fuse circuit
US11502600B2 (en) Power supply control circuit
TWI662791B (zh) 防浮接電路
CN114640331B (zh) 一种抗噪声干扰的高压侧栅驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant