CN112786601B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112786601B
CN112786601B CN202010824878.2A CN202010824878A CN112786601B CN 112786601 B CN112786601 B CN 112786601B CN 202010824878 A CN202010824878 A CN 202010824878A CN 112786601 B CN112786601 B CN 112786601B
Authority
CN
China
Prior art keywords
film
channel film
channel
opening
curved surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010824878.2A
Other languages
English (en)
Other versions
CN112786601A (zh
Inventor
金镇河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112786601A publication Critical patent/CN112786601A/zh
Application granted granted Critical
Publication of CN112786601B publication Critical patent/CN112786601B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

半导体装置及其制造方法。一种半导体装置包括层叠物，其包括交替地层叠的导电膜和绝缘膜，其中层叠物包括贯穿导电膜和绝缘膜的开口，并且其中层叠物包括暴露于开口的倒圆的角部。半导体装置还包括形成于开口中并包括围绕倒圆的角部的第一曲面的第一沟道膜。半导体装置还包括形成于开口中的导电焊盘以及插置于第一沟道膜的第一曲面和导电焊盘之间的第二沟道膜。

Description

半导体装置及其制造方法
技术领域
本公开涉及一种电子装置，并且更具体地，涉及一种半导体装置及制造该半导体装置的方法。
背景技术
非易失性存储器元件是即使切断电力供应也保持所存储的数据的存储器元件。近来，随着对在基板上以单层形成存储器单元的二维非易失性存储器元件的集成度的提高已经达到限制，已经提出在基板上垂直层叠存储器单元的三维非易失性存储器元件。
三维非易失性存储器元件包括交替地层叠的层间绝缘膜和栅电极，以及穿过层间绝缘膜和栅电极的沟道膜。存储器单元沿着沟道膜层叠。已经开发出各种结构和制造方法以提高具有这种三维结构的非易失性存储器元件的操作可靠性。
发明内容
根据本公开的实施方式的一种半导体装置包括层叠物，其包括交替地层叠的导电膜和绝缘膜，其中层叠物包括贯穿导电膜和绝缘膜的开口，并且其中层叠物包括暴露于开口的倒圆的角部。半导体装置还包括第一沟道膜，其形成于开口中并包括围绕倒圆的角部的第一曲面。半导体装置还包括导电焊盘，其形成于开口中。半导体装置附加地包括第二沟道膜，其插置于第一沟道膜的第一曲面和导电焊盘之间。
根据本公开的实施方式的一种半导体装置包括源极结构和位线。半导体装置还包括层叠物，其位于源极结构和位线之间，包括交替地层叠的导电膜和绝缘膜；其中，层叠物包括贯穿导电膜和绝缘膜的开口，并且其中层叠物包括暴露于开口的倒圆的角部。半导体装置还包括沟道结构，其形成于开口中并连接至源极结构。半导体装置附加地包括导电焊盘，其将沟道结构和位线彼此连接并且具有弯曲以围绕倒圆的角部的侧壁。
根据本公开的实施方式的一种制造半导体装置的方法包括：形成层叠物；形成贯穿层叠物的第一开口；以及在第一开口中形成第一沟道膜。该方法还包括在第一沟道膜上局部地形成第二沟道膜，该第二沟道膜围绕暴露于第一开口的角部。该方法包括在第一沟道膜和第二沟道膜上形成间隙填充膜。该方法附加地包括通过使用第二沟道膜作为蚀刻屏障来部分地蚀刻间隙填充膜来形成第二开口；以及在第二开口中形成导电焊盘。
根据本公开的实施方式的一种制造半导体装置的方法包括：形成层叠物；形成贯穿层叠物的第一开口；以及形成包括第一曲面的第一沟道膜，该第一曲面围绕暴露于第一开口的角部。该方法还包括在第一沟道膜上形成第二沟道膜，该第二沟道膜包括围绕第一曲面的第二曲面。该方法还包括在第一沟道膜和第二沟道膜上形成间隙填充膜；通过使用第二沟道膜作为蚀刻屏障来部分地蚀刻间隙填充膜来形成第二开口；以及在第二开口中形成包括侧壁的导电焊盘，侧壁弯曲以围绕的第二曲面。
附图说明
图1A至图1C是例示根据本公开的实施方式的半导体装置的结构的截面图。
图2是例示根据本公开的实施方式的半导体装置的结构的截面图。
图3A至图3G是例示根据本公开的实施方式的制造半导体装置的方法的截面图。
图4是例示根据本公开的实施方式的存储器***的配置的框图。
图5是例示根据本公开的实施方式的存储器***的配置的框图。
图6是例示根据本公开的实施方式的计算***的配置的框图。
图7是例示根据本公开的实施方式的计算***的框图。
具体实施方式
仅例示了在根据本说明书或申请中公开的构思的实施方式的具体结构性描述或功能性描述，以描述根据本公开的构思的实施方式。根据本公开的构思的实施方式可以以各种形式执行，并且描述不限于在本说明书或申请中描述的实施方式。
本公开的一些实施方式涉及一种半导体装置及制造半导体装置的改进方法，其中该半导体装置具有稳定的结构和增强的可靠性。改进的制造方法可以具有更低的复杂度，因此降低了成本。
图1A至图1C是例示根据本公开的实施方式的半导体装置的结构的截面图。
参照图1A，半导体装置包括层叠物ST、沟道结构CH和导电焊盘16。半导体装置可以进一步包括源极结构10、存储器膜13、间隙填充膜15、位线17、和绝缘膜18中的至少一种。
层叠物ST可以包括交替地层叠的导电膜11和绝缘膜12。导电膜11可以是选择线或字线。导电膜11可以包括至少一条源极选择线、多条字线和至少一条漏极选择线。绝缘膜12用于使层叠的导电膜11彼此绝缘，并且可以包括诸如氧化物或氮化物之类的绝缘材料。
层叠物ST可以位于源极结构10和互连结构之间。例如，层叠物ST可以位于源极结构10和位线17之间。源极结构10可以是包括杂质区域的基板或包括导电材料的源极膜。源极结构10可以包括硅、多晶硅、金属等。源极结构10可以是单膜或多层膜。位线17可以形成在绝缘膜18中。
层叠物ST可以包括开口OP。开口OP可以在层叠方向上贯穿层叠物ST。层叠方向可以是导电膜11和绝缘膜12层叠的方向。开口OP可以延伸到源极结构10并且可以暴露出源极结构10。
层叠物ST可以包括暴露于开口OP并且可以具有倒圆形状的角部RE。角部RE可以面对开口OP。因此，开口OP可以具有随着开口OP和位线17之间的距离减小而宽度增加的形状。
沟道结构CH可以贯穿层叠物ST并且可以形成在开口OP中。沟道结构CH可以连接在源极结构10和位线17之间。沟道结构CH的下表面和源极结构10可以彼此接触，沟道结构CH的侧壁和源极结构可以彼此接触，或者沟道结构CH的下表面和侧壁可以与源极结构10接触。此外，外延半导体层可以位于沟道结构CH与源极结构10之间，并且沟道结构CH和源极结构10可以通过外延半导体层彼此连接。沟道结构CH可以通过导电焊盘16电连接到位线17。
沟道结构CH可以是形成选择晶体管、存储器单元等的沟道的区域。沟道结构CH可以包括诸如硅(Si)或锗(Ge)之类的半导体材料。选择晶体管或存储器单元可以位于沟道结构CH和导电膜11相交的区域中。例如，至少一个源极选择晶体管、多个存储器单元和至少一个漏极选择晶体管可以串联连接，并且可以配置一个存储器串。存储器串可以连接在源极结构10和位线17之间。
沟道结构CH沿着开口OP的内表面形成。另外，沟道结构CH可以形成为围绕倒圆的角部RE。因此，沟道结构CH可以包括沿着开口OP的内表面形成的第一部分P1和围绕倒圆的角部RE的第二部分P2。第一部分P1可以具有管形状，而第二部分P2可以具有漏斗(funnel)形状。漏斗形状可包括外表面，并且外表面可以包括在一端的较宽直径以及在另一端的较窄开口。漏斗形状可以包括开口，并且该开口可以包括在一端的较宽直径和在另一端的较窄开口。第二部分P2的外侧壁可以包括围绕倒圆的角部RE的曲面。
间隙填充膜15可以位于开口OP中并且可以形成在沟道结构CH中。间隙填充膜15可以完全填充或部分填充沟道结构CH的内部，并且可以包括空隙。间隙填充膜15可以是单膜或多层膜。间隙填充膜15可以包括诸如氧化物之类的绝缘材料。
导电焊盘16可以位于开口OP中并且可以形成在沟道结构CH中。导电焊盘16可以具有弯曲以围绕倒圆的角部RE的侧壁。
导电焊盘16可以与间隙填充膜15接触。导电焊盘16的下表面和间隙填充膜15的上表面可以彼此接触。导电焊盘16的下表面可以位于比导电膜11当中的最上导电膜11的上表面更高。
导电焊盘16可以与沟道结构CH接触。沟道结构CH可以通过导电焊盘16电连接到位线17。导电焊盘16可以包括诸如多晶硅或钨之类的导电材料。
导电焊盘16可以根据区域而具有不同的厚度。导电焊盘16可以包括第一部分PD1和第二部分PD2。导电焊盘16的第一部分PD1可以与沟道结构CH的第一部分P1接触，并且导电焊盘16的第二部分PD2可以与沟道结构CH的第二部分P2接触。
存储器膜13可以位于开口OP中，并且可以形成为围绕沟道结构CH的侧壁。存储器膜13可以插置于层叠物ST和沟道结构CH之间。存储器膜13可以包括围绕倒圆的角部RE的曲面。存储器膜13可以延伸到层叠物ST的上表面。另外，形成在相邻开口OP中的存储器膜13可以彼此连接。
存储器膜13可以包括电荷阻挡膜13A、数据储存膜13B和隧道绝缘膜13C中的至少一种。数据储存膜13B可以包括浮置栅、电荷捕获材料、多晶硅、氮化物、可变电阻材料、相变材料、纳米点等。
参照图1B，层叠物ST可以包括在相邻的开口OP之间倒圆的上表面RU。存储器膜13可以形成为围绕倒圆的角部RE和倒圆的上表面RU。因此，形成在相邻开口OP中的存储器膜13可以彼此连接。沟道结构CH可以形成为围绕倒圆的角部RE，并且可以不形成在上表面RU上。因此，形成在相邻开口OP中的沟道结构CH可以彼此分离。
沟道结构CH可以包括第一沟道膜14A和第二沟道膜19A。第一沟道膜14A可以贯穿层叠物ST并且可以沿着开口OP的内表面形成。第一沟道膜14A可以包括围绕倒圆的角部RE的第一曲面C1。第二沟道膜19A可以包括围绕第一沟道膜14A的第一曲面C1的第二曲面C2。存储器膜13可以包括围绕倒圆的角部RE的第三曲面C3。第三曲面C3可以插置于倒圆的角部RE和第一曲面C1之间，并且第一曲面C1可以插置于第二曲面C2和第三曲面C3之间。
第一沟道膜14A可以是形成选择晶体管或存储器单元的沟道的区域。第二沟道膜19A用于保护第一沟道膜14A的第一曲面C1，并且可以局部地形成在第一曲面C1上。第二沟道膜19A可以局部地形成在第一沟道膜14A上，以便围绕暴露于开口OP的角部，并且可以具有悬垂(overhang)结构。第二沟道膜19A可以包括与第一沟道膜14A基本相同的材料，或者可以包括与第一沟道膜14A的材料不同的材料。第一沟道膜14A和第二沟道膜19A可以包括诸如硅(Si)或锗(Ge)之类的半导体材料。
导电焊盘16可以根据区域而具有不同的厚度。导电焊盘16可以包括与第一沟道膜14A接触的第一部分PD1和与第二沟道膜19A接触的第二部分PD2。第一部分PD1可以具有均匀的宽度。第二部分PD2可以具有比第一部分PD1窄的宽度，并且宽度可以随着第二部分PD2和第一部分PD1之间距离的增加而增加。
参照图1C，层叠物ST可以包括在相邻的开口OP之间的平坦上表面FU。存储器膜13和沟道结构CH可以形成为围绕倒圆的角部RE。在层叠物ST的平坦上表面FU上不形成存储器膜13和沟道结构CH。因此，形成在相邻开口OP中的存储器膜13可以彼此分离，并且形成在相邻开口OP中的沟道结构CH可以彼此分离。
沟道结构CH可以包括第一沟道膜14B和第二沟道膜19B。第一沟道膜14B中的整个区域中的曲面所占的比率可以小于图1B的第一沟道膜14A的整个区域中的曲面所占的比率，并且第一沟道膜19B中的整个区域中的曲面所占的比率可以小于图1B的第二沟道膜19A中的整个区域中的曲面所占的比率。第一沟道膜14B和第二沟道膜19B中的至少一个可以不包括曲面。
根据如上所述的结构，沟道结构CH根据区域具有不同的厚度。沟道结构CH的与存储器单元相对应的区域可以具有薄的厚度，并且可以改善存储器单元的分布特性和温度开关特性。另外，沟道结构CH的与导电焊盘16相对应的区域可以具有厚的厚度，并且导电焊盘16可以以均匀深度形成在开口OP中。因此，选择晶体管可以具有均匀的结交叠，并且可以改善使用栅极诱导源极泄漏(GIDL)方法的擦除操作。
图2是例示根据本公开的实施方式的半导体装置的结构的截面图。在下文中，将省略与以上描述重复的描述。
参照图2，半导体装置包括单元芯片C_CHIP和接合到单元芯片C_CHIP的***电路芯片P_CHIP。单元芯片C_CHIP可以位于***电路芯片P_CHIP上，或者***电路芯片P_CHIP可以位于单元芯片C_CHIP上。
单元芯片C_CHIP可以包括源极膜100、第一层叠物ST1、第二层叠物ST2、互连结构131至134和141至143、第一接合结构150、沟道结构160、源极接触结构170和第一层间绝缘膜180。
第一层叠物ST1可以包括交替地层叠的第一导电膜110和第一绝缘膜120。第二层叠物ST2可以包括交替地层叠的第二导电膜111和第二绝缘膜121。
第一层叠物ST1可以在部分区域中包括第一牺牲膜113而不是第一导电膜110。在这种情况下，第一牺牲膜113和第一绝缘膜120可以在部分区域中交替地层叠。第二层叠物ST2也可以在局部区域中包括交替地层叠的第二牺牲膜114和第二绝缘膜121。第一牺牲膜113和第二牺牲膜114可以包括诸如氮化物之类的介电材料。
第一层叠物ST1可以包括其中放置存储器串的单元区域和其中连接互连结构的接触区域。第二层叠物ST2也可以包括单元区域和接触区域。第一层叠物ST1和第二层叠物ST2的接触区域可以具有阶梯形状。
第一层叠物ST1和第二层叠物ST2可以上下层叠。例如，第一层叠物ST1可以位于第二层叠物ST2上。另外，第一层叠物ST1的单元区域和第二层叠物ST2的单元区域在层叠方向上交叠，并且第一层叠物ST1的接触区域和第二层叠物ST2的接触可以在层叠方向上交叠。
源极膜100可以位于第一层叠物ST1上。源极膜100可以被图案化，并且绝缘膜182可以填充在相邻的源极膜100之间。绝缘膜182可以位于与第一层叠物ST1和第二层叠物ST2的接触区域相对应的位置。
沟道结构160贯穿第一层叠物ST1和第二层叠物ST2。沟道结构160可以连接至源极膜100并且可以突出到源极膜100中。沟道结构160可以包括第一沟道膜和第二沟道膜。第一沟道膜和第二沟道膜可以具有以上参照图A1至图1C描述的实施方式的结构。另外，尽管在本图中未示出，但是可以在沟道结构160中形成导电焊盘和间隙填充膜，并且可以在沟道结构160的侧壁上形成存储器膜。
源极接触结构170可以贯穿第一层叠物ST1和第二层叠物ST2，并且可以连接至源极膜100。源极接触结构170可以比沟道结构160更深地突出到源极膜100中。另外，接触结构170可以具有比沟道结构160更大的直径。
源极接触结构170可以贯穿第一导电膜110、第一绝缘膜120、第二导电膜111和第二绝缘膜121，或者可以贯穿第一牺牲膜113、第一绝缘膜120、第二牺牲膜114和第二绝缘膜121。这里，第一牺牲膜113可以是在用第一导电膜110替换第一牺牲膜113的工艺中部分保留的膜。第二牺牲膜114可以是在用第二导电膜111替换第二牺牲膜114的工艺中部分保留的膜。
源极接触结构170可以包括接触插塞，并且接触插塞可以包括诸如多晶硅、钨或金属之类的导电材料。另外，源极接触结构170还可以包括围绕接触插塞的侧壁的绝缘间隔物，并且绝缘间隔物可以包括诸如氧化物或氮化物之类的绝缘材料。
互连结构131至134和141至143可包括接触插塞131至134和布线141至143。互连结构131至134和141至143可以形成在第一层间绝缘膜180中。尽管在本图中第一层间绝缘膜80示出为一层膜，但是第一层间绝缘膜180可以包括层叠的绝缘膜。
第一接触插塞131可以分别连接到层叠的第一导电膜110或第二导电膜111。第二接触插塞132可以连接到第一接触插塞131、沟道结构160或源极接触结构170。第二接触插塞132可以将第一接触插塞131和第一布线141彼此电连接。第三接触插塞133可以连接至第一布线141，并且可以将第一布线141和第二布线142彼此电连接。第四接触插塞134可以连接到第二布线142，并且可以将第二布线142和第三布线143彼此电连接。
第一接合结构150用于将单元芯片C_CHIP和***电路芯片P_CHIP彼此电连接。第一接合结构150可以具有接触插塞、布线等的形式。第一接合结构150可以电连接至第三布线143。
***电路芯片P_CHIP可以包括基板200、晶体管TR、互连结构231至234和241至244、第二接合结构250和第二层间绝缘膜280。
晶体管TR可以包括栅电极220和栅极绝缘膜210。栅极绝缘膜210可以插置于基板200和栅电极220之间。尽管在本图中未示出，但是晶体管TR可以还包括在基板200中的结。
互连结构231至234和241至244可以包括接触插塞231至234和布线241至244。互连结构231至234和241至244可以形成在第二层间绝缘膜280中。尽管在本图中第二层间绝缘膜280被示出为一层膜，但是第二层间绝缘膜280可以包括层叠的绝缘膜。
第五接触插塞231可以连接至晶体管TR的栅电极220或结。第四布线241可以电连接至第五接触插塞231。第六接触插塞232可以将第四布线241和第五布线242彼此电连接。第七接触插塞233可以将第五布线242和第六布线243彼此电连接。第八接触插塞234可以将第六布线243和第七布线244彼此电连接。
第二接合结构250用于将单元芯片C_CHIP和***电路芯片P_CHIP彼此电连接。第二接合结构250可以具有接触插塞、布线等形式。第二接合结构250电连接至第七布线244。第二接合结构250可以与单元芯片C_CHIP的第一接合结构150接触。因此，单元芯片C_CHIP和***电路芯片P_CHIP可以通过第一接合结构150和第二接合结构250彼此电连接。例如，可以通过将第一接合结构150和第二接合结构250彼此接合并且将第一层间绝缘膜180和第二层间绝缘膜280彼此接合，来将单元芯片C_CHIP和***电路芯片P_CHIP彼此连接。因此，第一层叠物ST1和第二层叠物ST2位于基板200和源极膜100之间。
根据以上描述的结构，在制造单元芯片C_CHIP和***电路芯片P_CHIP中的每一者之后，可以将单元芯片C_CHIP和***电路芯片P_CHIP彼此接合。另外，因为沟道结构160根据区域具有不同的厚度，所以可以改善擦除操作并且可以改善存储器单元的摆动特性。
图3A至图3G是例示根据本公开的实施方式的制造半导体装置的方法的截面图。在下文中，将省略与以上描述重复的描述。
参照图3A，层叠物ST形成在基座(未示出)上。基座可以包括源极结构、互连、***电路等。源极结构可以包括包含源极区域的基板、源极膜等。
层叠物ST可以包括交替地层叠的第一材料膜31和第二材料膜32。第一材料膜31可以形成存储器单元、选择晶体管的栅电极等，并且第二材料膜32可以形成为使层叠的栅电极彼此绝缘。
第一材料膜31可以包括相对于第二材料膜32具有高蚀刻选择性的材料。例如，第一材料膜31可以是包括氮化物等的牺牲膜，而第二材料膜32可以是包括氧化物等的绝缘膜。作为另一示例，第一材料膜31可以是包括多晶硅、钨等的导电膜，而第二材料膜32可以是包括氧化物等的绝缘膜。
接下来，形成贯穿层叠物ST的第一开口OP1。第一开口OP1可以延伸至诸如源极结构之类的基座。层叠物ST可以包括暴露于第一开口OP1的角部RE，并且角部RE可以具有倒圆形状。第一开口OP1可以在倒圆的角部RE之间具有增加的宽度W2＞W1。
另外，层叠物ST可以具有在相邻的第一开口OP1之间倒圆的上表面RU。作为参考，层叠物ST可以在相邻的第一开口OP1之间具有平坦的上表面。
参照图3B，在第一开口OP1中形成存储器膜33。存储器膜33可以沿着第一开口OP1的内表面和层叠物ST的上表面形成。存储器膜33可以包括电荷阻挡膜33A、数据储存膜33B和隧道绝缘膜33C中的至少一种。存储器膜33可以包括围绕倒圆的角部RE的曲面。另外，存储器膜33可以包括围绕倒圆的上表面RU的曲面。
接下来，在第一开口OP1中形成第一沟道膜34。第一沟道膜34可以形成在存储器膜33上。第一沟道膜34可以沿着第一开口OP1的内表面和层叠物ST的上表面形成。第一沟道膜34可以包括围绕倒圆的角部RE的曲面。另外，第一沟道膜34可以包括围绕倒圆的上表面RU的曲面。
可以使用沉积工艺来形成第一沟道膜34，并且第一沟道膜34可以以均匀的厚度形成。第一沟道膜34可以以第三厚度W3形成。第一沟道膜34可以包括多晶硅膜。例如，在第一开口OP1中形成非晶硅膜之后，可以使非晶硅膜结晶以形成多晶硅膜。可以使用热处理工艺来使非晶硅膜结晶。
参照图3C，可以部分地蚀刻第一沟道膜34以整体上减小第一沟道膜34的厚度。例如，蚀刻第一沟道膜34，或在部分地氧化第一沟道膜34之后蚀刻氧化区域。可以使用各向同性蚀刻工艺来执行蚀刻工艺，并且各向同性蚀刻工艺可以是湿法蚀刻工艺。因此，第一沟道膜34的厚度可以从第三厚度W3减小到第四厚度W4。
参照图3D，第二沟道膜35形成在第一沟道膜34A上。第二沟道膜35可以局部地形成在第一沟道膜34A上以围绕第一沟道膜34A的曲面。可以使用台阶覆盖性差的沉积方法来形成第二沟道膜35。例如，通过使用等离子体增强化学气相沉积(PECVD)方法来形成第二沟道膜35。第二沟道膜35可以包括围绕第一沟道膜34A的曲面的曲面，并且可以局部地形成在第一沟道膜34A上。
第二沟道膜35可以包括多晶硅膜，并且可以以50埃()至200的厚度形成。例如，通过沉积多晶硅膜来形成第二硅膜35。另选地，在第一沟道膜34A上局部地形成非晶硅膜之后，使非晶硅膜结晶以形成第二沟道膜35。
作为参考，在图3B中，在形成第二沟道膜35之前，使第一沟道膜34的非晶硅膜结晶。然而，可以在形成第二沟道膜35之后使第一沟道膜34的非晶硅膜结晶。
参照图3E，在第一沟道膜34A和第二沟道膜35上形成间隙填充膜36。间隙填充膜36可以形成为填充第一开口OP1，并且可以形成在层叠物ST上。间隙填充膜36可以包括位于第一开口OP1中的空隙。可以使用等离子体形成间隙填充膜36或者可以使用原子层沉积(ALD)方法形成间隙填充膜36。
参照图3F，部分地蚀刻间隙填充膜36以形成第二开口OP2。可以形成第二开口OP2以暴露出第一沟道膜34A和第二沟道膜35。可以使用干法蚀刻工艺来蚀刻间隙填充膜36。例如，使用干法清洗工艺来蚀刻间隙填充膜36。
此外，在形成或蚀刻间隙填充膜36的工艺中，位于与倒圆的角部RE相邻的膜可能被损坏。因为形成在第一沟道膜34A的倒圆的角部RE上的区域比其余区域更多地暴露于沉积或蚀刻环境(例如，等离子体)，所以相应的区域可能被蚀刻和损坏。另外，因为第一沟道膜34A被蚀刻，所以形成于倒圆的角部RE处的层叠物ST存储器膜33可能被暴露，并且也可能被蚀刻和损坏。因此，第二开口OP2可能形成为不均匀的深度。
然而，根据本公开的实施方式，第一沟道膜34A的曲面可以由第二沟道膜35保护。也就是说，因为形成在第一沟道膜34A的倒圆的角部RE处的区域被保护，因此可以防止在形成或蚀刻间隙填充膜36的工艺中损坏第一沟道膜34A。此外，可以以均匀的深度形成第二开口OP2。
参照图3G，分别在第二开口OP2中形成导电焊盘37。例如，在层叠物ST上形成导电膜以填充第二开口OP2之后，对导电膜进行平坦化以形成导电焊盘37。每个导电焊盘37可以具有弯曲以围绕第二沟道膜35的曲面的侧壁。
可以使用化学机械抛光(CMP)工艺来执行平坦化工艺。可以执行平坦化工艺直到暴露出存储器膜33的上表面，或者可以执行平坦化工艺直到暴露出层叠物ST的上表面。层叠物ST可以在平坦化工艺中被部分地蚀刻，并且层叠物ST可以具有平坦的上表面。另外，第一沟道膜34A和第二沟道膜35可以在平坦化工艺中被部分抛光。因此，形成包括第一沟道膜34B和第二沟道膜35A的沟道结构CH。
接下来，用第三材料膜38替换第一材料膜31。例如，当第一材料膜31是牺牲膜并且第二材料膜32是绝缘膜时，用导电膜替换第一材料膜31。作为另一示例，当第一材料膜31是导电膜并且第二材料膜32是绝缘膜时，使得第一材料膜31成为硅化物。
接下来，尽管在本图中未示出，但是形成连接至沟道结构CH的互连结构。例如，连接至沟道结构CH的位线形成在层叠物ST上。
此外，当制造以上参照图2描述的单元芯片C_CHIP时，可以应用参照图3A至图3G描述的制造方法。因此，可以进一步执行形成通过单独的工艺制造的***电路芯片PERI_CHIP并且将单元芯片C_CHIP和***电路芯片PERI_CHIP彼此接合的工艺。
根据如上所描述的制造方法，第一沟道膜34A的曲面可以由第二沟道膜35保护。因此，即使第一沟道膜34A具有薄的厚度，也可以防止在形成或蚀刻间隙填充膜36的工艺中损坏第一沟道膜34A。另外，导电焊盘37可以以均匀厚度形成。
图4是例示根据本公开的实施方式的存储器***1000的配置的框图。
参照图4，存储器***1000包括存储器装置1200和控制器1100。
存储器装置1200用于存储具有诸如文本、图形和软件代码之类的各种数据类型的数据信息。存储器装置1200可以是非易失性存储器装置。另外，存储器装置1200可以具有以上参照图1A至图3G描述的结构，并且可以根据参照图1A至图3G描述的制造方法来制造。作为实施方式，存储器装置1200可以包括：层叠物，其包括交替地层叠的导电膜和绝缘膜、以及贯穿导电膜和绝缘膜的开口并且具有暴露于开口的倒圆的角部；第一沟道膜，其形成于开口中并包括围绕倒圆的角部的第一曲面；导电焊盘，其形成于开口中；以及第二沟道膜，其插置于第一沟道膜的第一曲面和导电焊盘之间。因为存储器装置1200的结构和制造存储器装置1200的方法与上述相同，所以这里将省略其详细描述。
控制器1100连接到主机和存储器装置1200，并且被配置为响应于来自主机的请求而访问存储器装置1200。例如，控制器1100被配置为控制存储器装置1200的读取操作、写入操作、擦除操作和后台操作等。
控制器1100包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码电路1140、存储器接口1150等。
这里，RAM 1110可以用作CPU 1120的操作存储器、存储器装置1200与主机之间的缓存存储器、存储器装置1200与主机之间的缓冲存储器等。作为参考，可以用静态随机存取存储器(SRAM)、只读存储器(ROM)等代替RAM 1110。
CPU 1120被配置为控制控制器1100的整体操作。例如，CPU 1120被配置为操作存储在RAM 1110中的诸如闪存转换层(FTL)之类的固件。
主机接口1130被配置为执行与主机的接口连接。例如，控制器1100通过诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、***组件互连(PCI)协议、PCI-快速(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议和专用协议之类的各种接口协议中的至少一种与主机进行通信。
ECC电路1140被配置为使用纠错码(ECC)来检测和纠正从存储器装置1200读取的数据中包括的错误。
存储器接口1150被配置为执行与存储器装置1200的接口连接。例如，存储器接口1150包括NAND接口或NOR接口。
作为参考，控制器1100可以还包括用于临时存储数据的缓冲存储器(未示出)。这里，缓冲存储器可以用于临时存储通过主机接口1130向外部传送的数据，或者临时存储通过存储器接口1150从存储器装置1200传送的数据。此外，控制器1100可以还包括存储用于与主机接口连接的代码数据的ROM。
如上所述，因为存储器***1000包括具有改善的集成度和改善的操作特性的存储器装置1200，所以也可以改善存储器***1000的集成度和操作特性。
图5是例示根据本公开的实施方式的存储器***1000′的配置的框图。在下文中，将省略与以上描述重复的描述。
参照图5，存储器***1000′包括存储器装置1200′和控制器1100。此外，控制器1100包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140、存储器接口1150等。
存储器装置1200′可以是非易失性存储器装置。存储器装置1200′可以具有以上参照图1A至图3G描述的结构，并且可以根据参照图1A至图3G描述的制造方法来制造。作为实施方式，存储器装置1200′可以包括：层叠物，其包括交替地层叠的导电膜和绝缘膜、以及贯穿导电膜和绝缘膜的开口，并且具有接触(暴露于)开口的倒圆的角部；第一沟道膜，其形成于开口中并包括围绕倒圆的角部的第一曲面；导电焊盘，其形成在开口中；以及第二沟道膜，其插置于第一沟道膜的第一曲面和导电焊盘之间。因为存储器装置1200′的结构和制造该存储器装置1200′的方法与上述相同，因此这里将省略其详细描述。
另外，存储器装置1200′可以是由多个存储器芯片配置的多芯片封装件。多个存储器芯片被分成多个组，并且多个组被配置为通过第一通道CH1至第k通道CHk与控制器1100通信。另外，属于一个组的存储器芯片被配置为通过公共通道与控制器1100通信。作为参考，存储器***1000′可以变型使得一个存储器芯片连接到一个通道。
如上所述，因为存储器***1000′包括具有改善的集成度和改善的操作特性的存储器装置1200′，所以存储器***1000′的集成度和操作特性也可以得到改善。具体地，通过以多芯片封装件配置存储器装置1200′，可以增加存储器***1000′的数据储存容量并且可以提高驱动速度。
图6是例示根据本公开的实施方式的计算***2000的配置的框图。在下文中，将省略与以上描述重复的描述。
参照图6，计算***2000包括存储器装置2100、CPU 2200、RAM 2300、用户接口2400、电源2500、***总线2600等。
存储器装置2100存储通过用户接口2400提供的数据、由CPU 2200处理的数据等。另外，存储器装置2100通过***总线2600电连接到CPU 2200、RAM 2300、用户接口2400、电源2500等。例如，存储器装置2100可以通过控制器(未示出)连接到***总线2600或者可以直接连接到***总线2600。当存储器装置2100直接连接到***总线2600时，控制器的功能可以由CPU 2200、RAM 2300等执行。
这里，存储器装置2100可以是非易失性存储器装置。存储器装置2100可以具有以上参照图1A至图3G描述的结构，并且可以根据参照图1A至图3G描述的制造方法来制造。作为实施方式，存储器装置2100可以包括：层叠物，其包括交替地层叠的导电膜和绝缘膜、以及贯穿导电膜和绝缘膜的开口，并且具有接触(暴露于)开口的倒圆的角部；第一沟道膜，其形成于开口中并包括围绕倒圆的角部的第一曲面；导电焊盘，其形成于开口中；以及第二沟道膜，其插置于第一沟道膜的第一曲面和导电焊盘之间。因为存储器装置2100的结构和制造存储器装置2100的方法与上述相同，所以这里将省略其详细描述。
另外，存储器装置2100可以是包括多个存储器芯片的多芯片封装件，如参照图5所述。
具有这种配置的计算***可以是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、3维电视、数字音频记录仪、数字音频播放器、数字图片记录仪、数字图片播放器、数字视频记录仪和数字视频播放器、能够在无线环境中发送和接收信息的装置、配置家庭网络的各种电子装置之一、各种配置计算机网络的电子装置、配置远程信息处理网络的各种电子装置之一、RFID装置等。
如上所述，因为计算***2000包括具有改善的集成度和改善的操作特性的存储器装置2100，所以计算***2000的操作特性也可以得到改善。
图7是例示根据本公开的实施方式的计算***3000的框图。
参照图7，计算***3000包括软件层，该软件层包括操作***3200、应用3100、文件***3300、转换层3400等。另外，计算***3000包括诸如存储器装置3500之类的硬件层。
操作***3200用于管理计算***3000的软件、硬件资源等，并且可以控制中央处理单元的程序执行。应用3100可以是在计算***3000上执行的各种应用程序，并且可以是由操作***3200执行的实用程序。
文件***3300是指用于管理存在于计算***3000中的数据、文件等的逻辑结构，并且根据规则来组织要存储在存储器装置3500中的文件或数据。可以根据计算***3000中使用的操作***3200来确定文件***3300。例如，当操作***3200是Microsoft(微软)公司的Windows***时，文件***3300可以是文件分配表(FAT)、NT文件***(NTFS)等。另外，当操作***3200是Unix/Linux***时，文件***3300可以是扩展文件***(EXT)、Unix文件***(UFS)、日志文件***(JFS)等。
尽管在本图中将操作***3200、应用3100和文件***3300示出为单独的框，但是应用3100和文件***3300可以包括在操作***3200中。
转换层3400响应于来自文件***3300的请求，将地址转换成适合于存储器装置3500的形式。例如，转换层3400将由文件***3300生成的逻辑地址转换为存储器装置3500的物理地址。这里，逻辑地址和物理地址的映射信息可以存储在地址转换表中。例如，转换层3400可以是闪存转换层(FTL)、通用闪存链接层(ULL)等。
存储器装置3500可以是非易失性存储器装置。另外，存储器装置3500可以具有以上参照图1A至图3G描述的结构，并且可以根据参照图1A至图3G描述的制造方法来制造。作为实施方式，存储器装置3500可以包括：层叠物，其包括交替地层叠的导电膜和绝缘膜、以及贯穿导电膜和绝缘膜的开口，并且具有接触(暴露于)开口的倒圆的角部；第一沟道膜，其形成于开口中并包括围绕倒圆的角部的第一曲面；导电焊盘，其形成于开口中；以及第二沟道膜，其插置于第一沟道膜的第一曲面和导电焊盘之间。因为存储器装置3500的结构和制造存储器装置3500的方法与上述相同，所以这里将省略其详细描述。
具有这种配置的计算***3000可以被分为在高层区域中执行的操作***层和在底层区域中执行的控制器层。这里，应用3100、操作***3200和文件***3300可以包括在操作***层中，并且可以由计算***3000的操作存储器来驱动。另外，转换层3400可以包括在操作***层中或控制器层中。
如上所述，因为计算***3000包括具有改善的集成度和改善的操作特性的存储器装置3500，所以计算***3000的操作特性也可以得到改善。
相关申请的交叉引用
本申请要求于2019年11月6日在韩国知识产权局提交的韩国专利申请No.10-2019-0140881的优先权，其全部公开内容通过引用合并于此。

Claims (29)

1.一种半导体装置，该半导体装置包括：
层叠物，所述层叠物包括交替地层叠的导电膜和绝缘膜，其中，所述层叠物包括贯穿所述导电膜和所述绝缘膜的开口，并且其中，所述层叠物包括暴露于所述开口的倒圆的角部；
第一沟道膜，所述第一沟道膜形成在所述开口中并且包括围绕所述倒圆的角部的第一曲面；
导电焊盘，所述导电焊盘形成在所述开口中；以及
第二沟道膜，所述第二沟道膜插置于所述第一曲面和所述导电焊盘之间以将所述第一沟道膜的所述第一曲面与所述导电焊盘分离。
2.根据权利要求1所述的半导体装置，其中，所述第二沟道膜包括围绕所述第一曲面的第二曲面。
3.根据权利要求1所述的半导体装置，其中，所述第二沟道膜具有漏斗形状。
4.根据权利要求1所述的半导体装置，其中，所述导电焊盘包括：
第一部分，所述第一部分与所述第一沟道膜接触；以及
第二部分，所述第二部分与所述第二沟道膜接触并且具有与所述第一部分的宽度不同的宽度。
5.根据权利要求1所述的半导体装置，该半导体装置还包括：
间隙填充膜，所述间隙填充膜形成在所述开口中。
6.根据权利要求1所述的半导体装置，该半导体装置还包括：
存储器膜，所述存储器膜插置于所述层叠物和所述第一沟道膜之间。
7.根据权利要求6所述的半导体装置，其中，所述存储器膜包括围绕所述倒圆的角部的第三曲面。
8.根据权利要求6所述的半导体装置，其中，所述存储器膜延伸到所述层叠物的上表面。
9.一种半导体装置，该半导体装置包括：
源极结构；
位线；
层叠物，所述层叠物位于所述源极结构和所述位线之间，所述层叠物包括交替地层叠的导电膜和绝缘膜，其中，所述层叠物包括贯穿所述导电膜和所述绝缘膜的开口，并且其中，所述层叠物包括暴露于所述开口的倒圆的角部；
沟道结构，所述沟道结构形成在所述开口中并且连接至所述源极结构；
导电焊盘，所述导电焊盘将所述沟道结构和所述位线彼此连接并且包括弯曲以围绕所述倒圆的角部的侧壁，
其中，所述沟道结构包括：
第一沟道膜，所述第一沟道膜包括围绕所述倒圆的角部的第一曲面；以及
第二沟道膜，所述第二沟道膜插置于所述第一曲面和所述导电焊盘之间以将所述第一沟道膜的所述第一曲面与所述导电焊盘分离。
10.根据权利要求9所述的半导体装置，其中，所述第二沟道膜包括围绕所述第一曲面的第二曲面。
11.根据权利要求9所述的半导体装置，其中，所述第二沟道膜具有漏斗形状。
12.根据权利要求9所述的半导体装置，该半导体装置还包括形成在所述开口中的间隙填充膜。
13.根据权利要求9所述的半导体装置，该半导体装置还包括插置于所述层叠物和所述沟道结构之间的存储器膜。
14.根据权利要求13所述的半导体装置，其中，所述存储器膜包括围绕所述倒圆的角部的第三曲面。
15.根据权利要求13所述的半导体装置，其中，所述存储器膜延伸到所述层叠物的上表面。
16.一种制造半导体装置的方法，该方法包括以下步骤：
形成层叠物；
形成贯穿所述层叠物的第一开口；
在所述第一开口中形成第一沟道膜；
在所述第一沟道膜上局部地形成第二沟道膜，所述第二沟道膜围绕暴露于所述第一开口的角部；
在所述第一沟道膜和所述第二沟道膜上形成间隙填充膜；
通过使用所述第二沟道膜作为蚀刻屏障来部分地蚀刻所述间隙填充膜来形成第二开口；以及
在所述第二开口中形成导电焊盘，
其中，所述第一沟道膜包括围绕所述角部的第一曲面，并且所述第二沟道膜插置于所述第一曲面和所述导电焊盘之间以将所述第一沟道膜的所述第一曲面与所述导电焊盘分离。
17.根据权利要求16所述的方法，该方法还包括以下步骤：在形成所述第二沟道膜之前部分地蚀刻所述第一沟道膜。
18.根据权利要求16所述的方法，其中，形成所述第二开口的步骤包括以下步骤：形成所述第二开口以暴露所述第一沟道膜和所述第二沟道膜。
19.根据权利要求16所述的方法，其中，形成所述导电焊盘的步骤包括以下步骤：形成所述导电焊盘以与所述第一沟道膜和所述第二沟道膜接触。
20.根据权利要求16所述的方法，该方法还包括以下步骤：
在形成所述第一沟道膜之前，在所述第一开口中形成存储器膜。
21.根据权利要求20所述的方法，其中，形成所述存储器膜的步骤包括以下步骤：形成所述存储器膜以延伸到所述层叠物的上表面。
22.根据权利要求16所述的方法，其中，形成所述第二沟道膜的步骤包括以下步骤：使用等离子体增强化学气相沉积PECVD工艺来形成所述第二沟道膜。
23.一种制造半导体装置的方法，该方法包括以下步骤：
形成层叠物；
形成贯穿所述层叠物的第一开口；
形成包括第一曲面的第一沟道膜，所述第一曲面围绕暴露于所述第一开口的角部；
在所述第一沟道膜上形成第二沟道膜，所述第二沟道膜包括围绕所述第一曲面的第二曲面；
在所述第一沟道膜和所述第二沟道膜上形成间隙填充膜；
通过使用所述第二沟道膜作为蚀刻屏障来部分地蚀刻所述间隙填充膜来形成第二开口；以及
在所述第二开口中形成包括侧壁的导电焊盘，所述侧壁弯曲以围绕所述第二曲面，
其中，所述第二沟道膜插置于所述第一曲面和所述导电焊盘之间以将所述第一沟道膜的所述第一曲面与所述导电焊盘分离。
24.根据权利要求23所述的方法，其中，形成所述第一沟道膜的步骤包括以下步骤：在形成所述第二沟道膜之前部分地蚀刻所述第一沟道膜。
25.根据权利要求23所述的方法，其中，形成所述第二开口的步骤包括以下步骤：形成所述第二开口以暴露所述第一沟道膜和所述第二沟道膜。
26.根据权利要求23所述的方法，其中，形成所述导电焊盘的步骤包括以下步骤：形成所述导电焊盘以与所述第一沟道膜和所述第二沟道膜接触。
27.根据权利要求23所述的方法，该方法还包括以下步骤：
在形成所述第一沟道膜之前，在所述第一开口中形成存储器膜。
28.根据权利要求27所述的方法，其中，形成所述存储器膜的步骤包括以下步骤：形成所述存储器膜以延伸到所述层叠物的上表面。
29.根据权利要求23所述的方法，其中，形成所述第二沟道膜的步骤包括以下步骤：使用等离子体增强化学气相沉积PECVD工艺来形成所述第二沟道膜。
CN202010824878.2A 2019-11-06 2020-08-17 半导体装置及其制造方法 Active CN112786601B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0140881 2019-11-06
KR1020190140881A KR20210054788A (ko) 2019-11-06 2019-11-06 반도체 장치 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
CN112786601A CN112786601A (zh) 2021-05-11
CN112786601B true CN112786601B (zh) 2024-06-11

Family

ID=75687747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010824878.2A Active CN112786601B (zh) 2019-11-06 2020-08-17 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US11522052B2 (zh)
KR (1) KR20210054788A (zh)
CN (1) CN112786601B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093312A (ko) * 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP2012084882A (ja) * 2011-10-06 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置の製造方法
KR20150070746A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20160109971A (ko) * 2015-03-11 2016-09-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN108231786A (zh) * 2016-12-14 2018-06-29 三星电子株式会社 垂直半导体装置
CN109119425A (zh) * 2018-09-27 2019-01-01 长江存储科技有限责任公司 3d存储器件
CN109148457A (zh) * 2017-06-16 2019-01-04 爱思开海力士有限公司 半导体器件及其制造方法
CN109427805A (zh) * 2017-08-31 2019-03-05 爱思开海力士有限公司 半导体器件及其制造方法
CN110112133A (zh) * 2019-03-29 2019-08-09 长江存储科技有限责任公司 三维存储器件及其制备方法
CN110265399A (zh) * 2018-03-12 2019-09-20 爱思开海力士有限公司 半导体装置及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204493A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 不揮発性半導体記憶装置
US8803223B2 (en) * 2012-09-11 2014-08-12 Macronix International Co., Ltd. SONOS device and method for fabricating the same
US9496272B2 (en) * 2014-09-24 2016-11-15 Sandisk Technologies Llc 3D memory having NAND strings switched by transistors with elongated polysilicon gates
US9754958B2 (en) * 2015-10-30 2017-09-05 Sandisk Technologies Llc Three-dimensional memory devices having a shaped epitaxial channel portion and method of making thereof
KR102512328B1 (ko) 2016-01-19 2023-03-22 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102636463B1 (ko) * 2016-10-05 2024-02-14 삼성전자주식회사 반도체 메모리 장치
KR102373616B1 (ko) 2017-07-06 2022-03-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102593706B1 (ko) * 2018-07-12 2023-10-25 삼성전자주식회사 부분적으로 확대된 채널 홀을 갖는 반도체 소자
KR20210122931A (ko) * 2020-04-01 2021-10-13 삼성전자주식회사 반도체 소자 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110093312A (ko) * 2010-02-12 2011-08-18 주식회사 하이닉스반도체 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP2012084882A (ja) * 2011-10-06 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置の製造方法
KR20150070746A (ko) * 2013-12-17 2015-06-25 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
KR20160109971A (ko) * 2015-03-11 2016-09-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
CN108231786A (zh) * 2016-12-14 2018-06-29 三星电子株式会社 垂直半导体装置
CN109148457A (zh) * 2017-06-16 2019-01-04 爱思开海力士有限公司 半导体器件及其制造方法
CN109427805A (zh) * 2017-08-31 2019-03-05 爱思开海力士有限公司 半导体器件及其制造方法
CN110265399A (zh) * 2018-03-12 2019-09-20 爱思开海力士有限公司 半导体装置及其制造方法
CN109119425A (zh) * 2018-09-27 2019-01-01 长江存储科技有限责任公司 3d存储器件
CN110112133A (zh) * 2019-03-29 2019-08-09 长江存储科技有限责任公司 三维存储器件及其制备方法

Also Published As

Publication number Publication date
US20210134956A1 (en) 2021-05-06
CN112786601A (zh) 2021-05-11
US20230046372A1 (en) 2023-02-16
US11522052B2 (en) 2022-12-06
KR20210054788A (ko) 2021-05-14

Similar Documents

Publication Publication Date Title
CN109346469B (zh) 半导体器件及其制造方法
KR102467452B1 (ko) 반도체 장치 및 그 제조 방법
US10411029B2 (en) Semiconductor device and method of manufacturing the same
KR20170096733A (ko) 반도체 장치 및 그 제조 방법
US9502432B1 (en) Semiconductor device comprising a slit insulating layer configured to pass through a stacked structure
KR102535100B1 (ko) 반도체 장치 및 그 제조 방법
CN111933645B (zh) 半导体装置及其制造方法
CN112786564B (zh) 半导体装置及制造半导体装置的方法
US11889697B2 (en) 3D non-volatile semiconductor device and manufacturing method of the device
CN111916459B (zh) 半导体装置的制造方法
CN111554685B (zh) 半导体装置及其制造方法
KR102550588B1 (ko) 반도체 장치 및 그 제조 방법
CN109148460B (zh) 半导体装置及其制造方法
CN112786601B (zh) 半导体装置及其制造方法
US20230048644A1 (en) Semiconductor devices, systems, and methods for forming the same
US11444096B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20230084756A1 (en) Semiconductor device and method of manufacturing the semiconductor device
US20240244841A1 (en) Semiconductor device and manufacturing method of the semiconductor device
KR20220168000A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant