CN112786457A - 一种高效率的集成电路封装工艺 - Google Patents
一种高效率的集成电路封装工艺 Download PDFInfo
- Publication number
- CN112786457A CN112786457A CN202011628522.8A CN202011628522A CN112786457A CN 112786457 A CN112786457 A CN 112786457A CN 202011628522 A CN202011628522 A CN 202011628522A CN 112786457 A CN112786457 A CN 112786457A
- Authority
- CN
- China
- Prior art keywords
- chip
- packaging
- integrated circuit
- packaging process
- efficiency integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012858 packaging process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 68
- 238000004806 packaging method and process Methods 0.000 claims abstract description 51
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000004033 plastic Substances 0.000 claims abstract description 11
- 238000007689 inspection Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 claims abstract description 7
- 238000011179 visual inspection Methods 0.000 claims abstract description 6
- 238000012360 testing method Methods 0.000 claims description 18
- 238000005520 cutting process Methods 0.000 claims description 15
- 238000009713 electroplating Methods 0.000 claims description 10
- 238000013100 final test Methods 0.000 claims description 10
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 claims description 5
- 230000032683 aging Effects 0.000 claims description 5
- 230000007613 environmental effect Effects 0.000 claims description 5
- 239000003344 environmental pollutant Substances 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 231100000719 pollutant Toxicity 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 239000006061 abrasive grain Substances 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 54
- 229910003460 diamond Inorganic materials 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 239000002985 plastic film Substances 0.000 description 6
- 229920006255 plastic film Polymers 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000003776 cleavage reaction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000007017 scission Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003378 silver Chemical class 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种高效率的集成电路封装工艺，所述封装工艺如下：步骤一：划片：将晶片分离成单个的芯片；步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；步骤三：粘片：将芯片粘贴在封装体的芯片安装区域；步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；步骤六：验收完毕后进行封装密封；本发明的有益效果是：本发明有助于满足集成电路封装良好的机械性和化学稳定性的质量要求，提高了封装的效率；封装时芯片表面与弧线制高点的距离控制在100um内，通过降低弧线高度，可缩减塑封体厚度，减少线弧摆动问题，增强封装可靠性。
Description
技术领域
本发明属于集成电路封装技术领域，具体涉及一种高效率的集成电路封装工艺。
背景技术
集成电路是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。
集成电路封装是一个富于挑战、引人入胜的领域。它是集成电路芯片生产完成后不可缺少的一道工序，是器件到***的桥梁。封装这一生产环节对微电子产品的质量和竞争力都有极大的影响。按目前国际上流行的看法认为，在微电子器件的总体成本中，设计占了三分之一，芯片生产占了三分之一，而封装和测试也占了三分之一。封装研究在全球范围的发展是如此迅猛，而它所面临的挑战和机遇也是自电子产品问世以来所从未遇到过的。
为了满足集成电路封装良好的机械性和化学稳定性的质量要求，为此我们提出一种高效率的集成电路封装工艺。
发明内容
本发明的目的在于提供一种高效率的集成电路封装工艺，满足集成电路封装良好的机械性和化学稳定性的质量要求。
为实现上述目的，本发明提供如下技术方案：一种高效率的集成电路封装工艺，所述封装工艺如下：
步骤一：划片：将晶片分离成单个的芯片；
步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；
步骤三：粘片：将芯片粘贴在封装体的芯片安装区域；
步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；
步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；
步骤六：验收完毕后进行封装密封；
步骤七：引脚电镀和切筋：在封装体外部引脚的表面电镀一层导电性金属层，通过切筋工序将引脚与引脚之间的连筋切除；
步骤八：印字：将重要的信息印在封装体的外壳上；
步骤九：最终测试：对芯片封装体进行最终测试。
作为本发明的一种优选的技术方案，所述步骤一中，通过划片锯或划线-剥离技术将晶片分离成单个的芯片。
作为本发明的一种优选的技术方案，所述步骤三中，通过银浆粘贴材料或金-硅低熔点镀金层形式将芯片粘贴在封装体的芯片安装区域。
作为本发明的一种优选的技术方案，所述步骤五中，验收的内容包括芯片在封装引脚架上的位置摆放是否准确，金线连接点的位置是否准确，有无污染物，芯片粘贴的质量好坏以及金线连接点的质量好坏。
作为本发明的一种优选的技术方案，封装密封后还需要对塑封体进行外部打磨。
作为本发明的一种优选的技术方案，所述外部打磨可将封装体浸入到化学品池中然后再用清水冲洗，也可使用塑料打磨粒进行打磨。
作为本发明的一种优选的技术方案，所述最终测试包括环境测试、电性测试、老化性测试。
作为本发明的一种优选的技术方案，封装时芯片表面与弧线制高点的距离控制在100um内。
作为本发明的一种优选的技术方案，芯片使用前使用等离子清洗机清除芯片表面的杂质。
与现有技术相比，本发明的有益效果是：
(1)本发明有助于满足集成电路封装良好的机械性和化学稳定性的质量要求，提高了封装的效率；
(2)封装时芯片表面与弧线制高点的距离控制在100um内，通过降低弧线高度，可缩减塑封体厚度，减少线弧摆动问题，增强封装可靠性。
附图说明
图1为本发明的封装流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
请参阅图1，本发明提供一种技术方案：一种高效率的集成电路封装工艺，包括如下步骤：
步骤一：划片：通过划片锯或划线-剥离技术将晶片分离成单个的芯片；划片法要求晶片在精密工作台上精确地定位，然后用尖端镶有钻石的划片器从划线的中心划过，划片器在晶片表面划出了一条浅痕，晶片通过加压的圆柱滚轴后芯片得以分离，当滚轴滚过晶片表面时，晶片沿着划痕线分离开，此处的***是沿着晶片的晶体结构进行的,所以会在芯片上产生一个直角的边缘，当晶片厚度超过10mils时，划片法的可靠性就会降低；厚晶片的出现使得锯片法的发展成为划片工艺的首选方法，锯片机由下列部分组成：可旋转的晶片载台，自动或手动的划痕定位影像***和一个镶入钻石的圆形锯片，此工艺使用了两种技术，并且每种技术开始都用钻石锯片从芯片划线上经过，对于薄的晶片，锯片降低到晶片的表面划出一条深入三分之一晶片厚度的浅槽，芯片分离的方法仍沿用划片法中所述的圆柱滚轴加压法，第二种划片的方法是用锯片将晶片完全锯开成单个的芯片；对要被完全锯开的晶片，首先将其贴在一张弹性较好的塑料膜上，在芯片被分离后，还会继续贴在塑料膜上，这样会对下一步提取芯片的工艺有所帮助，由于锯片法划出的芯片边缘效果较好，同时芯片的侧面也较少产生裂纹和崩角，所以锯片法一直是划片工艺的首选方法；
步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；
步骤三：粘片：通过银浆粘贴材料或金-硅低熔点镀金层形式将芯片粘贴在封装体的芯片安装区域；
步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；
步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；验收的内容包括芯片在封装引脚架上的位置摆放是否准确，金线连接点的位置是否准确，有无污染物，芯片粘贴的质量好坏以及金线连接点的质量好坏；检查的目的是对已进行过的工艺的质量反馈，同时还可以挑出那些有潜在可靠性危险影响的待封装芯片，避免以后在芯片使用过程中失效；
步骤六：验收完毕后进行封装密封；
步骤七：引脚电镀和切筋：在封装体外部引脚的表面电镀一层导电性金属层，通过切筋工序将引脚与引脚之间的连筋切除；
步骤八：印字：将重要的信息印在封装体的外壳上；
步骤九：最终测试：为了确保质量，需要对芯片封装体进行最终测试，最终测试包括环境测试、电性测试、老化性测试。
实施例2
请参阅图1，本发明提供一种技术方案：一种高效率的集成电路封装工艺，包括如下步骤：
步骤一：划片：通过划片锯或划线-剥离技术将晶片分离成单个的芯片；划片法要求晶片在精密工作台上精确地定位，然后用尖端镶有钻石的划片器从划线的中心划过，划片器在晶片表面划出了一条浅痕，晶片通过加压的圆柱滚轴后芯片得以分离，当滚轴滚过晶片表面时，晶片沿着划痕线分离开，此处的***是沿着晶片的晶体结构进行的,所以会在芯片上产生一个直角的边缘，当晶片厚度超过10mils时，划片法的可靠性就会降低；厚晶片的出现使得锯片法的发展成为划片工艺的首选方法，锯片机由下列部分组成：可旋转的晶片载台，自动或手动的划痕定位影像***和一个镶入钻石的圆形锯片，此工艺使用了两种技术，并且每种技术开始都用钻石锯片从芯片划线上经过，对于薄的晶片，锯片降低到晶片的表面划出一条深入三分之一晶片厚度的浅槽，芯片分离的方法仍沿用划片法中所述的圆柱滚轴加压法，第二种划片的方法是用锯片将晶片完全锯开成单个的芯片；对要被完全锯开的晶片，首先将其贴在一张弹性较好的塑料膜上，在芯片被分离后，还会继续贴在塑料膜上，这样会对下一步提取芯片的工艺有所帮助，由于锯片法划出的芯片边缘效果较好，同时芯片的侧面也较少产生裂纹和崩角，所以锯片法一直是划片工艺的首选方法；
步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；
步骤三：粘片：通过银浆粘贴材料或金-硅低熔点镀金层形式将芯片粘贴在封装体的芯片安装区域；
步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；
步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；验收的内容包括芯片在封装引脚架上的位置摆放是否准确，金线连接点的位置是否准确，有无污染物，芯片粘贴的质量好坏以及金线连接点的质量好坏；检查的目的是对已进行过的工艺的质量反馈，同时还可以挑出那些有潜在可靠性危险影响的待封装芯片，避免以后在芯片使用过程中失效；
步骤六：验收完毕后进行封装密封；
步骤七：引脚电镀和切筋：在封装体外部引脚的表面电镀一层导电性金属层，通过切筋工序将引脚与引脚之间的连筋切除；
步骤八：印字：将重要的信息印在封装体的外壳上；
步骤九：最终测试：为了确保质量，需要对芯片封装体进行最终测试，最终测试包括环境测试、电性测试、老化性测试。
本实施例中，优选的，封装密封后还需要对塑封体进行外部打磨。
本实施例中，优选的，外部打磨可将封装体浸入到化学品池中然后再用清水冲洗，也可使用塑料打磨粒进行打磨。
实施例3
请参阅图1，本发明提供一种技术方案：一种高效率的集成电路封装工艺，包括如下步骤：
步骤一：划片：通过划片锯或划线-剥离技术将晶片分离成单个的芯片；划片法要求晶片在精密工作台上精确地定位，然后用尖端镶有钻石的划片器从划线的中心划过，划片器在晶片表面划出了一条浅痕，晶片通过加压的圆柱滚轴后芯片得以分离，当滚轴滚过晶片表面时，晶片沿着划痕线分离开，此处的***是沿着晶片的晶体结构进行的,所以会在芯片上产生一个直角的边缘，当晶片厚度超过10mils时，划片法的可靠性就会降低；厚晶片的出现使得锯片法的发展成为划片工艺的首选方法，锯片机由下列部分组成：可旋转的晶片载台，自动或手动的划痕定位影像***和一个镶入钻石的圆形锯片，此工艺使用了两种技术，并且每种技术开始都用钻石锯片从芯片划线上经过，对于薄的晶片，锯片降低到晶片的表面划出一条深入三分之一晶片厚度的浅槽，芯片分离的方法仍沿用划片法中所述的圆柱滚轴加压法，第二种划片的方法是用锯片将晶片完全锯开成单个的芯片；对要被完全锯开的晶片，首先将其贴在一张弹性较好的塑料膜上，在芯片被分离后，还会继续贴在塑料膜上，这样会对下一步提取芯片的工艺有所帮助，由于锯片法划出的芯片边缘效果较好，同时芯片的侧面也较少产生裂纹和崩角，所以锯片法一直是划片工艺的首选方法；
步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；
步骤三：粘片：通过银浆粘贴材料或金-硅低熔点镀金层形式将芯片粘贴在封装体的芯片安装区域；
步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；
步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；验收的内容包括芯片在封装引脚架上的位置摆放是否准确，金线连接点的位置是否准确，有无污染物，芯片粘贴的质量好坏以及金线连接点的质量好坏；检查的目的是对已进行过的工艺的质量反馈，同时还可以挑出那些有潜在可靠性危险影响的待封装芯片，避免以后在芯片使用过程中失效；
步骤六：验收完毕后进行封装密封；
步骤七：引脚电镀和切筋：在封装体外部引脚的表面电镀一层导电性金属层，通过切筋工序将引脚与引脚之间的连筋切除；
步骤八：印字：将重要的信息印在封装体的外壳上；
步骤九：最终测试：为了确保质量，需要对芯片封装体进行最终测试，最终测试包括环境测试、电性测试、老化性测试。
本实施例中，优选的，封装密封后还需要对塑封体进行外部打磨。
本实施例中，优选的，外部打磨可将封装体浸入到化学品池中然后再用清水冲洗，也可使用塑料打磨粒进行打磨。
本实施例中，优选的，封装时芯片表面与弧线制高点的距离控制在100um内，通过降低弧线高度，可缩减塑封体厚度，减少线弧摆动问题，增强封装可靠性。
本实施例中，优选的，芯片使用前使用等离子清洗机清除芯片表面的杂质，有助于提高集成电路封装的化学稳定性。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种高效率的集成电路封装工艺，其特征在于：所述封装工艺如下：
步骤一：划片：将晶片分离成单个的芯片；
步骤二：取片和承载：挑选出良品芯片，并放置于承载托盘中；
步骤三：粘片：将芯片粘贴在封装体的芯片安装区域；
步骤四：打线：芯片上的打线点与封装体引脚的内部端点之间用细金线连接；
步骤五：封装前检查：打线好的芯片通过目检的形式进行验收；
步骤六：验收完毕后进行封装密封；
步骤七：引脚电镀和切筋：在封装体外部引脚的表面电镀一层导电性金属层，通过切筋工序将引脚与引脚之间的连筋切除；
步骤八：印字：将重要的信息印在封装体的外壳上；
步骤九：最终测试：对芯片封装体进行最终测试。
2.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：所述步骤一中，通过划片锯或划线-剥离技术将晶片分离成单个的芯片。
3.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：所述步骤三中，通过银浆粘贴材料或金-硅低熔点镀金层形式将芯片粘贴在封装体的芯片安装区域。
4.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：所述步骤五中，验收的内容包括芯片在封装引脚架上的位置摆放是否准确，金线连接点的位置是否准确，有无污染物，芯片粘贴的质量好坏以及金线连接点的质量好坏。
5.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：封装密封后还需要对塑封体进行外部打磨。
6.根据权利要求5所述的一种高效率的集成电路封装工艺，其特征在于：所述外部打磨可将封装体浸入到化学品池中然后再用清水冲洗，也可使用塑料打磨粒进行打磨。
7.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：所述最终测试包括环境测试、电性测试、老化性测试。
8.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：封装时芯片表面与弧线制高点的距离控制在100um内。
9.根据权利要求1所述的一种高效率的集成电路封装工艺，其特征在于：芯片使用前使用等离子清洗机清除芯片表面的杂质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011628522.8A CN112786457A (zh) | 2020-12-31 | 2020-12-31 | 一种高效率的集成电路封装工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011628522.8A CN112786457A (zh) | 2020-12-31 | 2020-12-31 | 一种高效率的集成电路封装工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112786457A true CN112786457A (zh) | 2021-05-11 |
Family
ID=75754611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011628522.8A Pending CN112786457A (zh) | 2020-12-31 | 2020-12-31 | 一种高效率的集成电路封装工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786457A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263080A (zh) * | 2011-07-29 | 2011-11-30 | 天水华天科技股份有限公司 | 带双凸点的四边扁平无引脚三ic芯片封装件及其生产方法 |
| CN102629604A (zh) * | 2012-04-06 | 2012-08-08 | 天水华天科技股份有限公司 | 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法 |
| CN106328517A (zh) * | 2016-10-29 | 2017-01-11 | 揭阳市先捷电子有限公司 | 一种二极管封装的制备工艺 |
| CN109243986A (zh) * | 2018-08-20 | 2019-01-18 | 浙江亚芯微电子股份有限公司 | 一种多芯片封装工艺 |
-
2020
- 2020-12-31 CN CN202011628522.8A patent/CN112786457A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102263080A (zh) * | 2011-07-29 | 2011-11-30 | 天水华天科技股份有限公司 | 带双凸点的四边扁平无引脚三ic芯片封装件及其生产方法 |
| CN102629604A (zh) * | 2012-04-06 | 2012-08-08 | 天水华天科技股份有限公司 | 一种bt基板的悬梁式ic芯片堆叠封装件及其生产方法 |
| CN106328517A (zh) * | 2016-10-29 | 2017-01-11 | 揭阳市先捷电子有限公司 | 一种二极管封装的制备工艺 |
| CN109243986A (zh) * | 2018-08-20 | 2019-01-18 | 浙江亚芯微电子股份有限公司 | 一种多芯片封装工艺 |
Non-Patent Citations (1)
| Title |
|---|
| 肖国玲 主编: "微电子制造工艺技术", 西安电子科技大学出版社, pages: 165 - 173 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100466224C (zh) | 半导体器件的制造方法 | |
| CN100407379C (zh) | 半导体器件的制造方法 | |
| CN100367451C (zh) | 半导体装置及其制造方法 | |
| CN103633022B (zh) | 半导体芯片分离方法 | |
| CN101796629B (zh) | 制造半导体芯片的方法以及包含通过该方法获得的半导体芯片的半导体器件 | |
| EP1152464A3 (en) | Chip size package semiconductor device and method of manufacturing the same | |
| JP2007266557A (ja) | 半導体装置の製造方法 | |
| US6737285B2 (en) | Semiconductor device manufacturing method | |
| KR20030067562A (ko) | 반도체 장치의 제조방법 | |
| JP2004282035A (ja) | 半導体装置の製造方法 | |
| CN104485320A (zh) | 一种有垂直通孔的埋入式传感芯片封装结构及其制备方法 | |
| KR20040019173A (ko) | 웨이퍼 테이블과, 이를 이용한 웨이퍼 쏘잉/소자 접착장치와, 웨이퍼 쏘잉/소자 분류 장치 | |
| CN107946251B (zh) | 一种半导体产品的封装方法 | |
| CN112234016B (zh) | 一种晶圆厚膜金属层、pad金属图案的制作工艺 | |
| CN110473795B (zh) | 一种大尺寸芯片的分层隔离封装结构及工艺 | |
| JP6093163B2 (ja) | 中空構造を有する装置の製造方法及び検査方法 | |
| CN112786457A (zh) | 一种高效率的集成电路封装工艺 | |
| JP2010161211A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2005340431A (ja) | 半導体装置の製造方法 | |
| CN111564367B (zh) | 一种晶圆研磨前裂片异常的处理方法 | |
| CN110885060B (zh) | 一种mems环行器的封装方法 | |
| CN106997851A (zh) | 一种晶圆级（或面板级）传感器芯片封装的制作方法 | |
| JP2006245459A (ja) | 半導体装置の製造方法 | |
| JP2003059863A (ja) | ウェーハ切断装置 | |
| CN101807532B (zh) | 一种超薄芯片的倒装式封装方法以及封装体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |