CN112782463B - 一种电压检测方法和电压传感装置 - Google Patents
一种电压检测方法和电压传感装置 Download PDFInfo
- Publication number
- CN112782463B CN112782463B CN202011593583.5A CN202011593583A CN112782463B CN 112782463 B CN112782463 B CN 112782463B CN 202011593583 A CN202011593583 A CN 202011593583A CN 112782463 B CN112782463 B CN 112782463B
- Authority
- CN
- China
- Prior art keywords
- voltage
- transistor
- control switch
- differential
- differential voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
Abstract
本文公开了一种电压检测方法和电压传感装置。其中，所述方法包括，根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；根据待测电压、所述第一差分电压、所述第二差分电压和预设的第一增益系数，确定待测电压对应的反馈信号Kadc，使其平均值Kadc_va满足预设的反馈关系；根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；其中，所述第一差分电压、所述第二差分电压、预设的第一增益系数和带隙基准电压满足预设的带隙基准电压关系。本公开实施例提供的方案，产生了表征待测电压平均值的反馈信号平均值，进一步确定了待测电压的数字化值。
Description
技术领域
本公开涉及但不限于传感器领域，特别地涉及一种电压检测方法和电压传感装置。
背景技术
随着芯片制程的进步，芯片朝着更小尺寸和更低电源电压的方向发展。为了避免芯片的输入电压过高，对芯片的性能带来负面影响，需要芯片内部集成电压传感器，以便实时监控芯片的输入电压。
目前在芯片内部集成电压传感器的常用的结构是采用带隙基准电路或者片外参考电压源作为ADC的参考电压源，并以此通过模数转换器(Analog-to-DigitalConverter，简称为ADC，或称为A/D转换器)量化输入电压，通过电压和基准电压的对应关系达到电压检测的目的。这种方式具有以下缺陷：(1)会因带隙基准电路等的设置而增加成本，且消耗较多的芯片面积，并带来较大的电源功耗；(2)因为带隙基准电路的制造随机偏差，会使得电压传感器产生较大的误差，精度低，因此，对于某些高精度的应用，芯片还需要进一步额外配备一个芯片外的参考电压源，由此会额外增加成本。
针对以上问题，有待提出新的解决方案。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供了一种电压检测方法和电压传感装置，能够避免带隙基准电路和片外参考电压源的使用，以降低成本和功耗。
本公开实施例提供一种电压检测方法，包括：
根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
根据待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg，确定待测电压对应的反馈信号Kadc，使其平均值
根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep，vben)+kvbg*V(dvbep，dvben)。
本公开实施例还提供一种电压传感装置，包括：
差分电压产生模块，设置为：根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
第一反馈模块，设置为：根据待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg，确定反馈信号Kadc，使得所述反馈信号Kadc的平均值Kadc_va满足以下反馈关系：
V(vsp，vsn)-Kadc_va*V(vbep，vben)-Kadc_va*kvbg*V(dvbep，dvben)＝0；
电压确定模块，设置为：根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep，vben)+kvbg*V(dvbep，dvben)。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
图1为本公开实施例中一种电压检测方法的流程图；
图2为本公开实施例中一种反馈信号平均值KAdc va与待测电压V的线性曲线示意图；
图3为本公开实施例中一种多相非交叠时钟信号的时序示意图；
图4a是本公开实施例中一种第一差分电路的结构示意图；
图4b是本公开另一实施例中一种第一差分电路的结构示意图；
图5a是本公开实施例中一种第二差分电路的结构示意图；
图5b是本公开另一实施例中一种第二差分电路的结构示意图；
图6是本公开实施例中一种待测电压调整模块的结构示意图；
图7是本公开实施例中一种第一反馈模块的结构示意图；
图8是本公开实施例中一种电压确定模块的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步的详细描述。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
本公开实施例提供一种电压检测的方法，其流程如图1所示，包括：
步骤10，根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
步骤11，根据待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg，确定待测电压对应的反馈信号Kadc，而从整个***的最终效果来看，反馈信号Kadc的平均值Kadc_va满足如下反馈关系：
V(vsp，vsn)-Kadc_va*V(vbep，vben)-Kadc_va*kvbg*V(dvbep，dvben)＝0 (1)；
步骤12，根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值。
其中，所述vbep为所述第一差分电压的正端电压，所述vben为所述第一差分电压的负端电压；所述dvbep为所述第二差分电压的正端电压，所述dvben为所述第二差分电压的负端电压；所述vsp为待测电压的正端电压，所述vsn为待测电压的负端电压。
所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep，vben)+kvbg*V(dvbep，dvben) (2)。
所述带隙基准电压Vbg为与半导体材料相关的常数。
公式(1)变形得到：
所述反馈信号
根据(2)(3)得出：
V(vsp，vsn)＝Kadc_va*Vbg (4)
进一步得出：
其中，V(vsp，vsn)是待测电压，带隙基准电压Vbg为与半导体材料相关的常数。以此可以根据Kadc_va得到相应的待测电压的数值。如图2所示，Kadc_va是与待测电压成线性关系的值，一个待测电压值对应着一个Kadc_va值。根据上述关系式(1)所确定的反馈信号的平均值Kadc_va为可以表征待测电压数值。
因为所述待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)、预设的第一增益系数kvbg和所述反馈信号的平均值Kadc_va满足上述(1)的等式关系(通过变形后的等式(3))，可以看到，其分母即为带隙基准电压Vbg，是与半导体材料相关的常数，使得在待检测电压的电路\芯片\集成器件一定时，带隙基准电压Vbg是确定并保持稳定的，该反馈信号的平均值Kadc_va可以作为表征待测电压数值的数据。
一些示例性实施例中，所述预设的第一增益系数kvbg为7。本公开方案采用不同的电路实现时，所述预设的第一增益系数kvbg需要对应调整，满足上述(2)的等式关系。
一些示例性实施例中，所述带隙基准电压Vbg为1.26V。
一些示例性实施例中，所述根据所述待测电压、所述第一差分电压、所述第二差分电压和预设的第一增益系数，确定待测电压对应的反馈信号，包括：
根据所述待测电压、所述第一差分电压、所述第二差分电压和所述第一增益系数确定第一瞬态电压；
根据时钟信号，对所述第一瞬态电压进行累加求和，将求和后的结果与预设的差分电压基准进行比较，得到所述反馈信号。
一些示例性实施例中，所述时钟信号为多相非交叠时钟信号，是由时钟模块根据输入时钟信号ADC_clk_i，产生的多相非交叠时钟信号，如图3所示。
所述时钟信号(多相非交叠时钟信号)分为两组，其中1～n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间td；第n+1～2n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间td；
第二组时钟的第一相时钟的上升沿比第一组时钟最后一相时钟的下降沿延迟第一预设延迟时间td；第一组时钟的第一相时钟的上升沿比第二组时钟最后一相时钟的下降沿延迟第一预设延迟时间td。
一些示例性实施例中，将对所述第一瞬态电压进行累加求和后的结果进行量化后得到所述反馈信号，包括：将求和后的结果，与差分电压基准进行比较，得到所述反馈信号；其中，所述差分电压基准为0。
可以看到，所述反馈信号的平均值对应待测电压的平均值。为了满足上述反馈关系(关系式1)所确定的反馈信号Kadc为可以表征待测电压的1比特流，将该1比特流转换成最终的电压数字化值输出需要进行相关滤波处理。对反馈信号Kadc对应的1比特流进行相关滤波处理后，去除了带外噪声和/或其他信号干扰，得到反馈信号平均值Kadc_va可以更准确地表征待测电压。本领域技术人员可以理解，该过程可以认为是对反馈信号Kadc的进一步平均，得到平均值Kadc_va。
一些示例性实施例中，所述根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值，包括：
根据预设的截止频率，对所述待测电压对应的反馈信号Kadc进行低通滤波，得到多比特的滤波数据；其中，所述多比特的滤波数据为所述待测电压的平均值表征。即根据待测电压和反馈信号平均值成正比的关系，从而得到多比特的滤波数据和待测电压成线性关系。
因为多比特的滤波数据和待测电压成线性关系，所以可以对所述滤波数据按照预设的电压检测增益进行放大，并与预设的电压检测偏移量相加后，得到所述待测电压对应的电压数值。其中，所述电压检测增益和电压检测偏移量根据相关实现电路的制造工艺来确定。
一些示例性实施例中，所设定的截止频率可以设为时钟信号频率的1/128.截止频率最大不超过时钟频率的1/2。
一些示例性实施例中，所述根据第一电流源产生第一差分电压，包括：
根据所述第一电流源和第一晶体管产生所述第一差分电压
其中IC为第一晶体管集电极电流，IS是第一晶体管反向饱和电流。
一些示例性实施例中，所述根据第二电流源产生第二差分电压，包括：
根据所述第二电流源和第二晶体管、第三晶体管产生所述第二差分电压
其中，K为波尔兹曼常数，T为绝对温度，q为单位电子电荷。IS1和IS0分别为第三晶体管和第二晶体管的反向饱和电流，IE1和IE0分别为第三晶体管和第二晶体管的发射极电流。
一些示例性实施例中，第二差分电压V(dvbep，dvben)＝V(dvbep)-V(dvben)；
得出
一些示例性实施例中，IS1和IS0成一定的比例关系，IE1和IE0成一定的比例关系，
为一个常数。
一些示例性实施例中，所述第二电流源为M支大小相同的第二电流源；根据预设的时钟关系，所述M支电流中的P支电流流过所述第二晶体管，剩余M-P支电流流过所述第三晶体管；所述预设的时钟关系保证M-P支电流流过第三晶体管产生的电压差输送到dvbep端，而P支电流流过第二晶体管产生的电压差输送到dvben端。
相应地，
等于(M-P)/P；IS1和IS0是与第二晶体管和第三晶体管大小相关的值，当晶体管大小比例确定时，
是确定的。
当第二晶体管和第三晶体管为大小相同的晶体管或规格相同时(即
)，所述根据第二电流源产生第二差分电压，包括：
所述第二差分电压
一些示例性实施例中，当P＝1时，
所述根据第二电流源产生第二差分电压，包括：
所述第二差分电压
一些示例性实施例中，确定待测电压对应的反馈信号之前，所述方法还包括：
判断所述待测电压是否在预设电压范围内，确定超出所述预设电压范围时，根据预设的电压幅度增益，对所述待测电压进行幅度调整后得到调整后的待测电压。即，调整后的待测电压
V(vsp，vsn)＝gain*V(voltage_sensp，voltage_sensn)；
其中，V(voltage_sensp，voltage_sensn)为调整前的待测电压，Voltage_sensp和voltage_sensn为调整前待检测电压信号正输入端和负输入端，gain为预设的电压幅度增益。
本公开实施例还提供一种电压传感装置，包括：
差分电压产生模块，设置为：根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
第一反馈模块，设置为：根据所述待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg，确定反馈信号Kadc，使得所述反馈信号的平均值Kadc_va满足以下关系：
V(vsp，vsn)-Kadc_va*V(vbep，vben)-Kadc_va*kvbg*V(dvbep，dvben)＝0 (1)；
电压确定模块，设置为：根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述vbep为所述第一差分电压的正端电压，所述vben为所述第一差分电压的负端电压；所述dvbep为所述第二差分电压的正端电压，所述dvben为所述第二差分电压的负端电压；所述vsp为待测电压的正端电压，所述vsn为待测电压的负端电压。
所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep，vben)+kvbg*V(dvbep，dvben)。 (2)
一些示例性实施例中，所述装置还包括时钟模块，设置为根据输入的时钟信号产生多相非交叠时钟信号Adc_clk和时钟参考信号CK_vref。一些示例性实施例中，产生的多相非交叠时钟信号如图3所示。
多相非交叠时钟信号分为两组，其中1～n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间td；第n+1～2n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间td；
第二组时钟的第一相时钟的上升沿比第一组时钟最后一相时钟的下降沿延迟第一预设延迟时间td；第一组时钟的第一相时钟的上升沿比第二组时钟最后一相时钟的下降沿延迟第一预设延迟时间td。
一些示例性实施例中，所述电压确定模块，还设置为：
根据预设的截止频率，对所述待测电压对应的反馈信号进行低通滤波，得到多比特的滤波数据；其中，所述多比特的滤波数据为所述待测电压的平均值表征；
对所述滤波数据按照预设的电压检测增益进行放大，并与预设的电压检测偏移量相加后，确定所述待测电压的数字化值。
一些示例性实施例中，差分电压产生模块包括第一差分电路和第二差分电路：
所述第一差分电路设置为，根据所述第一电流源和第一晶体管产生所述第一差分电压
其中IC为第一晶体管集电极电流，IS是第一晶体管反向饱和电流。
一些示例性实施例中，所述第二差分电路设置为，根据所述第二电流源和第二晶体管、第三晶体管产生所述第二差分电压。
其中，所述第二差分电路产生两只不同的Vbe电压输出，记dvbep和dvben。
dvbep和dvben可由下面式子来表示：
dvbep和dvben得到差分电压值V(dvbep，dvben)可以表示为下面式子：
其中，K为波尔兹曼常数，T为绝对温度，q为单位电子电荷。IS1和IS0分别为第三晶体管和第二晶体管的反向饱和电流，IE1和IE0分别为第三晶体管和第二晶体管的发射极电流。
一些示例性实施例中，IS1和IS0成一定的比例关系，IE1和IE0成一定的比例关系。通过轮流选择流过两个BJT的电流源，以及轮流改变VBE的来源。将这些产生的参考电压(差分电压)送到所述第一反馈模块中进行求平均运算，达到消除BJT之间以及电流源之间存在偏差和失配的目的。
一些示例性实施例中，所述第二电流源为M支大小相同的第二电流源；
根据预设的时钟关系，所述M支电流中的P支电流流过所述第二晶体管，剩余M-P支电流流过所述第三晶体管；所述预设的时钟关系保证M-P支电流流过第三晶体管产生的电压差输送到dvbep端，而P支电流流过第二晶体管产生的电压差输送到dvben端。
相应地，
等于(M-P)/P；IS1和IS0是与第二晶体管和第三晶体管大小相关的值，当晶体管大小比例确定时，
是确定的。
当第二晶体管和第三晶体管为大小相同的晶体管或规格相同时，所述根据第二电流源产生第二差分电压，包括：
所述第二差分电压
一些示例性实施例中，当P＝1时，
所述第二差分电压
一些示例性实施例中，所述第一差分电路设置为，根据所述第一电流源产生所述第一差分电压；
其中，所述第一差分电路具有第一晶体管；所述第一电流源向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的发射极相连，形成第一输出节点，所述第一晶体管的基极与所述第一晶体管的集电极相连并接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压；
或者，所述第一差分电路具有第一晶体管；所述第一电流源向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的集电极以及所述第一晶体管的基极相连，形成第一输出节点，所述第一晶体管的发射极接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压。
所述第二差分电路设置为，根据所述第二电流源产生所述第二差分电压；
其中，所述第二差分电路具有第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的发射极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的发射极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M>P；
所述第二晶体管的基极连接所述第二晶体管的集电极并接地，所述第三晶体管的基极连接所述第三晶体管的集电极并接地，所述第二控制开关的输出端用于输出所述第二差分电压。
一些示例性实施例中，如图4a所示，所述第一差分电路具有第一晶体管Q0；所述第一电流源Ibias0向所述第一晶体管Q0提供电流；所述第一电流源Ibias0与所述第一晶体管Q0的发射极相连，形成第一输出节点vbep，所述第一晶体管Q0的基极与所述第一晶体管Q0的集电极相连并接地，形成第二输出节点vben，从所述第一输出节点vbep和所述第二输出节点vben输出所述第一差分电压V(vbep，vben)。
一些示例性实施例中，如图4b所示，所述第一差分电路具有第一晶体管Q0；所述第一电流源Ibias0向所述第一晶体管Q0提供电流；所述第一电流源Ibias0与所述第一晶体管Q0的集电极以及所述第一晶体管Q0的基极相连，形成第一输出节点vbep，所述第一晶体管Q0的发射极接地，形成第二输出节点vben，从所述第一输出节点vbep和所述第二输出节点vben输出所述第一差分电压V(vbep，vben)。
其中，第一晶体管为BJT，可以是PNP型的，也可以是NPN型的。
一些示例性实施例中，如图5a所示，所述第二差分电路50具有第二晶体管Q1、第三晶体管Q2、时钟驱动单元501、第一控制开关502和第二控制开关503；
所述第二电流源为M支大小相同的第二电流源I0<m-1：0>；
所述时钟驱动单元用于接入时钟参考信号Ck_vref，并根据所述时钟参考信号产生时钟驱动控制信号Ctl<m-1∶0>；
所述M支大小相同的第二电流源均连接所述第一控制开关502，用于提供M支电流；
所述第一控制开关502的第一输出端连接所述第二晶体管Q1的发射极以及所述第二控制开关503的第一输入端，所述第一控制开关502的第二输出端连接所述第三晶体管Q2的发射极以及所述第二控制开关503的第二输入端，所述第一控制开关502用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管Q1中，其余(M-P)支电流进入所述第三晶体管Q2中，M≥2，P≥1，M＞P；
所述第二晶体管Q1的基极连接所述第二晶体管Q1的集电极并接地，所述第三晶体管Q2的基极连接所述第三晶体管Q2的集电极并接地，所述第二控制开关503的输出端用于输出所述第二差分电压V(dvbep，dvben)。
一些示例性实施例中，如图5b所示，所述第二差分电路50具有第二晶体管Q1、第三晶体管Q2、时钟驱动单元501、第一控制开关502和第二控制开关503；
所述第二电流源为M支大小相同的第二电流源I0＜m-1：0＞；
所述时钟驱动单元用于接入时钟参考信号Ck_vref，并根据所述时钟参考信号产生时钟驱动控制信号Ctl＜m-1：0＞；
所述M支大小相同的第二电流源均连接所述第一控制开关502，用于提供M支电流；
所述第一控制开关502的第一输出端连接所述第二晶体管Q1的集电极、基极以及所述第二控制开关503的第一输入端，所述第一控制开关502的第二输出端连接所述第三晶体管Q2的集电极、基极以及所述第二控制开关503的第二输入端，所述第一控制开关502用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管Q1中，其余(M-P)支电流进入所述第三晶体管Q2中，M≥2，P≥1，M＞P；
所述第二晶体管Q1的发射极接地，所述第三晶体管Q2的发射极接地，所述第二控制开关503的输出端用于输出所述第二差分电压V(dvbep，dvben)。
其中，第二晶体管、第三晶体管为BJT，可以是PNP型的，也可以是NPN型的。
一些示例性实施例中，P为1，则结合图5a或5b，在一个由参考时钟信号ck_vref的时钟驱动下，分别使得这M支电流的一支进入Q1中，其余M-1只电流进入Q2中。比方说：第1时刻，第1支电流进入Q1，第2～M支电流进入Q2；第2时刻，第2支电流进入Q1，第1，3～M支电流进入Q2；以此类推，第M时刻，第M支电流进入Q1，第1～M-1支电流进入Q2。在上述第1至第M时刻，Q1的Vbe电压连接到dvben，Q2的Vbe电压连接到dvbep。然后，第M+1时刻，第1支电流进入Q2，第2～M支电流进入Q1；第M+2时刻，第2支电流进入Q2，第1，3～M支电流进入Q1；以此类推，第2*M时刻，第M支电流进入Q2，第1～M-1支电流进入Q1。在上述第M+1至第2*M时刻，Q2的Vbe电压连接到dvben，Q1的Vbe电压连接到dvbep。在此实现方式中，在不考虑制造偏差时，Q1和Q2具有相同尺寸，M支电流源具有相同的大小。
因此V(dvbep，dvben)可以表示为下面式子：
如果考虑制造偏差，那么2*M个时刻里，平均值可以表示如下：
从而得到：
Δk表示第k次配置下的失配比率。这种失配比率遵循高斯分布。因此
所以，可以得到：
一些示例性实施例中，所述差分电压产生模块还包括：待测电压调整模块，所述待测电压调整模块设置为，判断所述待测电压是否在预设电压范围内，确定超出所述预设电压范围时，根据预设的电压幅度增益，对所述待测电压进行幅度调整后得到调整后的待测电压。如图6所示，输入的调整前的待测电压V(voltage_sensp，voltage_sensn)(差分形式)与输出的调整后的待测电压V(vsp，vsn)的关系满足如下关系式：
V(vsp，vsn)＝gain*V(voltage_sensp，voltage_sensn)；
其中，Voltage_sensp和voltage_sensn为调整前待检测电压信号正输入端和负输入端，gain为预设的电压幅度增益。
一些示例性实施例中，所述第一反馈模块包括算术运算单元，均值单元和量化单元。
所述算术运算单元设置为，根据待测电压V(vsp，vsn)，所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)、所述第一增益系数kvbg和所述量化单元反馈的反馈信号Kadc，进行如下运算，得到第一瞬态电压Vt；
Vt＝V(vsp，vsn)+Kadc*V(vben，vbep)-Kadc*kvbg*V(dvbep，dvben) (12)
V(vben，vbep)＝-V(vbep，vben)，则变形为
Vt＝V(vsp，vsn)-Kadc*V(vbep，vben)-Kadc*kvbg*V(dvbep，dvben) (12’)
所述均值单元设置为，根据时钟信号，对所述第一瞬态电压Vt进行累加求和；
所述量化单元设置为，根据均值单元的累加求和结果进行量化，得到所述反馈信号，包括：将累加求和后的结果，与差分电压基准进行比较，得到所述反馈信号Kadc。
一些示例性实施例中，如图7所示，所述算术运算单元第一多路选择器U1、第二多路选择器U2、第一增益放大器U3以及第一累加器U4；其中，第一多路选择器U1用于根据所述反馈信号的控制，对反相第一差分电压和0V电压信号进行选择输出；第二多路选择器U2用于根据所述反馈信号的控制，对所述第二差分电压和0V电压信号进行选择输出；所述第一增益放大器U3连接所述第二多路选择器U2，并用于对所述第二多路选择器U2的输出按照预设的第一增益系数kvbg进行增益放大；所述第一累加器U4的一个正相输入端连接所述第一多路选择器U1的输出端，所述第一累加器U4的另一个正相输入端连接所述待测电压，所述第一累加器U4的一个反相输入端连接所述第一增益放大器U3的输出端，用于对所述第一多路选择器的输出U`、所述待测分电压以及所述第一增益放大器U3的反相输出进行累加，得到所述第一瞬态电压Vt。
一些示例性实施例中，如图7所示，所述均值单元包括积分器Z-1和第二累积器U5，所述第二累加器U5的一个输入端连接所述算术运算单元的输出端，所述第二累加器U5的另一个输入端连接所述积分器Z-1的输出端，所述第二累加器U5的输出端连接所述量化单元的输入端以及所述积分器Z-1的输入端。
一些示例性实施例中，如图7所示，所述量化单元包括比较器U6、第一反相器U7和第二反相器U8；其中，所述比较器U6的一个输入端连接所述均值单元的一个输出端，所述比较器的另一个输入端接入所述差分电压基准(0)，所述比较器U6的输出端连接第一反相器U7的输入端；所述第一反相器U7的输出端连接第二反相器U8的输入端。所述比较器U6的输出端输出所述反馈信号，所述第二反相器U8的输出端也输出所述反馈信号，即1比特流信号。
一些示例性实施例中，如图8所示，所述电压确定模块包括低通滤波器801(Lowpass filter)、802(Gain_filter)和第三累加器803；所述低通滤波器设置为根据预设的截止频率，对所述反馈信号(Adc_1bit_o)，得到多比特的滤波数据；所述第二增益放大器的输入端连接所述低通滤波器的输出端，设置为对所述滤波数据按照预设的电压检测增益进行放大；所述第三累加器的两个正向输入端连接所述第二增益放大器的输出端和输入的预设的电压检测偏移量offset0，用于对所述第二增益放大器的输出和电压检测偏移量offset0进行累加，以得到所述待测电压对应的数字化值ADC_out。
本公开实施例还提供一种电压检测方法，如图1所示，包括：
步骤10，根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
步骤11，根据待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg，确定待测电压对应的反馈信号Kadc，使其平均值
步骤12，根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep，vben)+kvbg*V(dvbep，dvben)。 (2)
一些示例性实施例中，所述待测电压对应的反馈信号的平均值
一些示例性实施例中，所述根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值，包括：
根据预设的截止频率，对所述待测电压对应的反馈信号进行低通滤波，得到多比特的滤波数据；其中，所述多比特的滤波数据为所述待测电压的平均值表征；
对所述滤波数据按照预设的电压检测增益进行放大，并与预设的电压检测偏移量相加后，确定所述待测电压的数字化值。
一些示例性实施例中，所述根据第一电流源产生第一差分电压，包括：
根据所述第一电流源和第一晶体管产生所述第一差分电压
其中IC为第一晶体管集电极电流，IS是第一晶体管反向饱和电流。
一些示例性实施例中，所述根据第二电流源产生第二差分电压，包括：
根据所述第二电流源和第二晶体管、第三晶体管产生所述第二差分电压
其中，K为波尔兹曼常数，T为绝对温度，q为单位电子电荷。IS1，IS0分别为第三晶体管和第二晶体管的反向饱和电流。IE1和IE0分别为第三晶体管和第二晶体管的发射极电流。
一些示例性实施例中，所述第二晶体管和所述第三晶体管具有相同规格；
所述第二电流源为M支大小相同的第二电流源；其中，根据预设的时钟关系，所述M支电流中的P支电流流过所述第二晶体管，剩余M-P支电流流过所述第三晶体管；
所述根据第二电流源产生第二差分电压，包括：
根据所述预设的时钟关系，将所述M-P支电流流过所述第三晶体管产生的电压差确定为所述第二差分电压的正端电压；根据所述预设的时钟关系，将所述P支电流流过所述第二晶体管产生的电压差确定为所述第二差分电压的负端电压，得到所述第二差分电压
其中，K为波尔兹曼常数，T为绝对温度，q为单位电子电荷；；M≥2，P≥1，M＞P。
一些示例性实施例中，所述根据待测电压、所述第一差分电压、所述第二差分电压和预设的第一增益系数，确定待测电压对应的反馈信号，包括：
根据所述待测电压、所述第一差分电压、所述第二差分电压和所述第一增益系数确定第一瞬态电压；
根据时钟信号，对所述第一瞬态电压进行累加求和，将求和后的结果与预设的差分电压基准进行比较，得到所述反馈信号。
一些示例性实施例中，所述时钟信号为多相非交叠时钟信号；
所述时钟信号分为两组，其中1～n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间；第n+1～2n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间；
第二组时钟的第一相时钟的上升沿比第一组时钟最后一相时钟的下降沿延迟第一预设延迟时间；第一组时钟的第一相时钟的上升沿比第二组时钟最后一相时钟的下降沿延迟第一预设延迟时间。
一些示例性实施例中，所述差分电压基准为0。
一些示例性实施例中，确定待测电压对应的反馈信号之前，所述方法还包括：
判断所述待测电压是否在预设电压范围内，确定超出所述预设电压范围时，根据预设的电压幅度增益，对所述待测电压进行幅度调整后得到调整后的待测电压。
一些示例性实施例中，所述根据第一电流源产生第一差分电压，包括：根据所述第一电流源，通过第一差分电路产生所述第一差分电压；
其中，所述第一差分电路具有第一晶体管；所述第一电流源向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的发射极相连，形成第一输出节点，所述第一晶体管的基极与所述第一晶体管的集电极相连并接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压；
或者，所述第一差分电路具有第一晶体管；所述第一电流源向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的集电极以及所述第一晶体管的基极相连，形成第一输出节点，所述第一晶体管的发射极接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压。
一些示例性实施例中，所述根据第二电流源产生第二差分电压，包括：根据所述第二电流源，通过第二差分电路产生所述第二差分电压；
其中，所述第二差分电路具有第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的发射极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的发射极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M＞P；
所述第二晶体管的基极连接所述第二晶体管的集电极并接地，所述第三晶体管的基极连接所述第三晶体管的集电极并接地，所述第二控制开关的输出端用于输出所述第二差分电压；
或者，其中，所述第二差分电路具有第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的集电极、基极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的集电极、基极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M＞P；
所述第二晶体管的发射极接地，所述第三晶体管的发射极接地，所述第二控制开关的输出端用于输出所述第二差分电压。
本公开实施例还提供一种电压传感装置，包括：
差分电压产生模块，设置为：根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
第一反馈模块，设置为：根据待测电压V(vsp，vsn)、所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg，确定反馈信号Kadc，使得所述反馈信号Kadc的平均值Kadc_va满足以下反馈关系：
V(vsp，vsn)-Kadc_va*V(vbep，vben)-Kadc_va*kvbg*V(dvbep，dvben)＝0； (1)
电压确定模块，设置为：根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述第一差分电压V(vbep，vben)、所述第二差分电压V(dvbep，dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep，vben)+kvbg*V(dvbep，dvben)。 (2)
一些示例性实施例中，所述电压确定模块，还设置为：
根据预设的截止频率，对所述待测电压对应的反馈信号进行低通滤波，得到多比特的滤波数据；其中，所述多比特的滤波数据为所述待测电压的平均值表征；
对所述滤波数据按照预设的电压检测增益进行放大，并与预设的电压检测偏移量相加后，确定所述待测电压的数字化值。
本公开实施例所提供的方法中，根据待测电压、所述第一差分电压、所述第二差分电压和预设的第一增益系数，确定待测电压对应的反馈信号Kadc，使其平均值Kadc_va满足预设的反馈关系；根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；其中，所述第一差分电压、所述第二差分电压、预设的第一增益系数和带隙基准电压满足预设的带隙基准电压关系。根据该方案产生了表征待测电压平均值的反馈信号平均值，进而确定了待测电压的数字化值。
本公开实施例所提供的电压检测方案，通过预设的反馈关系保证反馈信号Kadc的平均值Kadc_va与待测电压为线性关系，进而能够实现根据反馈信号平均值来确定待测电压的数字化值。根据本公开实施例所提供的检测方案，不需要带隙基准电路和片外参考电压源，即可实现电压检测，确定待测电压的数字化值，能够有效降低成本和功耗。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、***、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (11)
1.一种电压检测方法，其特征在于，包括：
根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
根据待测电压V(vsp,vsn)、所述第一差分电压V(vbep,vben)、所述第二差分电压V(dvbep,dvben)和预设的第一增益系数kvbg，确定待测电压对应的反馈信号Kadc，使其平均值
根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述第一差分电压V(vbep,vben)、所述第二差分电压V(dvbep,dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep,vben)+kvbg*V(dvbep,dvben)；
所述根据第一电流源产生第一差分电压，包括：根据所述第一电流源，通过第一差分电路产生所述第一差分电压；
其中，所述第一差分电路包括第一晶体管；所述第一电流源向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的发射极相连，形成第一输出节点，所述第一晶体管的基极与所述第一晶体管的集电极相连并接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压；
或者，所述第一差分电路包括第一晶体管；所述第一电流源向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的集电极以及所述第一晶体管的基极相连，形成第一输出节点，所述第一晶体管的发射极接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压；
所述根据第二电流源产生第二差分电压，包括：根据所述第二电流源，通过第二差分电路产生所述第二差分电压；
其中，所述第二差分电路包括第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的发射极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的发射极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M>P；
所述第二晶体管的基极连接所述第二晶体管的集电极并接地，所述第三晶体管的基极连接所述第三晶体管的集电极并接地，所述第二控制开关的输出端用于输出所述第二差分电压；
或者，其中，所述第二差分电路包括第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的集电极、基极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的集电极、基极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M>P；
所述第二晶体管的发射极接地，所述第三晶体管的发射极接地，所述第二控制开关的输出端用于输出所述第二差分电压。
2.根据权利要求1所述的方法，其特征在于，
所述根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值，包括：
根据预设的截止频率，对所述待测电压对应的反馈信号进行低通滤波，得到多比特的滤波数据；其中，所述多比特的滤波数据为所述待测电压的平均值表征；
对所述滤波数据按照预设的电压检测增益进行放大，并与预设的电压检测偏移量相加后，确定所述待测电压的数字化值。
3.根据权利要求1或2所述的方法，其特征在于，
所述根据第一电流源产生第一差分电压，包括：
根据所述第一电流源和第一晶体管产生所述第一差分电压
其中IC为第一晶体管集电极电流，IS是第一晶体管反向饱和电流；K为波尔兹曼常数，T为绝对温度，q为单位电子电荷。
4.根据权利要求1或2所述的方法，其特征在于，
所述根据第二电流源产生第二差分电压，包括：
根据所述第二电流源和第二晶体管、第三晶体管产生所述第二差分电压
其中，K为波尔兹曼常数，T为绝对温度，q为单位电子电荷；IS1，IS0分别为第三晶体管和第二晶体管的反向饱和电流；IE1和IE0分别为第三晶体管和第二晶体管的发射极电流。
5.根据权利要求4所述的方法，其特征在于，
所述第二晶体管和所述第三晶体管具有相同规格；
所述第二电流源为M支大小相同的第二电流源；其中，根据预设的时钟关系，所述M支电流中的P支电流流过所述第二晶体管，剩余M-P支电流流过所述第三晶体管；
所述根据第二电流源产生第二差分电压，包括：
根据所述预设的时钟关系，将所述M-P支电流流过所述第三晶体管产生的电压差确定为所述第二差分电压的正端电压；根据所述预设的时钟关系，将所述P支电流流过所述第二晶体管产生的电压差确定为所述第二差分电压的负端电压，得到所述第二差分电压
其中，K为波尔兹曼常数，T为绝对温度，q为单位电子电荷；M≥2，P≥1，M>P。
6.根据权利要求1或2所述的方法，其特征在于，
所述根据待测电压、所述第一差分电压、所述第二差分电压和预设的第一增益系数，确定待测电压对应的反馈信号，包括：
根据所述待测电压、所述第一差分电压、所述第二差分电压和所述第一增益系数确定第一瞬态电压；
根据时钟信号，对所述第一瞬态电压进行累加求和，将求和后的结果与预设的差分电压基准进行比较，得到所述反馈信号。
7.根据权利要求6所述的方法，其特征在于，
所述时钟信号为多相非交叠时钟信号；
所述时钟信号分为两组，其中1～n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间；第n+1～2n相时钟为一组，该组时钟中每后一相时钟比其前一相时钟的上升沿延迟第一预设延迟时间；
第二组时钟的第一相时钟的上升沿比第一组时钟最后一相时钟的下降沿延迟第一预设延迟时间；第一组时钟的第一相时钟的上升沿比第二组时钟最后一相时钟的下降沿延迟第一预设延迟时间。
8.根据权利要求6所述的方法，其特征在于，
所述差分电压基准为0。
9.根据权利要求1或2所述的方法，其特征在于，
确定待测电压对应的反馈信号之前，所述方法还包括：
判断所述待测电压是否在预设电压范围内，确定超出所述预设电压范围时，根据预设的电压幅度增益，对所述待测电压进行幅度调整后得到调整后的待测电压。
10.一种电压传感装置，其特征在于，包括：
差分电压产生模块，设置为：根据第一电流源产生第一差分电压，根据第二电流源产生第二差分电压；
第一反馈模块，设置为：根据待测电压V(vsp,vsn)、所述第一差分电压V(vbep,vben)、所述第二差分电压V(dvbep,dvben)和预设的第一增益系数kvbg，确定反馈信号Kadc，使得所述反馈信号Kadc的平均值Kadc_va满足以下反馈关系：
V(vsp,vsn)-Kadc_va*V(vbep,vben)-Kadc_va*kvbg*V(dvbep,dvben)＝0；
电压确定模块，设置为：根据所述待测电压对应的反馈信号的平均值确定待测电压的数字化值；
其中，所述第一差分电压V(vbep,vben)、所述第二差分电压V(dvbep,dvben)和预设的第一增益系数kvbg满足以下带隙基准电压关系：
带隙基准电压Vbg＝V(vbep,vben)+kvbg*V(dvbep,dvben)；
所述差分电压产生模块包括：第一差分电路；所述第一电流源通过所述第一差分电路产生所述第一差分电压；
其中，所述第一差分电路包括第一晶体管；所述第一电流源设置为向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的发射极相连，形成第一输出节点，所述第一晶体管的基极与所述第一晶体管的集电极相连并接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压；
或者，所述第一差分电路包括第一晶体管；所述第一电流源设置为向所述第一晶体管提供电流；所述第一电流源与所述第一晶体管的集电极以及所述第一晶体管的基极相连，形成第一输出节点，所述第一晶体管的发射极接地，形成第二输出节点，从所述第一输出节点和所述第二输出节点输出所述第一差分电压；
所述差分电压产生模块还包括：第二差分电路；所述第二电流源通过所述第二差分电路产生所述第二差分电压；
其中，所述第二差分电路包括第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的发射极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的发射极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M>P；
所述第二晶体管的基极连接所述第二晶体管的集电极并接地，所述第三晶体管的基极连接所述第三晶体管的集电极并接地，所述第二控制开关的输出端用于输出所述第二差分电压；
或者，所述第二差分电路包括第二晶体管、第三晶体管、时钟驱动单元、第一控制开关和第二控制开关；
所述第二电流源为M支大小相同的第二电流源；
所述时钟驱动单元用于接入时钟参考信号，并根据所述时钟参考信号产生时钟驱动控制信号；
所述M支大小相同的第二电流源均连接所述第一控制开关，用于提供M支电流；
所述第一控制开关的第一输出端连接所述第二晶体管的集电极、基极以及所述第二控制开关的第一输入端，所述第一控制开关的第二输出端连接所述第三晶体管的集电极、基极以及所述第二控制开关的第二输入端，所述第一控制开关用于在所述时钟驱动控制信号的控制下，分别使得所述M支电流中的P支电流流入所述第二晶体管中，其余(M-P)支电流进入所述第三晶体管中，M≥2，P≥1，M>P；
所述第二晶体管的发射极接地，所述第三晶体管的发射极接地，所述第二控制开关的输出端用于输出所述第二差分电压。
11.根据权利要求10所述的电压传感装置，其特征在于，
所述电压确定模块，还设置为：
根据预设的截止频率，对所述待测电压对应的反馈信号进行低通滤波，得到多比特的滤波数据；其中，所述多比特的滤波数据为所述待测电压的平均值表征；
对所述滤波数据按照预设的电压检测增益进行放大，并与预设的电压检测偏移量相加后，确定所述待测电压的数字化值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011593583.5A CN112782463B (zh) | 2020-12-29 | 2020-12-29 | 一种电压检测方法和电压传感装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011593583.5A CN112782463B (zh) | 2020-12-29 | 2020-12-29 | 一种电压检测方法和电压传感装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112782463A CN112782463A (zh) | 2021-05-11 |
| CN112782463B true CN112782463B (zh) | 2022-08-19 |
Family
ID=75753238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011593583.5A Active CN112782463B (zh) | 2020-12-29 | 2020-12-29 | 一种电压检测方法和电压传感装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112782463B (zh) |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2868629B1 (fr) * | 2004-04-05 | 2006-08-25 | Atmel Corp | Detecteur de tension de seuil differentiel |
| US7265529B2 (en) * | 2004-08-19 | 2007-09-04 | Micron Technologgy, Inc. | Zero power start-up circuit |
| US7545161B2 (en) * | 2007-08-02 | 2009-06-09 | International Business Machines Corporation | Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes |
| CN102589734B (zh) * | 2012-01-31 | 2013-10-23 | 钜泉光电科技(上海)股份有限公司 | 温度传感器 |
| CN104807551B (zh) * | 2014-01-29 | 2018-06-15 | 北京晓程科技股份有限公司 | 一种应用于计量电表中的温度传感器及其温度修调方法 |
| CN203909654U (zh) * | 2014-07-01 | 2014-10-29 | 杭州士兰微电子股份有限公司 | 带隙基准电路和集成电路 |
| CN104035469B (zh) * | 2014-07-01 | 2016-08-24 | 杭州士兰微电子股份有限公司 | 带隙基准电路、集成电路和带隙基准电压生成方法 |
| CN106685230B (zh) * | 2016-08-03 | 2019-02-26 | 浙江大学 | 一种基于峰值电流模式控制的峰值电流控制单元 |
| CN112394767B (zh) * | 2020-11-26 | 2022-04-05 | 辽宁大学 | 一种衬底电位可控的低压差分驱动器电路 |
-
2020
- 2020-12-29 CN CN202011593583.5A patent/CN112782463B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112782463A (zh) | 2021-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2997433B1 (en) | On-chip supply generator using dynamic circuit reference | |
| US7281846B2 (en) | Integrated resistance cancellation in temperature measurement systems | |
| US20060193370A1 (en) | Integrated resistance cancellation in temperature measurement systems | |
| US9261415B1 (en) | System and method for temperature sensing | |
| US9506817B2 (en) | Temperature detection method and device with improved accuracy and conversion time | |
| US20160003683A1 (en) | Remote temperature sensing | |
| JP5836074B2 (ja) | 温度検出回路及びその調整方法 | |
| US7841770B2 (en) | Temperature measuring system and measuring method using the same | |
| US9748969B1 (en) | Method of operation for an oversampled data converter | |
| CN109828192B (zh) | 半导体器件和半导体*** | |
| CN109088537B (zh) | 电荷泵 | |
| US20240175762A1 (en) | Controlled curvature correction in high accuracy thermal sensor | |
| US9602121B2 (en) | Background estimation of comparator offset of an analog-to-digital converter | |
| US8289090B2 (en) | Amplitude control for oscillator | |
| US20070182477A1 (en) | Band gap reference circuit for low voltage and semiconductor device including the same | |
| CN112747830B (zh) | 一种温度检测方法和温度传感装置 | |
| US20160322976A1 (en) | Temperature sensing apparatus | |
| CN112782463B (zh) | 一种电压检测方法和电压传感装置 | |
| CN107976261B (zh) | 一种温度检测电路及一种温度检测方法 | |
| KR102553091B1 (ko) | Cmos 온도 센서 및 이의 동작 방법 | |
| CN112671408B (zh) | 温度电压传感器、芯片及电子设备 | |
| CN112782453B (zh) | 一种电压传感器、芯片和电子设备 | |
| JP2000284845A (ja) | バンドギャップリファレンス回路 | |
| CN112798125A (zh) | 一种温度传感器、芯片和电子设备 | |
| US20230152165A1 (en) | Temperature sensor with delta base-emitter voltage amplification and digital curvature correction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |