CN112771657A - 挠性印刷电路板、接合体、压力传感器及质量流量控制装置 - Google Patents

挠性印刷电路板、接合体、压力传感器及质量流量控制装置 Download PDF

Info

Publication number
CN112771657A
CN112771657A CN201980063086.3A CN201980063086A CN112771657A CN 112771657 A CN112771657 A CN 112771657A CN 201980063086 A CN201980063086 A CN 201980063086A CN 112771657 A CN112771657 A CN 112771657A
Authority
CN
China
Prior art keywords
circuit board
conductive pattern
bare chip
flexible printed
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980063086.3A
Other languages
English (en)
Inventor
梅山贵博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Publication of CN112771657A publication Critical patent/CN112771657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L13/00—Devices or apparatus for measuring differences of two or more fluid pressure values
    • G01L13/02—Devices or apparatus for measuring differences of two or more fluid pressure values using elastically-deformable members or pistons as sensing elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/141—Monolithic housings, e.g. molded or one-piece housings
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
    • G01L19/14—Housings
    • G01L19/148—Details about the circuit board integration, e.g. integrated with the diaphragm surface or encapsulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/02—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning
    • G01L9/04—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in ohmic resistance, e.g. of potentiometers, electric circuits therefor, e.g. bridges, amplifiers or signal conditioning of resistance-strain gauges
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D7/00—Control of flow
    • G05D7/06—Control of flow characterised by the use of electric means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

在挠性印刷电路板(1)中，设于供裸芯片安装的第1面(3a)的第1导电图案(4)仅设于裸芯片的安装区域(3c)的内部。优选的是，第1导电图案(4)避开与裸芯片所包括的测试用电极(2b)相对的位置地设置。由此，在用于安装裸芯片的挠性印刷电路板中，能够可靠地防止因与裸芯片的除了凸块以外的部分导通而引起的误动作的产生，提高使用了裸芯片的各种器件的可靠性。

Description

挠性印刷电路板、接合体、压力传感器及质量流量控制装置
技术领域
本发明涉及用于安装裸芯片的挠性印刷电路板。
背景技术
裸芯片是指通过切割从晶圆切出的未放入封装的裸露的半导体芯片。在采用裸芯片作为半导体芯片的情况下，由于不带有封装和/或引线框等，因此，能够使供半导体芯片安装的印刷电路板小型化。为了将裸芯片安装于印刷电路板，借助设于裸芯片的电极的被称为凸块的突起，使裸芯片的电极和印刷电路板的导电图案电导通。
印刷电路板大致分为具有刚性的平板状的刚性印刷电路板和具有柔软性的膜状的挠性印刷电路板。在裸芯片的安装中，通常使用刚性印刷电路板。然而，例如在供裸芯片安装的装置中裸芯片需要移动的情况下和需要使裸芯片的电极和印刷电路板的导电图案在狭窄的空间中导通(进行布线)的情况下等，难以使用刚性印刷电路板安装裸芯片。在这样的情况下，能够代替刚性印刷电路板，使用可自由弯曲的挠性印刷电路板。
例如，在专利文献1所记载且在本申请的图12中再次记载的压力传感器8中，作为应变传感器发挥功能的裸芯片2和外部电极6之间的布线能够使用挠性印刷电路板1。裸芯片2的一侧的面与同隔膜连动地移动的弹性体的表面接合。在另一侧的面设置电极，在电极的表面设置凸块2a。对于裸芯片2的凸块2a和外部电极6之间的电接合，优选的是，采用即使裸芯片2移动也能够保持电接合且即使在狭窄的气密空间中也能够容易地进行布线的手段。挠性印刷电路板1适于这样的用途。
现有技术文献
专利文献
专利文献1：国际公开第2016/056555号
专利文献2：国际公开第2007/105763号
专利文献3：日本特开2013-77800号公报
专利文献4：国际公开第2013/160989号
发明内容
发明要解决的问题
由于裸芯片未放入封装，因此，在安装时，与包装于封装的半导体芯片相比，需要充分地考虑不期望的电接触。例如，如专利文献2所记载的那样，在裸芯片的侧面露出了通过切割而切断的切断面，通常在该表面未形成绝缘覆膜。在柔性印刷配线板在狭窄的空间中弯曲设置的情况下，存在挠性印刷电路板的表面的导电图案与裸芯片的边缘接触的可能性。其结果是，电流在两者之间流动，由此，裸芯片有可能发生意外的误动作。
此外，在半导体之中，例如，如专利文献3所记载的那样，有一种设置有为了在制造工序的中途的晶圆的状态下进行动作确认的测试用电极的半导体。测试用电极通常设于半导体芯片的边界附近，在将晶圆切断并加工为裸芯片时，测试用电极分布于裸芯片的表面的端部。其结果是，在使挠性印刷电路板弯曲时，设于挠性印刷电路板的表面的导电图案和裸芯片的测试用电极有可能导通，导致裸芯片的误动作。
以防止上述这样的不期望的电导通为目的，例如，考虑在挠性印刷电路板的导电图案的表面的局部设置绝缘覆膜(保护层)。然而，在安装的过程和/或之后使用时等，绝缘覆膜由于与裸芯片的边缘的接触而受到损伤，有可能失去绝缘功能。此外，在裸芯片的凸块和测试用电极设于互相靠近的位置的情况下，在技术上难以以在与凸块相对的位置不存在绝缘覆膜且仅在与测试用电极相对的位置存在绝缘覆膜的方式高精度地设置绝缘覆膜。
本发明是鉴于上述这样的各种问题而完成的，目的之一在于提供一种用于安装裸芯片的挠性印刷电路板，能够可靠地防止与裸芯片的除了凸块以外的部分的导通。
用于解决问题的方案
本发明的挠性印刷电路板(以下有时称为“本发明电路板”)是具有绝缘基板和一个或两个以上的第1导电图案的挠性印刷电路板。绝缘基板包括供裸芯片安装的表面即第1面和位于第1面的相反侧的表面即第2面。第1导电图案设于第1面，第1导电图案包含第1电极部，该第1电极部配置于在裸芯片安装于第1面的状态即安装状态下能够与裸芯片的凸块导通的位置。而且，第1导电图案仅设于在上述的安装状态下与裸芯片相对的区域即安装区域的内部。
在本发明电路板中，在供裸芯片安装的第1面，不在比裸芯片的安装区域靠外侧的位置设置导电图案。因此，在安装的过程和/或之后使用时等，即使在挠性印刷电路板弯曲的情况下，也能够大幅度地降低挠性印刷电路板的导电图案与裸芯片的边缘接触的可能性。
此外，本发明的接合体(以下有时称为“本发明接合体”)是包括本发明电路板和裸芯片的接合体。而且，本发明的压力传感器(以下有时称为“本发明传感器”)是具有本发明接合体且裸芯片为应变传感器的压力传感器。另外，本发明的质量流量控制装置(以下有时称为“本发明装置”)是具有本发明传感器且构成为利用本发明传感器监测流体的压力的质量流量控制装置。
发明的效果
使用本发明电路板进行裸芯片的安装，从而能够可靠地防止因意外的导通而引起的裸芯片的误动作，能够提高使用了裸芯片的各种器件的可靠性。
附图说明
图1是表示本发明的第1实施方式的挠性印刷电路板(第1电路板)的第1导电图案的例子的局部示意图。
图2是表示安装于第1电路板的裸芯片的例子的整体示意图。
图3是表示现有技术的挠性印刷电路板(以往电路板)的第1导电图案的例子的局部示意图。
图4是表示本发明的第3实施方式的挠性印刷电路板(第3电路板)的第2导电图案的例子的局部示意图。
图5是表示本发明的第4实施方式的挠性印刷电路板(第4电路板)的例子的局部剖视图。
图6是表示本发明的第5实施方式的挠性印刷电路板(第5电路板)的例子的局部剖视图。
图7是表示本发明的第6实施方式的挠性印刷电路板(第6电路板)的例子的整体示意图。
图8是表示包括第4电路板和裸芯片的本发明的第7实施方式的接合体(第7接合体)的例子的局部剖视图。
图9是表示包括第5电路板和裸芯片的第7接合体的例子的局部剖视图。
图10是表示包括利用各向异性导电膜导通的第4电路板和裸芯片的本发明的第8实施方式的接合体(第8接合体)的例子的局部剖视图。
图11是表示包括利用各向异性导电膜导通的第5电路板和裸芯片的本发明的第8实施方式的接合体(第8接合体)的例子的局部剖视图。
图12是表示具有本发明的接合体的压力传感器的例子的整体剖视图。
具体实施方式
在以下参照附图对用于实施本发明的方式进行详细地说明。另外，以下的说明和附图只是例示用于实施本发明的方式，用于实施本发明的方式不限定于以下的说明和附图所示的方式。
〈第1实施方式〉
本发明的第1实施方式的挠性印刷电路板(以下有时称为“第1电路板”)是具有绝缘基板3和一个或两个以上的第1导电图案4的挠性印刷电路板。绝缘基板3包括供裸芯片2安装的表面即第1面3a和位于第1面3a的相反侧的表面即第2面3b。第1导电图案4设于第1面3a，包含第1电极部4a，该第1电极部4a配置于在裸芯片2安装于第1面3a的状态即安装状态下能够与裸芯片2的凸块2a导通的位置。而且，第1导电图案4仅设于在上述的安装状态下与裸芯片2相对的区域即安装区域3c的内部。
图1是表示第1电路板1a的第1导电图案4的例子的局部示意图。在图1中，由斜线所示的部分表示绝缘基板3，由空白所示的部分表示设有第1导电图案4的部分。在图1中，放大地示出了第1电路板1a的设有第1导电图案4的部分。
绝缘基板3是由具有柔软性的绝缘性材料构成的薄膜。作为构成绝缘基板3的材料，例如能够使用聚酯或聚酰亚胺。由于聚酯是热塑性材料，因此，在采用聚酯作为构成绝缘基板3的材料的情况下，优选的是，使用导电性糊剂等在常温下进行布线。另一方面，由于聚酰亚胺具有耐热性，因此，在采用聚酰亚胺作为构成绝缘基板3的材料的情况下，能够利用伴随着加热的加压压接进行布线。绝缘基板3的厚度如果是10μm以上则可以得到充分的强度，如果是80μm以下则柔软性优异，因此，优选的是，该绝缘基板3的厚度是10μm以上且80μm以下。更优选的是，绝缘基板3的厚度是20μm以上且40μm以下。
绝缘基板3包括供裸芯片2安装的表面即第1面3a和位于第1面3a的相反侧的表面即第2面3b。第1电路板1a用于在其表面安装裸芯片2，因此，基于是否是供裸芯片2安装的面来区分绝缘基板3的第1面3a和第2面3b。第1面3a和第2面3b相当于同一绝缘基板3的表面和背面，它们的面积和形状相同。在第1电路板1a中，绝缘基板3的第1面3a和第2面3b的面积需要具有至少相当于后述的裸芯片2的安装区域3c的面积以上的面积。第1电路板1a的形状不特别限定。
在第1电路板1a中，安装于绝缘基板3的第1面3a的裸芯片2的数量也可以是一个，或者也可以是两个以上。在裸芯片2的数量为一个情况下，第1电路板1a起到将裸芯片2和外部电极等电连接起来的布线的作用。在裸芯片2的数量为两个以上的情况下，第1电路板1a除了上述的作用以外，还能够起到将多个裸芯片2的电极间电连接起来的布线的作用。
第1导电图案4设于绝缘基板3的第1面3a，该第1导电图案4包括第1电极部4a，该第1电极部4a配置于在裸芯片安装于第1面的状态即安装状态下能够与裸芯片2的凸块2a导通的位置。第1导电图案4由柔软性和导电性优异的金属箔构成。作为构成第1导电图案4的材料，例如能够使用铜、银、金或铝。这些材料中，铜比较廉价，容易进行电镀、蚀刻等加工，因此是优选的。作为这样的金属箔的制造方法，例如能够举出轧制法和电解法。优选的是，在第1电路板1a中，例如使用富有延展性的轧制铜箔。
第1导电图案4的厚度如果是5μm以上则可以得到充分的导电性和强度，如果是20μm以下则柔软性优异，因此，优选的是，第1导电图案4的厚度是5μm以上且20μm以下。更优选的是，第1导电图案4的厚度是7μm以上且12μm以下。第1导电图案4能够通过挠性印刷电路板的制造方法中的公知的工序，即感光抗蚀剂层的形成、曝光、蚀刻以及感光抗蚀剂层的去除等各工序形成。
图2是表示安装于第1电路板1a的裸芯片2的例子的整体示意图。图2所例示的裸芯片2是通过切割从晶圆切出来的具有正方形的形状的板状的芯片。如上所述，裸芯片2的通过切割而切断的切断面露出，通常在该表面未形成绝缘覆膜。在图2所示的裸芯片2的表面露出有未图示的电极，在各电极的表面以从表面突出的方式形成有凸块2a。在图2例示出凸块2a的形状和配置的位置。在图2所示的例子中，沿着裸芯片2的各边各配置有9个凸块2a，总计配置有36个凸块2a。
图1所例示的第1导电图案4沿着裸芯片2的安装区域3c的各边各具有9个第1电极部4a，总计具有36个第1电极部4a。这些第1电极部4a配置在能够与裸芯片2的凸块2a导通的位置。更具体地说，第1电极部4a设于与图2所示的裸芯片2的凸块2a相对的位置，即在绝缘基板3的第1面3a安装有裸芯片2的状态(安装状态)下与凸块2a的距离成为最短的位置。对于36个第1电极部4a中的10个第1电极部4a，形成有从第1电极部4a的位置朝向安装区域3c的中心部分别延伸的细长的导电图案4c。即，这10个第1导电图案4由这些细长的导电图案4c和第1电极部4a构成。剩余的26个第1导电图案4分别仅由第1电极部4a构成。另外，对于在图1中标注有附图标记“3d”的部分，之后在本发明的其他实施方式的说明中表述。
在图1所例示的第1导电图案4中，36个第1电极部4a中的能够在与裸芯片2的凸块2a之间负责电信号的交换仅为与上述的细长的导电图案4c连接的10个第1电极部4a。剩余的26个第1电极部4a仅与裸芯片2的凸块2a导通，不具有作为本来的电极的功能。然而，通过在与裸芯片2的凸块2a相对的所有的位置设有第1电极部4a，能够将挠性印刷电路板1a和裸芯片2均衡地接合起来。
在图1所例示的第1导电图案4中，与裸芯片2的凸块2a导通的第1电极部4a沿着裸芯片2的安装区域3c的各边设置。然而，设置第1电极部4a的位置不限定于图1所例示的位置。例如，在裸芯片2的凸块2a设于安装区域3c的中心部的情况下，能够使第1电极部4a也设于与这些凸块2a相对的中心部。在该情况下，上述的细长的导电图案4c也可以形成为从中心部朝向外侧延伸。
在第1电路板1a中，第1导电图案4仅设于裸芯片2的安装区域3c的内部。裸芯片2的安装区域3c是指绝缘基板3的第1面3a上的区域且是被预定为在挠性印刷电路板1a安装裸芯片2的区域。即，安装区域3c是在上述的安装状态下与裸芯片2相对的区域。更准确地说，安装区域3c是在第1面3a上的预定安装裸芯片2的位置配置有裸芯片2的状态(即，安装状态)下，在与第1面3a垂直的方向上自裸芯片2侧照射平行光线时，由在第1面3a上形成的影子规定的区域。在图1中由虚线示出相当于裸芯片2的轮廓的安装区域3c的外周的形状。第1导电图案4仅设于图1所例示的安装区域3c的内部，即仅设于由虚线围起来的区域内。换言之，第1导电图案4不设于第1面3a中的安装区域3c的外部。
图3是表示现有技术的挠性印刷电路板(以下有时称为“以往电路板”)的第1导电图案的例子的局部示意图。安装于图3所示的以往电路板1’的裸芯片2的凸块2a的位置与图2所示的安装于第1电路板1a的裸芯片2的凸块2a的位置相同。因此，在以往电路板1’中，与图1的情况同样地，也沿着安装区域3c的各边设有总计36个第1电极部4a’。另一方面，在以往电路板1’的第1导电图案4’中，与图1所示的第1电路板1a的情况不同，以向裸芯片2的安装区域3c的外部突出的方式设有细长的导电图案4c’。
在图3所示的以往电路板1’安装有裸芯片2的状态(安装状态)下，在安装区域3c的内部，裸芯片2的凸块2a和第1导电图案4’的第1电极部4a’为了导通而互相接合并固定。因此，在安装区域3c的内部，难以使以往电路板1’弯曲。然而，在安装区域3c的外部，以往电路板1’没有像安装区域3c的内部那样紧密地固定，因此易于弯曲。该情况在图1所示的第1电路板1a的情况下也完全相同。
其结果是，在图3所示的以往电路板1’中，当以往电路板1’在安装区域3c的外部弯曲的情况下，第1导电图案4’中的突出到安装区域3c的外部的部分有可能与裸芯片2的边缘接触，导致裸芯片2的误动作。与此相对，在图1所示的第1电路板1a中，第1导电图案4仅设于安装区域3c的内部。因而，即使当第1电路板1a在安装区域3c的外部弯曲的情况下，也不用担心第1导电图案4与裸芯片2的边缘接触。因此，根据第1电路板1a，能够可靠地防止由意外的导通而引起的裸芯片2的误动作。
〈第2实施方式〉
本发明的第2实施方式的挠性印刷电路板(以下有时称为“第2电路板”)是在上述的第1电路板的基础上裸芯片2包括测试用电极2b的挠性印刷电路板。而且，在第2电路板中，第1导电图案4避开与测试用电极2b相对的位置地设置。
测试用电极2b例如是以在制造工序的中途的晶圆的状态下进行动作确认等为目的而设置的电极。通过使探针与测试用电极2b接触，能够测量制作于晶圆内的元件的电特性等，筛选不合格品。测试用电极2b通常设置在晶圆因切割而被切断的部分。这是因为，为了使探针与测试用电极接触而需要确保一定程度的大小，因此，若在形成有集成电路的元件的部分设置测试用电极2b，则会导致电路的集成度降低。因而，在切割晶圆而得到的裸芯片2中，测试用电极2b通常位于裸芯片2的表面的靠近边缘的部分。再参照图2，在图2所例示的裸芯片2中，在裸芯片2的边缘与凸块2a的中间的区域的靠近边缘的位置配置有测试用电极2b。
在裸芯片2包括测试用电极2b的情况下，若第1导电图案4设于与测试用电极2b相对的位置，则当挠性印刷电路板1a在安装区域3c的外部弯曲的情况下，第1导电图案4中的设于与测试用电极2b相对的位置的部分有可能与测试用电极2b接触，导致裸芯片2的误动作。以防止这样的电接触为目的，考虑在第1导电图案4的局部设置绝缘覆膜(保护层)。然而，在图2所例示的裸芯片2这样的凸块2a和测试用电极2b设在靠近的位置的情况下，在技术上难以以在与凸块2a相对的位置不存在绝缘覆膜且仅在与测试用电极2b相对的位置存在绝缘覆膜的方式高精度地设置绝缘覆膜。
与此相对，在第2电路板中，避开与测试用电极2b相对的位置地设置第1导电图案4。其结果是，即使当第2电路板在安装区域3c的外部弯曲的情况下，也不用担心第1导电图案4与测试用电极2b接触。因而，根据第2电路板，能够更可靠地防止由意外的导通而引起的裸芯片2的误动作。图1所例示的第1导电图案4避开与图2所示的测试用电极2b相对的位置，设于稍微远离边缘的位置。即，图1所例示的第1电路板1a是也包括上述这样的第2电路板的特征的挠性印刷电路板。另外，在与图1和图2所示的情况不同，测试用电极2b设于裸芯片2的除了靠近边缘的区域以外的区域的情况下，避开与设有测试电极2b的该区域相对的位置地设置第1导电图案4即可。
〈第3实施方式〉
本发明的第3实施方式的挠性印刷电路板(以下有时称为“第3电路板”)是在上述的第1电路板或第2电路板的基础上具有贯穿绝缘基板3的一个或两个以上的通孔3d和设于第2面3b的第2导电图案5的挠性印刷电路板。而且，在第3电路板中，第1导电图案4和第2导电图案5经由通孔3d导通。
图4是表示第3电路板1c的第2导电图案5的例子的局部示意图。在图4中，由斜线所示的部分表示绝缘基板3，由空白所示的部分表示设有第2导电图案5的部分。图4是从绝缘基板3的背侧(第1面3a的相反侧)，即从第2面3b那一侧观察与图1所示的第1导电图案4相同的范围的情况下的附图。
通孔3d是贯穿绝缘基板3的一个或两个以上的贯通孔。通孔3d设于图1所示的第1导电图案4和图4所示的第2导电图案5重叠的区域。由于第1导电图案4仅设于安装区域3c的内部，因此，通孔3d所设置的位置也必然是安装区域3c的内部。图1和图4所示的通孔3d在图1所示的10根细长的导电图案4c的端部中的未设有第1电极部4a那一侧的端部的位置设置有10个。
作为形成通孔3d的方法，能够采用公知的方法。例如，能够在形成第1导电图案4和第2导电图案5之后，利用钻头等手段形成通孔3d。优选的是，在形成的通孔3d的位置，保持绝缘基板3和第1导电图案4的接合以及绝缘基板3和第2导电图案5的接合。
第2导电图案5设于绝缘基板3的第2面3b。由于第3电路板包括第2导电图案5，因此，成为在绝缘基板3的两面具有导电图案的双面挠性印刷电路板。构成第2导电图案5的材料、优选的厚度以及图案的形成工序与第1导电图案4的情况同样，因此，在此省略说明。
图4所例示的第2导电图案5的局部包含从10个通孔3d的位置朝向未图示的安装区域3c的外部分别延伸的10根细长的导电图案5d。第2导电图案5与第1导电图案4不同，无需仅设于安装区域3c的内部，能够向安装区域3c的外部突出地设置。设置第2导电图案5的第2面3b位于安装裸芯片2的第1面3a的相反侧。因此，即使将第2导电图案5设为向安装区域3c的外部突出，也不用担心在挠性印刷电路板1弯曲时，第2导电图案5与裸芯片2的边缘接触。
在相当于第1电极部4a的背面的位置中的未形成有细长的导电图案5d的位置形成有26个虚设电极5c。虚设电极5c利用绝缘基板3与第1导电图案4绝缘，因此，不具有作为电极的功能。虚设电极5c是以使挠性印刷电路板1和裸芯片2的接合更可靠为目的而设置的。虚设电极5c的详细内容见后述。此外，构成第2导电图案5的局部的10根细长的导电图案5d中的相当于第1电极部4a的背面的部分也起到与上述虚设电极5c同样的效果。因而，在第3电路板中，将这些相当于第1电极部4a的背面的部分也看作虚设电极5c。即，第2导电图案5由仅包括虚设电极5c的26个导电图案、和包含被看作虚设电极5c的部分及细长的导电图案5d在内的导电图案构成。
在第3电路板中，第1导电图案4和第2导电图案5经由通孔3d导通。在通孔3d中，去除了隔开第1导电图案4和第2导电图案5的绝缘基板3。通过将电导体设于通孔3d，能够经由通孔3d使第1导电图案4和第2导电图案5导通。作为确保经由通孔3d的导通的手段，例如能够采用跳线、鸡眼(日文：はとめ)、导电性糊剂或镀敷等公知的手段。
根据第3电路板，能够经由设于安装区域3c的内部的通孔3d使与裸芯片2的凸块2a导通的第1导电图案4和设于绝缘基板3的第2面3b的第2导电图导通。这些全部的导电图案绕过绝缘基板3的第1面3a的安装区域3c的外部即有可能与裸芯片2的边缘接触的区域地设置。因而，根据该结构，能够可靠地防止由意外的导通而引起的裸芯片2的误动作，且能够进行裸芯片2和其他器件等的电信号的收发。
〈第4实施方式〉
本发明的第4实施方式的挠性印刷电路板(以下有时称为“第4电路板”)是在上述的第3电路板的基础上，第1导电图案4包括一个或两个以上的第1连接盘4b，第2导电图案5包括一个或两个以上的第2连接盘5b的挠性印刷电路板。而且，第1连接盘4b和第2连接盘5b经由通孔3d导通。在图1中示出第1连接盘4b的例子，在图4中示出第2连接盘5b的例子。
连接盘原本是表示在***通孔安装用部件的引线的孔的表面周围设置的、例如具有圆形或四边形的形状的软钎焊用的导电图案的用语。在第4电路板中，转而将在为了第1导电图案4与第2导电图案5的导通而设置的通孔3d的表面周围所设置的导电图案称呼为“连接盘”。图1所例示的第1连接盘4b是第1导电图案4中的在第1面3a的通孔3d的开口部的周围所设置的圆形的导电图案。同样地，图4所例示的第2连接盘5b是第2导电图案5中的在第2面3b的通孔3d的开口部的周围所设置的圆形的导电图案。
图5是表示第4电路板的例子的局部剖视图。在图5所例示的第4电路板1d中，第1导电图案4包括第1连接盘4b，第2导电图案5包括第2连接盘5b。而且，第1连接盘4b和第2连接盘5b经由通孔3d导通。另外，在图5所示的例子中，通过设置遍及第1连接盘4b、第2连接盘5b以及通孔3d的内周面的镀层，使第1连接盘4b与第2连接盘5b导通。然而，如上所述，确保第1连接盘4b和第2连接盘5b经由通孔3d的导通的手段不限定于此。例如，利用通孔3d的贯穿的跳线将第1连接盘4b和第2连接盘5b接合、将鸡眼嵌入于通孔3d、或者向通孔3d填充导电性糊剂，从而能够经由通孔3d使第1连接盘4b和第2连接盘5b导通。
通过在通孔3d的开口部的周围设置连接盘，能够扩宽通孔3d的开口部的周围的导电图案的宽度。由此，能够更可靠地使第1导电图案4和第2导电图案5导通。例如，在利用镀敷进行第1连接盘4b和第2连接盘5b的导通的情况下，由于连接盘的存在，由镀敷而产生的导体与导电图案接触的面积扩大。由此，导通部分的电阻下降，能够提高裸芯片2向挠性印刷电路板1安装的可靠性。
〈第5实施方式〉
如以上已说明的那样，在以第1电路板至第4电路板为代表的本发明的各种实施方式的挠性印刷电路板(本发明电路板)中，仅在第1面上的安装区域的内部设有第1导电图案。因而，即使当本发明电路板在安装区域的外部弯曲的情况下，第1导电图案也不与裸芯片的边缘接触，因此，能够可靠地防止由意外的导通而引起的裸芯片的误动作。
另一方面，在第3电路板和第4电路板中，如上所述，第2导电图案设于第2面上，第1导电图案和第2导电图案经由通孔导通。这样，第2导电图案配设在供裸芯片安装的第1面的相反侧(即第2面)。因而，例如，如图4所例示的那样，即使第2导电图案向第2面上的安装区域的外部延伸，也不用担心在挠性印刷电路板弯曲时第2导电图案与裸芯片的边缘接触。
然而，例如，如图12所例示的那样，在使挠性印刷电路板1大幅度地弯曲时，第2导电图案5和周边的构件(例如，收纳盒或弹性构件等)有可能导通、第2导电图案5彼此有可能互相导通，导致裸芯片2发生意外的误动作。
因此，本发明的第5实施方式的挠性印刷电路板(以下有时称为“第5电路板”)是在上述的第3电路板或第4电路板的基础上还包括覆盖第2导电图案的至少局部地设置的绝缘层的挠性印刷电路板。
构成上述绝缘层的材料只要是能够降低上述这样的第2导电图案和其他构件的意外的导通和/或第2导电图案彼此的意外的导通的绝缘性材料，则不特别限定。例如，上述绝缘层也可以是与前述的绝缘基板同样地，由具有柔软性的绝缘性材料构成的薄膜。在该情况下，例如，利用粘接剂粘贴这样的膜，从而能够将上述绝缘层设置在规定的区域。此外，作为构成这样的膜的材料的具体例，例如能够列举聚酯或聚酰亚胺等。或者，上述绝缘层也可以是由涂布在规定的区域的绝缘性材料构成的绝缘覆膜(保护层)。
设置上述绝缘层的区域也只要是能够降低上述这样的第2导电图案和其他构件的意外的导通和/或第2导电图案彼此的意外的导通的区域，则不特别限定。例如，也可以是，仅在可能产生上述这样的第2导电图案和其他构件的意外的导通和/或第2导电图案彼此的意外的导通的区域设置上述绝缘层。或者，也可以是，在第2导电图案的除了进行第2导电图案和其他构件的电连接的部分(例如，通孔的开口部的周围、第2连接盘以及后述的第2电极部等)以外的所有的表面设置上述绝缘层。或者，也可以是，在第2面的除了进行第2导电图案和其他构件的电连接的部分以外的所有的表面设置上述绝缘层。
另外，上述绝缘层的厚度和构成材料等例如能够根据在应用第5电路板的用途中对第5电路板所要求的特性(例如，柔软性、耐热性以及耐磨耗性等)来适当地确定。
图6是表示第5电路板的例子的局部剖视图。图6所例示的第5电路板1e除了还包括设于绝缘基板3的整个第2面3b的绝缘层10(向右下倾斜的阴影部分)这点以外，具有与图5所例示的第4电路板1d同样的结构。如图6所示，在第1面3a形成有第1导电图案4的部分中，形成有包括第1导电图案4、绝缘基板3、第2导电图案5以及绝缘层10的四层构造。
在图6所例示的第5电路板1e中，由与绝缘基板3同样的聚酰亚胺膜构成绝缘层10，利用粘接剂以覆盖第2面3b的除了未图示的电极部以外的整个面的方式进行接合(粘贴)。另外，该例子所示的绝缘层10的厚度为绝缘基板3的厚度的大约一半(例如，12.5μm)，确认了例如在图10所示的压力传感器8等中呈现充分的柔软性。
如以上所示，第5电路板1e是还包括以覆盖第2导电图案5的至少局部的方式设置的绝缘层10的挠性印刷电路板。由此，例如，即使如图10所例示的那样，在使挠性印刷电路板大幅度地弯曲的情况下，也能够降低第2导电图案5与周边的构件(例如，收纳盒或弹性构件等)接触、第2导电图案5彼此互相地接触的可能性。其结果是，能够降低因上述这样的第2导电图案5与周边的构件的接触和/或第2导电图案5彼此的接触所带来的意外的导通而引起的裸芯片2的意外的误动作等。
此外，即使不产生第2导电图案5与周边的构件的接触和/或第2导电图案5彼此的接触，有时也会因挠性印刷电路板的弯曲而使第2导电图案5与周边的构件之间的距离和/或第2导电图案5彼此之间的距离明显缩小。在这样的情况下，例如若产生具有较高的电压的噪声等，则有可能在第2导电图案5与周边的构件之间和/或第2导电图案5彼此之间发生放电，导致产生因该放电而引起的裸芯片2的意外的误动作等。然而，在第5电路板1e中还具备绝缘层10，因此，能够提高作为挠性印刷电路板的刚性。因而，能够降低挠性印刷电路板的弯曲所带来的挠曲，防止第2导电图案5与周边的构件之间的距离和/或第2导电图案5彼此之间的距离过度缩小。其结果是，能够降低上述这样的放电的产生，降低因该放电而引起的裸芯片2的意外的误动作等。
〈第6实施方式〉
本发明的第6实施方式的挠性印刷电路板(以下有时称为“第6电路板”)是在上述的第3电路板至第5电路板中的任一者的基础上第2导电图案5包括用于与外部电极6导通的第2电极部5a的挠性印刷电路板。图7是表示第6电路板1f的例子的整体示意图。在图7示出了设于绝缘基板3的第2面3b侧的第2导电图案5。在图7所示的第6电路板1f的左侧有供裸芯片2安装的部分，示出了10个第2连接盘5b的位置。在图7所示的第6电路板1f的右侧示出了9个第2电极部5a的位置。
在每个第2电极部5a设有贯通孔，在该贯通孔***未图示的外部电极6。外部电极6和第2电极部5a能够利用软钎焊等公知的手段导通。第2电极部5a能够与外部电极6的尺寸相配合地设置。通过设置第2电极部5a，即使在例如配置有外部电极6的区域的尺寸明显比配置有裸芯片2的凸块2a的区域的尺寸大的情况下，也能够可靠地使裸芯片2的凸块2a和外部电极6导通。在图7所示的例子中，10个第2连接盘5b中的9个第2连接盘5b和9个第2电极部5a利用构成第2导电图案5的9根细长的导电图案5d分别导通。
在图7所示的第6电路板1f中，确保第2连接盘5b和第2电极部5a之间的距离较长，能够使位于第6电路板1f的中央部的第2导电图案的部分(由虚线围起来的部分)自由地弯曲。通过使用具有这样结构的第6电路板1f，无论裸芯片2和外部电极6相对地处于怎样的位置关系，都能够容易地使两者导通。在第2电极部5a所设置的位置，例如以容易进行第2电极部5a与外部电极6的组装等为目的，能够设置由未图示的刚体构成的保护板(支承板)等。
在图7中，使第2连接盘5b和第2电极5a导通的9根细长的导电图案5d自未图示的安装区域3c的内部朝向外部设置。此时，这些细长的导电图案5d不是朝向与连结第2连接盘5b和第2电极5a的方向平行的方向延伸设置的，而是朝向与连结第2连接盘5b和第2电极5a的方向呈直角的方向，即图7中的上方延伸设置。在使第6电路板1f向图7中的左右方向弯曲时，第6电路板1f几乎不向图7中的上下方向弯曲。换言之，在第6电路板1f绕图7中的沿上下方向延伸的轴线弯曲的情况下，第6电路板1f不会绕图7中的沿左右方向延伸的轴线弯曲。因此，使第2导电图案5的细长的导电图案5d朝向与连结第2连接盘5b和第2电极5a的直线方向呈直角的方向延伸设置，从而能够更可靠地防止因第6电路板1f的左右方向的弯曲而引起的裸芯片2的误动作。
在图7所示的第6电路板1f中，10个第2连接盘5b中的1个第2连接盘5b借助1根细长的导电图案5d与芯片电阻9导通。芯片电阻9具有调整自未图示的外部电极6供给的控制信号的电压并施加于裸芯片2的作用。该控制信号例如以切换裸芯片2的动作模式、固定动作模式等为目的来使用。这样的芯片电阻9不仅能够设置于第6电路板1f，还能够设置于各种实施方式的本发明电路板。在这样的本发明电路板的设有芯片电阻9的部分，例如以防止因过度的弯曲而引起的芯片电阻9的破损和/或导通的解除(断线)等为目的，能够设置由未图示的刚体构成的保护板(支承板)等。
〈第7实施方式〉
另外，在本说明书中，如前所述，本发明不仅涉及以上述的第1电路板至第6电路板为代表的本发明的各种实施方式的挠性印刷电路板(本发明电路板)，还涉及包括本发明电路板和裸芯片的接合体。本发明的第7实施方式的接合体(以下有时称为“第7接合体”)是包括上述的第1电路板1a至第6电路板1f中的任一者的本发明电路板和裸芯片的接合体。本发明电路板是假定将一个或两个以上的裸芯片2安装于第1面3a而制作的。本发明的接合体(本发明接合体)是在本发明电路板实际安装了裸芯片的复合体。本发明接合体中的挠性印刷电路板的部分包括上述的本发明电路板的结构。因而，通过将其与裸芯片2接合，能够起到与本发明电路板所具有的作用效果相同的作用效果。
图8是表示包括各种实施方式的本发明电路板中的图5所例示的第4电路板1d和裸芯片2的第7接合体7a的例子的局部剖视图。在图8中，放大地描画出挠性印刷电路板1和裸芯片2的接合部分。裸芯片2的凸块2a和设于与其相对的位置的第1导电图案4的第1电极部4a互相导通，两者至少在该导通的部分接合。作为使凸块2a和第1电极部4a导通的手段，能够采用导电性糊剂、焊料或其他公知的手段。此外，如上所述，作为确保第1连接盘4b和第2连接盘5b经由通孔3d导通的手段，例如，能够使用未图示的跳线、鸡眼、导电性糊剂或镀敷等的手段。
图9是包括各种实施方式的本发明电路板中的图6所例示的第5电路板1e和裸芯片2的第7接合体7b的例子的局部剖视图。在图9中，作为挠性印刷电路板，代替第4电路板1d，使用还包括以覆盖第2导电图案5的至少局部的方式设置的绝缘层10的第5电路板1e。由此，即使在例如如图12所例示的那样使挠性印刷电路板大幅度地弯曲的情况下，也能够降低第2导电图案5和周边的构件导通、第2导电图案5彼此互相导通的可能性。其结果是，能够降低因上述这样的意外的导通而引起的裸芯片2发生意外的误动作的可能性。
此外，如上所述，通过还包括绝缘层10从而能够提高第5电路板1e的刚性。因而，在第7接合体7b中，能够抑制第5电路板1e的弯曲所带来的挠曲，防止第2导电图案5与周边的构件的过度的靠近和/或第2导电图案5彼此的过度的靠近。其结果是，例如即使在产生具有较高的电压的噪声等的情况下，也能够降低第2导电图案5与周边的构件之间和/或第2导电图案5彼此之间的放电的产生，降低因该放电而引起的裸芯片2的意外的误动作等。
〈第8实施方式〉
本发明的第8实施方式的接合体(以下有时称为“第8接合体”)是在上述的第7接合体的基础上利用各向异性导电膜(Anisotropic Conductive Film，ACF)达成凸块2a和第1电极部4a的导通的接合体。各向异性导电膜是由在表面具有绝缘层且混合分散有金属颗粒的热固性树脂成形为膜状而成的膜。若在凸块2a和第1电极部4a之间夹着各向异性导电膜且一边利用加热器等加热一边施加压力，则在施加了较大的压力的部分，分散在膜内的金属颗粒互相接触，从而破坏绝缘，形成导通的路径。在未施加压力的部分，利用绝缘层来阻碍导通，因此保持绝缘。通过使用各向异性导电膜，能够利用一次加热和加压来实现多个电极间的导通，因此，能够抑制以上述的第7接合体7a和7b为代表的本发明接合体的制造成本。
在图10和图11所例示的第8接合体7c和第8接合体7d中，在第1电极部4a的背侧(即，第1面3a的相反侧的面即第2面3b)设有虚设电极5c。通过设置自绝缘基板3的第2面3b突出的虚设电极5c，与未设置虚设电极5c的情况相比，局部地提高向夹在凸块2a和第1电极部4a之间的各向异性导电膜2c施加的压力。由此，能够更可靠地实现各向异性导电膜2c的导通。在除了凸块2a和第1电极部4a以外的部分没有突出部，因此，裸芯片2的上表面和第1导体图案4没有导通。以更可靠地防止裸芯片2的上表面和第1导体图案4的导通为目的，能够在裸芯片2的表面中的除了凸块2a以外的部分设置绝缘覆膜(保护层)。
另外，例如，当由于某些原因而使设置于裸芯片2的上表面的绝缘覆膜存在破损或剥离的部位的情况下，若在该部位对各向异性导电膜2c施加较大的压力，则有可能在各向异性导电膜2c的内部分散的金属颗粒进入该部位而互相接触，从而破坏绝缘。因此，也可以是，还在第1面3a上的安装区域的除了第1电极部4a以外的部分的至少局部(例如，由第1电极部4a围起来的部分)设置绝缘覆膜(保护层)。由此，能够更可靠地防止裸芯片2的上表面和第1导体图案4的导通。
〈第9实施方式〉
另外，在本说明书中，如前所述，本发明不仅涉及以上述的第1电路板至第6电路板为代表的本发明的各种实施方式的挠性印刷电路板(本发明电路板)以及以第7接合体和第8接合体为代表的本发明的各种实施方式的接合体(本发明接合体)，还涉及具有本发明接合体的压力传感器。本发明的第9实施方式的压力传感器(以下有时称为“第9传感器”)是具有以上述的第7接合体或第8接合体为代表的本发明接合体且裸芯片为应变传感器的压力传感器。
图12是表示作为具有本发明接合体的第9传感器的压力传感器8的例子的整体剖视图。压力传感器8包括划分与欲测量压力的流体的流路连通的空间的隔膜。而且，在该隔膜或与该隔膜机械接合的弹性构件的表面接合有作为应变传感器的裸芯片2。利用应变传感器检测根据流体的压力而产生的隔膜的变形，从而能够测量流体的压力。作为应变传感器即裸芯片2，例如，能够使用专利文献4所记载的包括多个电阻元件的应变传感器等。通过气密地构成隔膜的不与流体接触的那一侧，能够实现不受压力传感器8的外部的气压的影响的绝对压力传感器。
作为使裸芯片2和外部电极6导通的挠性印刷电路板1，例如能够使用图7所例示的第6电路板1f等本发明电路板。通过在裸芯片2和挠性印刷电路板1之间夹着各向异性导电膜进行加热压接，能够组装包括这两者的本发明接合体。接着，例如在使图7所例示的第2电极部5a和外部电极6导通之后，使挠性印刷电路板1大幅度地弯曲而***收纳盒的狭窄的空间内，之后，通过焊接收纳盒，能够组装图12所示的压力传感器8。
容纳在图12所例示的压力传感器8的气密空间的挠性印刷电路板1在两个部位大幅度地弯曲。由于该弯曲的影响，挠性印刷电路板1在裸芯片2的附近，以绝缘基板3的第1面3a靠近与隔膜机械接合的弹性体的表面的方式变形。然而，在构成作为挠性印刷电路板1的本发明电路板的绝缘基板3的第1面3a，仅在裸芯片2的安装区域3c的内部设有第1导电图案4，在除此以外的部分未设有导电图案。此外，第2导电图案5设于绝缘基板3的与第1面3a相反的一侧的第2面3b。因而，无论挠性印刷电路板1欲如何弯曲，第1导电图案4和第2导电图案5都不与裸芯片2的边缘导通。由此，能够制造可靠性较高的压力传感器8。
〈第10实施方式〉
另外，在本说明书中，如前所述，本发明不仅涉及以上述的第1电路板至第6电路板为代表的本发明的各种实施方式的挠性印刷电路板(本发明电路板)、以第7接合体和第8接合体为代表的本发明的各种实施方式的接合体(本发明接合体)以及以第9传感器为代表的本发明的各种实施方式的传感器(本发明传感器)，还涉及具有本发明传感器的质量流量控制装置。本发明的第10实施方式的质量流量控制装置(以下有时称为“第10装置”)是具有以上述的第9传感器为代表的本发明传感器作为压力传感器且利用该压力传感器监测流体的压力的质量流量控制装置的发明。
本发明装置例如包括设于主体的流体的流路、监测在流路流动的流体的流量的单元、作为监测流体的压力的单元的本发明传感器(例如，压力传感器8)以及控制流体的流量的单元。本发明传感器也可以构成用于监测流体的流量的单元的一部分。根据本发明，使用组装了具有较高的可靠性的本发明传感器的质量流量控制装置准确地监测流体的压力，从而能够提高流体的流量的测量精度、根据压力的变动准确地控制流体的流量。
实施例
根据以下所示的实施例对本发明的效果详细地进行说明。另外，以下的说明只不过是具体地例示了本发明的效果，用于实施本发明的方式并不限定于以下所说明的实施例的内容。
(1)评价用传感器的结构
使用本发明的挠性印刷电路板(本发明电路板)以及现有技术的挠性印刷电路板(以往电路板)和作为应变传感器的裸芯片，作为评价用传感器分别制造了作为本发明的压力传感器的实施例1和实施例2以及作为现有技术的压力传感器的比较例1。
具体地说，如后述的表1所列举的那样，在实施例1和实施例2中，作为挠性印刷电路板采用图7所例示的第6电路板1f，作为应变传感器采用图2所例示的裸芯片2。其中，在实施例1中，采用在设有凸块2a的面不存在测试用电极2b的裸芯片2，在实施例2中，采用在设有凸块2a的面存在测试用电极2b的裸芯片2。
另一方面，在比较例1中，作为挠性印刷电路板采用图3所例示的现有技术的挠性印刷电路板(以往电路板1’)，作为应变传感器采用图2所例示的裸芯片2。其中，在比较例1中，混杂了在设有凸块2a的面不存在测试用电极2b的裸芯片2和在设有凸块2a的面存在测试用电极2b的裸芯片2。
根据上述结构，在实施例1和实施例2中，仅在挠性印刷电路板的第1面3a的安装区域3c的内部设置第1导电图案，与此相对，在比较例1中，不仅在挠性印刷电路板的第1面3a的安装区域3c的内部设置第1导电图案，也在安装区域3c的外部设置第1导电图案。另外，在实施例1、实施例2以及比较例1中的任一者中，裸芯片2的安装区域3c的形状为一边是2.5mm的正方形。
(2)挠性印刷电路板的制作
以下对使用于各评价用传感器的挠性印刷电路板的制作顺序进行说明。首先，准备在具有30μm厚度的由聚酰亚胺膜形成的绝缘基板3的第1面3a和第2面3b层叠了具有10μm厚度的轧制铜箔的覆铜层压板，并贯穿设置通孔3d。之后，通过通孔镀敷加工处理实现了能够经由通孔3d使第1面3a侧和第2面3b侧导通的状态。
接着，对于实施例1和实施例2，在印刷了与图1所例示的第1导电图案4和图4所例示的第2导电图案5相对应的抗蚀图案之后，利用蚀刻去掉轧制铜箔的不需要的部分。接着，利用粘接剂将聚酰亚胺膜接合(粘贴)于除了第1导电图案4的第1电极部4a和第2导电图案5的第2电极部5a以外的部分。即，在实施例1和实施例2所包括的第6电路板1f中，由聚酰亚胺膜形成了图6所例示的第5电路板1e所包括的绝缘层10。而且，利用化学镀分别在第1电极部4a和第2电极部5a的表面依次形成具有1μm厚度的镀镍层和具有0.03μm厚度的镀金层。
另一方面，对于比较例1，在印刷了与图3所例示的第1导电图案4’相对应的抗蚀图案之后，利用蚀刻去掉轧制铜箔的不需要的部分。接着，在除了第1导电图案4’的第1电极部4a’以外的部分印刷抗蚀图案。其中，如前所述，由于在技术上难以仅避开与凸块2a相对的位置来高精度地设置抗蚀图案(绝缘覆膜)，因此，在比较例1中，在安装区域3c的附近形成有露出第1导电图案4’的部分。而且，与实施例1和实施例2同样地，利用化学镀在第1电极部4a’的表面依次形成具有1μm厚度的镀镍层。
(3)接合体的组装
接着，使用上述的各种挠性印刷电路板和裸芯片2分别组装图12所例示的压力传感器8，从而分别组装实施例1和实施例2以及比较例1的评价用传感器。
具体地说，如图12所例示地那样，准备以划分与欲进行测量的流体的流路连通的空间的方式设于主体的隔膜和与该隔膜机械接合的弹性构件，在该弹性构件的表面接合了裸芯片2的未形成有凸块2a的面。接着，在裸芯片2的形成有凸块2a的面载置各向异性导电膜，再在其上以裸芯片2和安装区域3c重叠的方式(即，以裸芯片2的凸块2a和第1电极部4a或第1电极部4a’相对的方式)载置上述的各种挠性印刷电路板。在这样进行了对位的状态下，一边利用加热器加热一边施加压力，从而使裸芯片2的凸块2a和各种挠性印刷电路板的第1电极部4a或第1电极部4a’导通，将裸芯片2安装于各种挠性印刷电路板。这样，组装了实施例1和实施例2以及比较例1的各种接合体。
(4)评价用传感器的组装
接着，准备包括图12所例示这样的外部电极6的收纳盒，将构成实施例1和实施例2的接合体的第6电路板1f的第2电极部5a与外部电极6进行电接合。另一方面，对于比较例1，将构成接合体的以往电路板1’的未图示的电极部和外部电极6进行电接合。接着，如图12所例示地那样，一边使各种挠性印刷电路板弯曲，一边将包含各种接合体、隔膜以及弹性构件的主体组装于收纳盒，焊接主体和收纳盒，从而组装各种评价用传感器。在以下的表1中列举出对这样组装而成的实施例1和实施例2以及比较例1的评价用传感器的结构。
【表1】
Figure BDA0002992027400000221
(5)绝缘性评价A
对上述这样得到的实施例1和实施例2以及比较例1的各种评价用传感器，进行以下所示的a)和b)的电阻值测量，将检测出来的电阻值超过各自的基准值的判断为“合格”，将检测出来的电阻值为各自的基准值以下的判断为“不合格”。各评价用传感器的判断结果也列举在表1中。
a)外部电极间的电阻值测量
利用数字万用表测量外部电极6中的与裸芯片2的接地导通的一个外部电极和其他8个外部电极之间的电阻。
b)外部电极和收纳盒之间的电阻值测量
使用与上述a)相同的测量器(数字万用表)和绝缘电阻计(施加电压＝125V)，测量评价用传感器的收纳盒和9个外部电极6之间的电阻。
对于实施例1和实施例2的评价用传感器，上述a)的电阻值测量的结果是，在所有的评价用传感器中，检测出比3MΩ大的电阻值。此外，上述b)的数字万用表的电阻值测量的结果是，在所有的评价用传感器中，检测出比600MΩ大的电阻值。而且，上述b)的绝缘电阻计的电阻值测量的结果是，在所有的评价用传感器中，检测出比250MΩ大的电阻值。即，实施例1和实施例2的评价用传感器均示出超过测量器的检测极限的充分大的电阻值。
如以上所述，确认了：在所有的实施例1的评价用传感器(59个)和实施例2的评价用传感器(48个)中，没有产生因意外的导通引起的电阻值的降低，判断为“合格”。即，确认了：在仅在第1面3a的安装区域3c的内部设有第1导电图案的本发明的挠性印刷电路板(本发明电路板)安装了裸芯片2而成的压力传感器中，不存在第1导电图案4和裸芯片2之间的不经由凸块2a的意外的导通。
另一方面，对于比较例1的评价用传感器，上述a)和b)的电阻值测量的结果是，虽然499个评价用传感器中的480个被判断为“合格”，但是由于剩余的19个示出了基准值以下的电阻值，因此被判断为“不合格”。即，判断为，在不仅在第1面3a的安装区域3c的内部设有第1导电图案也在安装区域3c的外部设有第1导电图案的现有技术的挠性印刷电路板(以往电路板)安装了裸芯片2而成的压力传感器中，发生了第1导电图案4’和裸芯片2之间的不经由凸块2a的意外的导通。
(6)绝缘性评价B
接着，作为实施例3的评价用传感器，选择包括具有测试用电极的裸芯片2和本发明电路板的实施例2的评价用传感器，作为比较例2的评价用传感器，选择包括测试用电极的有无混合存在的裸芯片2和以往电路板的比较例1的评价用传感器中的上述绝缘性评价A(即，上述a)和b)的电阻值测量的评价)中被判断为“合格”的个体。
对于各个被上述这样选择的实施例3和比较例2的评价用传感器，切断主体和收纳盒的焊接部而露出挠性印刷电路板，在向裸芯片2供电的状态下使用镊子使挠性印刷电路板变形而进行靠近裸芯片2的边缘的测试。
上述测试的结果是，对于实施例3的评价用传感器，在所有12个评价用传感器中，裸芯片2的动作没有发生异常(合格率＝100％)。另一方面，对于比较例2的评价用传感器，在所有12个评价用传感器中，裸芯片2转移到用于电路保护的断电模式，不能继续正常的动作(合格率＝0％)。
(7)综合评价
根据以上的结果，在包括本发明的挠性印刷电路板(本发明电路板)的压力传感器中，不管裸芯片中的测试用电极存在与否，都能够实现优异的绝缘性和可靠性。由此确认了，根据第1导电图案4仅设于裸芯片2的安装区域3c的内部的本发明电路板，能够可靠地防止裸芯片2的边缘以及测试用电极2b与挠性印刷电路板的导电图案的意外的电接触和容纳盒与导电图案的意外的电接触。
另一方面，确认了：在包括第1导电图案4不仅设于裸芯片2的安装区域3c的内部也设于外部的以往电路板的压力传感器中，无法可靠地防止与挠性印刷电路板的导电图案导通的外部电极间的意外的导通和外部电极与容纳盒的意外的导通(绝缘性评价A)。此外，确认了：在使用镊子使挠性印刷电路板变形而靠近裸芯片2的边缘的情况下，在全部的情况下，裸芯片2的动作发生异常。即，确认了：在包括以往电路板的压力传感器中，难以实现优异的绝缘性和可靠性。
以上，以说明本发明为目的，有时参照附图对具有特定结构的几个实施方式和实施例进行了说明，但不应解释为本发明的范围限定于这些例示的实施方式和实施例，在权利要求书和说明书所记载的内容的范围内，当然也能够加以适当地修改。
附图标记说明
1、挠性印刷电路板；1a、挠性印刷电路板(本发明的第1实施方式)；1c、挠性印刷电路板(本发明的第3实施方式)；1d、挠性印刷电路板(本发明的第4实施方式)；1e、挠性印刷电路板(本发明的第5实施方式)；1f、挠性印刷电路板(本发明的第6实施方式)；1’、挠性印刷电路板(现有技术)；2、裸芯片；2a、凸块；2b、测试用电极；2c、各向异性导电膜(ACF)；3、绝缘基板；3a、第1面；3b、第2面；3c、安装区域；3d、通孔；4、第1导电图案；4a、第1电极部；4b、第1连接盘；4c、细长的导电图案；4’、第1导电图案(现有技术)；4a’、第1电极部(现有技术)；4c’、细长的导电图案；5、第2导电图案；5a、第2电极部；5b、第2连接盘；5c、虚设电极；5d、细长的导电图案；6、外部电极；7、接合体(本发明)；7a、接合体(包含第4电路板1d)；7b、接合体(包含第5电路板1e)；7c、接合体(包含第4电路板1d和ACF)；7d、接合体(包含第5电路板1e和ACF)；8、压力传感器；9、芯片电阻；10、绝缘层。

Claims (10)

1.一种挠性印刷电路板(1a)，其特征在于，
该挠性印刷电路板(1a)具有：
绝缘基板(3)，其包括供裸芯片(2)安装的表面即第1面(3a)和位于所述第1面(3a)的相反侧的表面即第2面(3b)；以及
一个或两个以上的第1导电图案(4)，该第1导电图案(4)设于所述第1面(3a)，包括第1电极部(4a)，该第1电极部(4a)配置于在所述裸芯片(2)安装于所述第1面(3a)的状态即安装状态下与所述裸芯片(2)的凸块(2a)导通的位置，
所述第1导电图案(4)仅设于在所述安装状态下与所述裸芯片(2)相对的区域即安装区域(3c)的内部。
2.根据权利要求1所述的挠性印刷电路板(1a)，其特征在于，
所述裸芯片(2)包括测试用电极(2b)，
所述第1导电图案(4)避开与所述测试用电极(2b)相对的位置地设置。
3.根据权利要求1或2所述的挠性印刷电路板(1a)，其特征在于，
该挠性印刷电路板(1c)具有：
一个或两个以上的通孔(3d)，该通孔(3d)贯穿所述绝缘基板(3)；以及
第2导电图案(5)，其设于所述第2面(3b)，
所述第1导电图案(4)和所述第2导电图案(5)经由所述通孔(3d)导通。
4.根据权利要求3所述的挠性印刷电路板(1c)，其特征在于，
在该挠性印刷电路板(1d)中，所述第1导电图案(4)包括一个或两个以上的第1连接盘(4b)，
所述第2导电图案(5)包括一个或两个以上的第2连接盘(5b)，
所述第1连接盘(4b)和所述第2连接盘(5b)经由所述通孔(3d)导通。
5.根据权利要求3或4所述的挠性印刷电路板(1c、1d)，其特征在于，
该挠性印刷电路板(1e)还包括绝缘层(10)，该绝缘层(10)以覆盖所述第2导电图案的至少局部的方式设置。
6.根据权利要求3～5中任一项所述的挠性印刷电路板(1c、1d、1e)，其特征在于，
在该挠性印刷电路板(1f)中，所述第2导电图案(5)包括用于与外部电极(6)导通的第2电极部(5a)。
7.一种接合体(7a、7b)，其特征在于，
该接合体(7a、7b)包括：
权利要求1～6中任一项所述的挠性印刷电路板(1a、1c、1d、1e、1f)；以及
裸芯片(2)。
8.根据权利要求7所述的接合体(7a、7b)，其特征在于，
在该接合体(7c、7d)中，利用各向异性导电膜实现所述凸块(2a)和所述第1电极部(4a)的导通。
9.一种压力传感器(8)，其特征在于，
该压力传感器(8)具有权利要求7或权利要求8所述的接合体(7)，
所述裸芯片(2)是应变传感器。
10.一种质量流量控制装置，其特征在于，
该质量流量控制装置具有权利要求9所述的压力传感器(8)，
该质量流量控制装置构成为利用所述压力传感器(8)监测流体的压力。
CN201980063086.3A 2018-09-25 2019-09-20 挠性印刷电路板、接合体、压力传感器及质量流量控制装置 Pending CN112771657A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-178800 2018-09-25
JP2018178800 2018-09-25
PCT/JP2019/036907 WO2020066872A1 (ja) 2018-09-25 2019-09-20 フレキシブルプリント配線板、接合体、圧力センサ及び質量流量制御装置

Publications (1)

Publication Number Publication Date
CN112771657A true CN112771657A (zh) 2021-05-07

Family

ID=69950089

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980063086.3A Pending CN112771657A (zh) 2018-09-25 2019-09-20 挠性印刷电路板、接合体、压力传感器及质量流量控制装置

Country Status (5)

Country Link
US (1) US11895776B2 (zh)
JP (1) JP7207415B2 (zh)
KR (1) KR20210064212A (zh)
CN (1) CN112771657A (zh)
WO (1) WO2020066872A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI767817B (zh) * 2021-08-09 2022-06-11 頎邦科技股份有限公司 雙面銅之軟性電路板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218289A (zh) * 1997-11-21 1999-06-02 日本电气株式会社 半导体器件
CN1259008A (zh) * 1998-12-21 2000-07-05 精工爱普生株式会社 电路基板及使用它的显示装置、以及电子设备
CN1662130A (zh) * 2004-02-26 2005-08-31 阿尔卑斯电气株式会社 挠性印刷布线板
JP2005340292A (ja) * 2004-05-24 2005-12-08 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
CN1234794C (zh) * 2000-11-30 2006-01-04 索尼化学株式会社 连接材料
US20060213684A1 (en) * 2005-03-22 2006-09-28 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board, method for fabricating flexible printed wiring board, and semiconductor device
WO2009034793A1 (ja) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation フレキシブル配線基板及びベアチップ実装方法
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
CN107110727A (zh) * 2014-10-07 2017-08-29 日立金属株式会社 压力传感器和差压传感器以及使用它们的质量流量控制装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897278B2 (ja) 2001-04-05 2007-03-22 カシオマイクロニクス株式会社 フレキシブル配線基板の製造方法
WO2007105763A1 (ja) 2006-03-14 2007-09-20 Sharp Kabushiki Kaisha 回路基板、電子回路装置及び表示装置
JP5953974B2 (ja) 2011-09-15 2016-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR101244318B1 (ko) * 2011-12-06 2013-03-15 삼성디스플레이 주식회사 표시장치용 회로기판 및 이를 포함하는 표시장치
WO2013160989A1 (ja) 2012-04-23 2013-10-31 株式会社日立製作所 ひずみセンサチップ実装構造体、ひずみセンサチップおよびひずみセンサチップ実装構造体の製造方法
JP7295373B2 (ja) * 2018-09-28 2023-06-21 日亜化学工業株式会社 プリント回路板及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1218289A (zh) * 1997-11-21 1999-06-02 日本电气株式会社 半导体器件
CN1259008A (zh) * 1998-12-21 2000-07-05 精工爱普生株式会社 电路基板及使用它的显示装置、以及电子设备
CN1234794C (zh) * 2000-11-30 2006-01-04 索尼化学株式会社 连接材料
CN1662130A (zh) * 2004-02-26 2005-08-31 阿尔卑斯电气株式会社 挠性印刷布线板
JP2005340292A (ja) * 2004-05-24 2005-12-08 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
US20060213684A1 (en) * 2005-03-22 2006-09-28 Mitsui Mining & Smelting Co., Ltd. Flexible printed wiring board, method for fabricating flexible printed wiring board, and semiconductor device
WO2009034793A1 (ja) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation フレキシブル配線基板及びベアチップ実装方法
CN101986426A (zh) * 2009-07-28 2011-03-16 瑞萨电子株式会社 半导体器件制造方法
CN107110727A (zh) * 2014-10-07 2017-08-29 日立金属株式会社 压力传感器和差压传感器以及使用它们的质量流量控制装置

Also Published As

Publication number Publication date
JPWO2020066872A1 (ja) 2021-08-30
WO2020066872A1 (ja) 2020-04-02
US20220039262A1 (en) 2022-02-03
JP7207415B2 (ja) 2023-01-18
US11895776B2 (en) 2024-02-06
KR20210064212A (ko) 2021-06-02

Similar Documents

Publication Publication Date Title
JP6983527B2 (ja) 電流検出用抵抗器
US20070158855A1 (en) Semiconductor-element mounting substrate, semiconductor device, and electronic equipment
EP2312921B1 (en) Interconnect board, printed circuit board unit, and method
US20200335429A1 (en) Flexible printed circuit board and method of manufacturing flexible printed circuit board
JP2018107370A (ja) 半導体装置
US20050280018A1 (en) Light-emitting diode
JP4070470B2 (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
TWI618199B (zh) 佈線基板
JP2009200113A (ja) シールド配線回路基板
CN110402492B (zh) 柔性导电粘合
CN112771657A (zh) 挠性印刷电路板、接合体、压力传感器及质量流量控制装置
US11081436B2 (en) Component carrier with integrated strain gauge
CN112449488A (zh) 电路板及电子设备
JP2001007252A (ja) 半導体装置およびその製造方法
TWI749359B (zh) 配線基板
US10978364B2 (en) Semiconductor module
JP6899246B2 (ja) 電子部品
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
US20180122537A1 (en) Electronic component
JPH08191128A (ja) 電子装置
JP2000002746A (ja) プローブ構造
JP2733359B2 (ja) テストヘッド構造
JP2017117995A (ja) 電子装置
JP2005268404A (ja) 回路モジュール
JP2798067B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Bomeilicheng Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: HITACHI METALS, Ltd.

CB02 Change of applicant information