CN112750929A - 一种p-gan层改性的led芯片及其制作方法 - Google Patents

一种p-gan层改性的led芯片及其制作方法 Download PDF

Info

Publication number
CN112750929A
CN112750929A CN202110102443.1A CN202110102443A CN112750929A CN 112750929 A CN112750929 A CN 112750929A CN 202110102443 A CN202110102443 A CN 202110102443A CN 112750929 A CN112750929 A CN 112750929A
Authority
CN
China
Prior art keywords
gan layer
layer
led chip
gan
ito transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110102443.1A
Other languages
English (en)
Inventor
陈明飞
刘永成
王金科
郭梓旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enam Optoelectronic Material Co ltd
Original Assignee
Enam Optoelectronic Material Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enam Optoelectronic Material Co ltd filed Critical Enam Optoelectronic Material Co ltd
Priority to CN202110102443.1A priority Critical patent/CN112750929A/zh
Publication of CN112750929A publication Critical patent/CN112750929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种P‑GAN层改性的LED芯片及其制作方法,该LED芯片从下至上依次包括以下各层:外延片、ITO透明导电层和顶层;其中,所述外延片上表面为P‑GaN层;所述P‑GaN层需经过等离子体轰击改性处理。其通过对P‑GaN层进行改性,破坏了P‑GaN层表面的晶体结构,降低了ITO透明导电层与P‑GaN层表面的界面能,提高了ITO透明导电层的“空穴”注入效率,从而降低了LED芯片正向电压和提升了LED芯片亮度。

Description

一种P-GAN层改性的LED芯片及其制作方法
技术领域
本发明涉及光电子技术领域,具体涉及一种P-GAN层改性的LED芯片及其制作方法。
背景技术
发光二极管(Light-Emitting Diode,简称LED)是一种将电能转化为光能的半导体电子器件。随着第三代半导体技术的蓬勃发展,半导体照明以节能、环保、亮度高、寿命长等优点,成为社会发展的焦点,也带动了整个行业上中下游产业的快速发展。
ⅢA-VA族化合物半导体材料是当前主流的用于制作LED芯片的半导体材料,其中以氮化镓基材料和铝镓铟磷基材料最为普遍。传统的P型ⅢA-VA族化合物半导体材料的电流扩展性能较差,为了使电流能够均匀的注入发光层,通常的做法是在P型ⅢA-VA族化合物半导体材料层上添加一层透明导电层。
ITO(纳米铟锡金属氧化物)薄膜具有高的穿透率和低的面电阻率,广泛应用于LED领域,作为LED芯片工艺中的透明导电层。ITO和P-GaN之间存在功函数差异,其中ITO约为4.7eV,P-GaN约为7.2eV,使得ITO透明导电层作为P-GaN层的电流扩散层会产生巨大的接触势垒。增加LED芯片的驱动电压,影响发光效率。
因此,需要一种新的LED芯片及其制作方法,该芯片的驱动电压低和亮度高。
发明内容
本发明要解决的第一个技术问题为:一种P-GAN层改性的LED芯片,该芯片的驱动电压低和亮度高。
本发明要解决的第二个技术问题为:上述P-GAN层改性的LED芯片的制作方法。
为解决上述第一个技术问题,本发明提供的技术方案为:一种P-GAN层改性的LED芯片,从下至上依次包括以下各层:外延片、ITO透明导电层和顶层;
其中,所述外延片上表面为P-GaN层;
所述P-GaN层需经过等离子体轰击改性处理。
ITO透明导电层沉积时,在真空环境下,先使用等离子体轰击基底表面,再沉积ITO透明导电层。调整合适的等离子体轰击工艺,破坏了P-GaN层表面的晶体结构,降低了ITO透明导电层与P-GaN层表面的界面能,使沉积的ITO原子团与P-GaN层表面的原子发生了键合。又增加了P-GaN层表面的粗糙度,使沉积的ITO原子团与P-GaN层表面的接触面积增加。提高了ITO透明导电层的“空穴”注入效率,降低了LED芯片正向电压,提升了LED芯片亮度。
根据本发明的一些实施方式,所述P-GAN层改性的LED芯片分为P区(Ⅰ)和N区(Ⅱ)。
根据本发明的一些实施方式,所述外延片由下至上依次由以下各层构成:衬底、缓冲GaN层、N-GaN层和量子阱层。
根据本发明的一些实施方式,所述外延片上表面部分区域为所述P-GaN层,剩余部分区域为所述N-GaN层。
根据本发明的一些实施方式,所述顶层由以下各层构成:钝化层、P型电极和N型电极。
根据本发明的一些实施方式,所述钝化层蚀刻有延伸至所述ITO透明导电层的P区电极槽,所述钝化层蚀刻有延伸至所述N-GaN层的N区电极槽。
根据本发明的一些实施方式,所述P型电极与所述ITO透明导电层相连。
根据本发明的一些实施方式,所述N型电极与所述N-GaN层相连。
根据本发明的一些实施方式,所述P型电极为Cr、Ni、Al、Ti、Ag、Pt和Au中至少一种。
根据本发明的一些实施方式,所述N型电极为Cr、Ni、Al、Ti、Ag、Pt和Au中至少一种。
根据本发明实施方式的P-GAN层改性的LED芯片,至少具备如下有益效果:本发明的LED芯片通过使用等离子体轰击P-GaN层,实现了P-GaN层的改性,再沉积ITO透明导电层;破坏了P-GaN层表面的晶体结构,降低了ITO透明导电层与P-GaN层表面的界面能,使沉积的ITO原子团与P-GaN层表面的原子发生了键合;又增加了P-GaN层表面的粗糙度,使沉积的ITO原子团与P-GaN层表面的接触面积增加;提高了ITO透明导电层的“空穴”注入效率,降低了LED芯片正向电压,提升了LED芯片亮度。
为解决上述第二个技术问题,本发明提供的技术方案为,上述P-GAN层改性的LED芯片的制作方法,包括以下步骤:
S1、取一外延片,所述外延片自下而上依次包括:衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层;
S2、沉积ITO透明导电层:在真空环境下,先使用等离子体轰击所述外延片表面,对所述外延片表面的P-GaN层进行改性,再沉积ITO透明导电层;
S3、表面图形化;
S4、沉积钝化层;
S5、蒸镀P型电极和N型电极;
S6、退火;
S7、制片:减薄、切割和检验后,制得所述P-GAN层改性的LED芯片。
根据本发明的一些实施方式,所述外延片需清洗。
根据本发明的一些实施方式,所述清洗为超声清洗。
通过超声波清洗技术去除表面的有机杂质和金属离子。
根据本发明的一些实施方式,所述超声清洗的清洗剂为H2SO4溶液、H2O2溶液、氢氟酸溶液、盐酸和氨水中的至少一种。
根据本发明的一些实施方式,所述超声清洗的清洗剂为H2SO4溶液、H2O2溶液和H2O的混合溶液;优选地,所述H2SO4溶液的质量浓度约为98%;优选地,所述H2O2溶液的质量浓度为30%~40%;优选地,所述H2SO4溶液、H2O2溶液和H2O的体积比为2~10:1:1。
根据本发明的一些实施方式,所述步骤S2中真空环境的压强为7.5×10-5Torr~7.5×10-4Torr。
根据本发明的一些实施方式,所述步骤S2中等离子体为氩气。
根据本发明的一些实施方式,所述步骤S2中等离子体放电的电压为150V~180V。
根据本发明的一些实施方式,所述步骤S2中等离子体放电的电流为4A~6A。
根据本发明的一些实施方式,所述步骤S2中等离子体放电的时间为25s~45s。
根据本发明的一些实施方式,所述ITO透明导电层的沉积方式为电子枪蒸镀、磁控溅射和RPD(反应等离子沉积)中的至少一种。
根据本发明的一些实施方式,所述ITO透明导电层的沉积源为In2O3与SnO2的混合物。
根据本发明的一些实施方式,所述ITO透明导电层的沉积过程中腔室气压为2.0×10-6Torr~7.5×10-6Torr。
根据本发明的一些实施方式,所述ITO透明导电层的沉积过程中沉积速率为0.02nm/s~0.12nm/s。
根据本发明的一些实施方式,所述ITO透明导电层的沉积温度为260℃~350℃。
根据本发明的一些实施方式,所述ITO透明导电层的沉积厚度为100nm~300nm。
根据本发明的一些实施方式,所述表面图形化过程,包括以下操作:
(1)ITO透明导电层图形化:将所述ITO透明导电层经过光刻、刻蚀和去胶过程,将部分区域的ITO透明导电层去除;
(2)N区图形化:通过光刻、刻蚀、去胶过程,将N区的P-GaN层和量子阱层完全去除,再将N-GaN层部分去除,露出N区的N-GaN层。
根据本发明的一些实施方式,所述ITO透明导电层图形化操作中刻蚀为湿法刻蚀。
根据本发明的一些实施方式,所述N区图形化过程中的刻蚀为干法刻蚀。
根据本发明的一些实施方式,所述干法刻蚀为反应离子刻蚀和感应耦合等离子体刻蚀中的至少一种。
根据本发明的一些实施方式,所述沉积钝化层的过程,包括以下操作:
(1)通过等离子体增强化学气相沉积法在所述ITO透明导电层和所述N区N-GaN层上表面沉积所述钝化层;
(2)将所述钝化层进行光刻、刻蚀和去胶过程,将P区电极槽和N区电极槽的钝化层去除。
根据本发明的一些实施方式,所述电极图形化过程为:经过剥离和去胶,留下所述P区电极槽的P型电极和所述N区电极槽的N型电极。
根据本发明的一些实施方式,所述步骤S6退火过程中使用快速退火炉或高温炉管。
根据本发明的一些实施方式,所述步骤S6中退火的温度为400℃~600℃。
根据本发明的一些实施方式,所述步骤S6中退火的氛围为N2
根据本发明的一些实施方式,所述步骤S6中退火的时间为1min~3min。
根据本发明实施方式的P-GAN层改性的LED芯片的制作方法,至少具备如下有益效果:本发明的制作方法操作简便,适宜于大规模工业化应用。
附图说明
图1为本发明实施例所制得P-GAN层改性的LED芯片结构示意图。
标号说明:
1、衬底;2、缓冲层;3、N-GaN层;4、量子阱层;5、改性P-GaN层;6、ITO透明导电层;7、钝化层;8、P型电极;9、N型电极;Ⅰ、P区;Ⅱ、N区。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果,以下结合实施方式并配合附图予以说明。实施例中所使用的试验方法如无特殊说明,均为常规方法;所使用的材料、试剂等,如无特殊说明,均可从商业途径得到的试剂和材料。
本发明的实施例制得的P-GAN层改性的LED芯片的结构如图1所示:P-GAN层改性的LED芯片分为P区Ⅰ和N区Ⅱ;其中,P区Ⅰ从下往上依次包括衬底1、缓冲层2、N-GaN层3、量子阱层4、改性P-GaN层5、ITO透明导电层6和部分钝化层7;P型电极8位于钝化层的P区电极槽中;N区Ⅱ从下往上依次包括衬底1、缓冲层2、N-GaN层3和另一部分钝化层7;N型电极9位于钝化层的N区电极槽中。
本发明的实施例为:一种P-GAN层改性的LED芯片的制作方法,包括以下步骤:
S1、取一外延片,该外延片自下而上依次包括:衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层;其中,衬底为蓝宝石衬底,量子阱层为InGaN/GaN多量子阱层。
S2、外延片清洗:通过超声清洗外延片;其中,所述清洗剂为H2SO4溶液(质量分数98%)、H2O2溶液(质量分数35%)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为6:1:1)。
S3、在P-GaN层上沉积ITO透明导电层:在真空环境下,先使用等离子体轰击外延片表面,通入氩气、控制腔室气压为1×10-4Torr,等离子放电电压为150V、等离子放电电流为4A和放电时间为30s。再采用电子枪蒸镀ITO透明导电层,蒸镀源In2O3与SnO2的质量比为95:5,沉积温度为300℃、腔室气压为5×10-6Torr,沉积速率为0.07nm/s,膜层厚度为200nm。
S4、ITO透明导电层图形化:通过ITO透明导电层优化图形光刻、刻蚀、去胶过程,将N区、P-GaN层边缘的ITO透明导电层去除;其中,ITO透明导电层采用湿法刻蚀。
S5、N区图形化:通过ICP优化图形光刻、干法刻蚀、去胶,将N区的P-GaN层、量子阱层、N-GaN层上部去除,露出N区的N-GaN层;其中,干法刻蚀为反应离子刻蚀。
S6、通过等离子体增强化学气相沉积法在ITO透明导电层、N区N-GaN层上沉积SiO2钝化层。
S7、钝化层图形化:经过钝化层优化图形光刻、刻蚀、去胶,制作P区电极槽和N区电极槽,P区电极槽露出ITO透明导电层,N区电极槽露出N-GaN层。
S8、蒸镀P型电极和N型电极层:采用电子枪蒸镀金属电极,依次蒸镀各电极金属层;其中,腔体压力5×10-6Torr,沉积速率0.7nm/s;其中,P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/25nm/1000nm)。
S9、电极图形化:经过剥离、去胶,留下P型电极和N型电极。
S10、退火:温度500℃,N2气氛,退火2min。
S11、完成上述工序得到LED晶圆,晶圆经减薄、切割、检验制成P-GAN层改性的LED芯片。
本发明的对比例为:一种LED芯片的制作方法,包括以下步骤:
S1、取一外延片,该外延片自下而上依次包括,衬底、缓冲GaN层、N-GaN层、量子阱层以及P-GaN层。
S2、外延片清洗:通过超声清洗外延片;其中,所述清洗剂为H2SO4溶液(质量分数98%)、H2O2溶液(质量分数35%)和H2O的混合溶液(硫酸溶液、H2O2溶液和水的体积比为6:1:1)。
S3、在P-GaN层上沉积ITO透明导电层:采用电子枪蒸镀ITO透明导电层,蒸镀源In2O3与SnO2的质量比为95:5,沉积温度为300℃、腔室气压为5×10-6Torr,沉积速率为0.07nm/s,膜层厚度为200nm。
S4、ITO透明导电层图形化:通过ITO透明导电层优化图形光刻、刻蚀、去胶过程,将N区、P-GaN层边缘的ITO透明导电层去除;其中,ITO透明导电层采用湿法刻蚀。
S5、N区图形化:通过ICP优化图形光刻、干法刻蚀、去胶,将N区的P-GaN层、量子阱层、N-GaN层上部去除,露出N区的N-GaN层;其中,干法刻蚀为感应耦合等离子体刻蚀。
S6、通过等离子体增强化学气相沉积法在ITO透明导电层、N区N-GaN层上沉积SiO2钝化层。
S7、钝化层图形化:经过钝化层优化图形光刻、刻蚀、去胶,制作P区电极槽和N区电极槽,P型电极槽露出ITO透明导电层,N型电极槽露出N-GaN层。
S8、蒸镀P型电极和N型电极层:采用电子枪蒸镀金属电极,依次蒸镀各电极金属层;其中,腔体压力5×10-6Torr,沉积速率0.7nm/s;其中,P型电极和N型电极层均为Cr/Pt/Au(各层的厚度分别为10nm/25nm/1000nm)。
S9、电极图形化:经过剥离、去胶,留下P型电极和N型电极。
S10、退火:温度500℃,N2气氛,退火2min。
S11、完成上述工序得到LED晶圆,晶圆经减薄、切割、检验制成LED芯片。
在同一机台上,根据实施例和对比例的方法制作得到LED芯片,在相同的条件下将样品研磨切割成5mil×7mil的芯片颗粒,然后实施例和对比例在相同位置各自挑选晶粒,在相同的封装工艺下,封装成LED。使用电性能分析仪和光谱分析仪采用相同驱动电流测试样品的光电性能。光电性能测试结果见表1。
表1本发明实施例和对比例光电性参数对比表
检测项目 芯片尺寸(mil<sup>2</sup>) 主波长(nm) 正向电压(V) 光强(mcd) 良率(%)
实施例 5*7 457.3 2.39 54.3 91.6
对比例 5*7 457.3 2.45 58.9 91.6
通过表1的数据对比可以看出,实施例与对比例相比,正向电压从2.45V降低至2.39V,光强从54.3mcd提高到了58.9mcd,这说明本实施例制作的LED芯片,正向电压降低,光强明显提升。
综上所述,本发明提供的P-GAN层改性的LED芯片的制作方法,通过使用等离子体轰击P-GaN层,实现了P-GaN层的改性,再沉积ITO透明导电层;破坏了P-GaN层表面的晶体结构,降低了ITO透明导电层与P-GaN层表面的界面能,使沉积的ITO原子团与P-GaN层表面的原子发生了键合;又增加了P-GaN层表面的粗糙度,使沉积的ITO原子团与P-GaN层表面的接触面积增加;提高了ITO透明导电层的“空穴”注入效率,降低了LED芯片正向电压,提升LED芯片亮度。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等同变换,或直接或间接运用在相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种P-GAN层改性的LED芯片,其特征在于:从下至上依次包括以下各层:外延片、ITO透明导电层和顶层;
其中,所述外延片上表面为P-GaN层;
所述P-GaN层需经过等离子体轰击改性处理。
2.根据权利要求1所述的P-GAN层改性的LED芯片,其特征在于:所述外延片由下至上依次包括以下各层构成:衬底、缓冲GaN层、N-GaN层和量子阱层;其中,所述外延片上表面部分区域为所述P-GaN层,剩余部分区域为所述N-GaN层。
3.根据权利要求2所述的P-GAN层改性的LED芯片,其特征在于:所述顶层由以下各层构成:钝化层、P型电极和N型电极;其中,所述钝化层蚀刻有延伸至所述ITO透明导电层的P区电极槽,所述钝化层蚀刻有延伸至所述N-GaN层的N区电极槽。
4.根据权利要求3所述的P-GAN层改性的LED芯片,其特征在于:所述P型电极与所述ITO透明导电层相连。
5.根据权利要求3所述的P-GAN层改性的LED芯片,其特征在于:所述N型电极与所述N-GaN层相连。
6.根据权利要求4所述的P-GAN层改性的LED芯片,其特征在于:所述P型电极为Cr、Ni、Al、Ti、Ag、Pt和Au中至少一种。
7.根据权利要求5所述的P-GAN层改性的LED芯片,其特征在于:所述N型电极为Cr、Ni、Al、Ti、Ag、Pt和Au中至少一种。
8.一种制作如权利要求2至7任一项所述的P-GAN层改性的LED芯片的方法,其特征在于:包括以下步骤:
S1、取一外延片,所述外延片自下而上依次包括:衬底、缓冲GaN层、N-GaN层、量子阱层和P-GaN层;
S2、沉积ITO透明导电层:在真空环境下,先使用等离子体轰击所述外延片表面,对所述外延片表面的P-GaN层进行改性,再沉积ITO透明导电层;
S3、表面图形化;
S4、沉积钝化层;
S5、蒸镀P型电极和N型电极;
S6、退火;
S7、制片:减薄、切割和检验后,制得所述P-GAN层改性的LED芯片。
9.根据权利要求8所述的方法,其特征在于:所述步骤S2中等离子体轰击过程中工艺参数如下:放电电压为150V~180V;放电电流为4A~6A;放电时间为25s~45s。
10.根据权利要求8所述的方法,其特征在于:所述步骤S6中退火的温度为400℃~600℃;所述步骤S6中退火的氛围为N2气氛;所述步骤S6中退火的时间为1min~3min。
CN202110102443.1A 2021-01-26 2021-01-26 一种p-gan层改性的led芯片及其制作方法 Pending CN112750929A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110102443.1A CN112750929A (zh) 2021-01-26 2021-01-26 一种p-gan层改性的led芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110102443.1A CN112750929A (zh) 2021-01-26 2021-01-26 一种p-gan层改性的led芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN112750929A true CN112750929A (zh) 2021-05-04

Family

ID=75653105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110102443.1A Pending CN112750929A (zh) 2021-01-26 2021-01-26 一种p-gan层改性的led芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN112750929A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410362A (zh) * 2021-05-25 2021-09-17 长沙壹纳光电材料有限公司 一种led芯片及其制作方法与应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335204A (zh) * 2007-06-29 2008-12-31 北京大学 一种p型氮化镓的表面处理方法
CN103117344A (zh) * 2013-02-05 2013-05-22 海迪科(南通)光电科技有限公司 Led发光器件及其制备方法
CN104022200A (zh) * 2013-02-28 2014-09-03 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335204A (zh) * 2007-06-29 2008-12-31 北京大学 一种p型氮化镓的表面处理方法
CN103117344A (zh) * 2013-02-05 2013-05-22 海迪科(南通)光电科技有限公司 Led发光器件及其制备方法
CN104022200A (zh) * 2013-02-28 2014-09-03 山东浪潮华光光电子股份有限公司 一种GaN基发光二极管芯片及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113410362A (zh) * 2021-05-25 2021-09-17 长沙壹纳光电材料有限公司 一种led芯片及其制作方法与应用

Similar Documents

Publication Publication Date Title
US7829909B2 (en) Light emitting diodes and fabrication methods thereof
CN102157640B (zh) 具有p-GaN层表面粗化的GaN基LED芯片的制作方法
CN101789478B (zh) 一种发光二极管芯片及其制造方法
CN108231966A (zh) 一种具有反射镜的led芯片及其制作方法
CN105140368A (zh) 一种高性能led芯片及其制备方法
CN112750933B (zh) 一种led芯片及其制作方法
CN112750929A (zh) 一种p-gan层改性的led芯片及其制作方法
CN103137795B (zh) 一种GaN基发光二极管芯片晶胞的制备方法
KR101239852B1 (ko) GaN계 화합물 반도체 발광 소자
US20130075779A1 (en) Light emitting diode with multiple transparent conductive layers and method for manufacturing the same
KR20030077149A (ko) 갈륨나이트라이드계 광소자의 p형 오믹 전극 및 그제조방법
CN112820807A (zh) 一种表面粗化的led芯片制备方法
CN214336736U (zh) 双层ito膜的led芯片结构
US20240222546A1 (en) Manufacturing method for high-voltage led chip
CN104465907A (zh) 一种改善p型氮化镓薄膜电学特性的方法
CN113410362B (zh) 一种led芯片及其制作方法与应用
CN109755356B (zh) 一种提升GaN基发光二极管内置欧姆接触性能的方法
CN100442560C (zh) 制造发光二极管的方法
CN105932133B (zh) 一种高亮度led芯片及其制备方法
CN117096244A (zh) 一种led芯片及其制备方法与应用
CN115000251A (zh) 一种GaP表面处理的ITO结构LED的制备方法
CN114597295B (zh) 一种Mini/Micro LED的芯片结构及制备方法
CN107221584A (zh) 一种电极无损伤且易焊线的GaAs基LED芯片的制备方法
KR20180060491A (ko) 혼성 투명전극을 포함하는 led 소자
Li et al. Plasma-induced damage in GaN-based light emitting diodes

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210504

RJ01 Rejection of invention patent application after publication