CN112699420A - 一种用于安全芯片的有源屏蔽保护装置及方法 - Google Patents

一种用于安全芯片的有源屏蔽保护装置及方法 Download PDF

Info

Publication number
CN112699420A
CN112699420A CN202011639894.0A CN202011639894A CN112699420A CN 112699420 A CN112699420 A CN 112699420A CN 202011639894 A CN202011639894 A CN 202011639894A CN 112699420 A CN112699420 A CN 112699420A
Authority
CN
China
Prior art keywords
module
shielding
mode
active
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011639894.0A
Other languages
English (en)
Other versions
CN112699420B (zh
Inventor
张奇惠
刘曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Wise Security Technology Co Ltd
Original Assignee
Guangzhou Wise Security Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Wise Security Technology Co Ltd filed Critical Guangzhou Wise Security Technology Co Ltd
Priority to CN202011639894.0A priority Critical patent/CN112699420B/zh
Publication of CN112699420A publication Critical patent/CN112699420A/zh
Application granted granted Critical
Publication of CN112699420B publication Critical patent/CN112699420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种用于安全芯片的有源屏蔽保护装置及方法，涉及芯片保护技术领域；该装置包括驱动模块、屏蔽模块、检测模块和判断模块，驱动模块用于增强数字逻辑输出的驱动能力，屏蔽模块用于防护FIB攻击，检测模块用于检测屏蔽布线的断路，判断模块用于判断芯片是否受到了外部FIB攻击。本发明中的方法基于随机时变的屏蔽布线方案和随机加扰的策略和判断机制，可以有效防御探测攻击或者FIB操纵，保护覆盖在屏蔽层下面的核心电路，及时发出警告或复位信号，提升芯片***的安全性。

Description

一种用于安全芯片的有源屏蔽保护装置及方法
技术领域
本发明涉及芯片安全技术领域，尤其涉及一种用于安全芯片的有源屏蔽保护装置及方法
背景技术
安全芯片已经广泛应用到物联网、智能卡和移动支付等领域，但是针对安全芯片的攻击手段也不断增多。根据被攻击时的破坏情况，可以将针对安全芯片的物理攻击分为非侵入式攻击、半侵入式攻击和侵入式攻击。典型的非侵入式攻击有电压攻击、温度攻击、频率攻击、毛刺攻击、功耗攻击和故障攻击等，典型的半侵入式攻击有紫外线攻击、背面成像技术、激光扫描技术和缺陷注入攻击等，典型的侵入式攻击有探针攻击和FIB攻击等。FIB技术可以在微区范围内通过物理溅射搭配化学气体反应的方法去除钝化层或者淀积金属层，FIB攻击则通过FIB技术切断(安全保护信号的)金属互连或者破坏(安全保护)控制电路或者连接(安全保护信号的)金属线到电源上或者地上达到攻击芯片的目的。
很多防护FIB攻击的方法集中在使用不同有源屏蔽金属层布线形状(如S型或者螺旋型)的方案，达到提高屏蔽布线迷惑性和屏蔽保护安全性的目的。但是仅仅从有源布线走线的角度进行FIB防护，安全芯片的有源屏蔽布线方案确定下来并实施后会存在以下问题：第一，即使有源屏蔽布线方案是有迷惑性的如S型或者螺旋型，但是终归是有规律的并且是有迹可循的；第二，即使有源屏蔽布线方案是杂乱无章的，但是终归是确定的而非随机时变的；第三，不同形状的有源布线方案需要版图工程师不同程度的精细化干预，增加了安全芯片的后端门槛和时间成本。
发明内容
本发明的目的在于提供一种用于安全芯片的有源屏蔽保护装置及方法，从而解决现有技术中存在的前述问题。
为了实现上述目的，本发明采用的技术方案如下：
一种用于安全芯片的有源屏蔽保护装置，包括驱动模块、屏蔽模块、检测模块和判断模块，所述驱动模块、所述屏蔽模块、所述检测模块和所述判断模块顺次连接，所述驱动模块用于增强数字逻辑输出的驱动能力；所述屏蔽模块用于防护FIB攻击；所述检测模块用于检测屏蔽模块中的布线是否存在断路情况，并将检测结果发送给所述判断模块；所述判断模块接收到所述检测模块检测得到的信息，基于该信息判断该芯片是否受到FIB攻击，同时针对该判断结果发出报警信号或复位信号。
优选的，所述屏蔽模块包括换线单元和屏蔽布线，所述屏蔽布线采用简单直连的屏蔽布线方式，遵循工艺顶层金属线最小线宽和最小间隔的设计规则，覆盖需要保护的核心电路和换线单元布线；
所述换线单元数量为奇数对，第一组换线单元对的输入次序和最后一组换线单元对的输出次序相同，中间换线单元采用基于随机数的换线策略。
优选的，所述屏蔽模块中的中间换线单元采用的基于随机数的换线策略具体为：
基于以下的随机数乱序加扰：CUOn-1:0＝(CUIn-1:0+SMI2m-1:m)^SMIm-1:0，其中SMI为2m位的屏蔽随机数，每次换线采用不同的随机数SMI，CUI为2n-1位换线输入对应的序号，CUO为2n-1位换线输出对应的序号。
优选的，所述检测模块包括三种工作模式：STANDBY模式，SELFCHECK模式和ACTIVE模式，具体包括选择器、变换器、检测器和延时器，所述选择器分别与所述变换器、所述检测器和所述延时器相连接，所述选择器用于选择SELFCHECK模式和ACTIVE模式的检测输入信号；所述变换器用于将选择器生成的偏置电流变换为参考电压；所述检测器在ACTIVE模式下用于检测屏蔽布线是否断路，在SELFCHECK模式下用于有源屏蔽保护装置的功能自检；所述延时器用于有源屏蔽保护装置从启动检测到有效检测结果输出的计数延时功能。
优选的，所述判断模块包括异或门和比较器，所述异或门采用随机数对检测信号进行随机加扰，所述比较器用于比较经异或门加扰后的输出信号ASOx-1:0和期望值。
本发明的另一个目的在于提供一种用于安全芯片的有源屏蔽保护方法，包括以下步骤：
S1，驱动模块驱动芯片中数字逻辑输出至屏蔽模块，所述屏蔽模块通过屏蔽布线方式和换线单元的随机数乱序加扰策略，抵抗FIB攻击过程；
S2，采用检测模块检测屏蔽模块是否存在屏蔽布线断路的情况，并将检测结果发送给判断模块；
S3，判断模块对检测模块输出的检测信号进行随机加扰，同时对加扰之后输出的检测信号和期望值进行比较，根据比较结果发出报警信号或复位信号。
优选的，步骤S1中换线单元的随机数乱序加扰策略具体为：
换线单元分为两类，即换线单元0和换线单元1，换线单元0不需要进行输入信号次序的转换直连即可，换线单元1依据随机数SMI2m-1:0进行换线，第一组换线单元对的输入次序和最后一组换线单元对的输出次序相同，中间换线单元的换线次序采用基于随机数的乱序加扰策略：CUOn-1:0＝(CUIn-1:0+SMI2m-1:m)^SMIm-1:0，其中SMI为2m位的屏蔽随机数，每次换线采用不同的随机数SMI，CUI为2n-1位换线输入对应的序号，CUO为2n-1位换线输出对应的序号。
优选的，步骤S1和S2之间还包括判断检测模块的工作模式，检测延时器的启动信号ENI，当ENI＝1时，检测模块工作模式处于正常工作模式，包括ACTIVE模式或者SELFCHECK模式，否则处于STANDBY模式；
然后根据选择器的选择控制信号SCI判断检测模块处于哪种工作模式，当SCI＝1,则检测模块处于ACTIVE模式，选择器选择屏蔽模块的输出作为检测模块的输入，进入步骤S2；否则检测模块处于SELFCHECK模式，选择器选择随机数RNI作为检测模块的输入。
优选的，当整个装置处于ACTIVE模式，则检测器输出REGx-1:0；如果屏蔽模块中某条或者多条屏蔽布线被划断，则对应的该位或者多位信号被变换器输出到检测器的弱电压信号控制的MOS管下拉，固定为0；
当整个装置处于SELFCHECK模式，则检测器输出RNIx-1:0；
当整个装置处于STANDBY模式，则检测器输出x’B00…00,其中0的数量等于x。
优选的，步骤S3中判断模块使用异或门根据随机数DMIx-1:0对检测模块输出的检测信号进行随机加扰：ASOx-1:0＝ASIx-1:0^DMIx-1:0。
本发明的有益效果是：
本发明公开了一种用于安全芯片的有源屏蔽保护装置及方法，该装置包括驱动模块、屏蔽模块、检测模块和判断模块，驱动模块用于增强数字逻辑输出的驱动能力，屏蔽模块用于防护FIB攻击，检测模块用于检测屏蔽布线的断路，判断模块用于判断芯片是否受到了外部FIB攻击。本发明中的方法基于随机时变的屏蔽布线方案和随机加扰的策略和判断机制，可以有效防御探测攻击或者FIB操纵，保护覆盖在屏蔽层下面的核心电路，及时发出警告或复位信号。
附图说明
图1是实施例1中提供的用于安全芯片的有源屏蔽保护装置的结构示意图；
图2是实施例1中提供的用于安全芯片的有源屏蔽保护装置中屏蔽模块的结构示意图；
图3是实施例1中提供的用于安全芯片的有源屏蔽保护装置中检测模块的结构示意图；
图4是实施例1中提供的用于安全芯片的有源屏蔽保护装置中判断模块的示意图；
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
实施例1
本实施例提供了一种用于安全芯片的有源屏蔽保护装置，如图1所示，包括：驱动模块、屏蔽模块、检测模块和判断模块；
驱动模块包括驱动能力大于等于2X的缓冲器，用于增强数字逻辑输出的驱动能力。
屏蔽模块包括屏蔽布线和换线单元，用于防护FIB攻击。屏蔽布线遵循使用工艺顶层金属线最小线宽和最小间隔的设计规则，采用简单直连的屏蔽布线方式，换线布线被顶层屏蔽布线覆盖；换线单元为奇数对，具体换线单元对数由安全芯片被保护区域的面积和一对换线单元及其屏蔽布线的面积决定，第一组换线单元对的输入次序和最后一组换线单元对的输出次序相同，中间换线单元的换线次序采用基于随机数的乱序加扰策略：CUOn-1:0＝(CUIn-1:0+SMI2m-1:m)^SMIm-1:0，其中SMI为2m位的屏蔽随机数，每次换线采用不同的随机数SMI，CUI为2n-1位换线输入对应的序号，CUO为2n-1位换线输出对应的序号。
检测模块用于检测屏蔽布线是否断路，可以工作在三种不同的工作模式：STANDBY模式，SELFCHECK模式和ACTIVE模式，该模块包括选择器，变换器，检测器和延时器。其中，STANDBY模式是检测模块或者整个装置没有使能工作时的一种低功耗模式；SELFCHECK模式是在使用检测模块或者整个装置之前进行的功能自检；ACTIVE模式是检测模块或者整个装置进行有源屏蔽保护的工作模式。其中，选择器用于选通SELFCHECK模式和ACTIVE模式的检测输入信号；变换器用于将偏置电流变换为参考电压；在ACTIVE模式下检测器用于检测屏蔽布线是否断路，在SELFCHECK模式下检测器用于有源屏蔽保护装置的功能自检；延时器用于有源屏蔽保护装置从启动检测到有效检测结果输出的计数延时。
判断模块用于判断芯片是否受到了外部FIB攻击，包括异或门和比较器，且异或门和比较器之间相互进行信号/数据交互。为了对检测模块的检测结果加扰，使得攻击者无法获取实际的检测结果，异或门用于对检测输出进行异或加扰；比较器用于将异或门的加扰之后的检测果输出ASOx-1:0和期望值进行比较。
该模块中异或门采用基于随机数的检测结果加扰：ASOx-1:0＝ASIx-1:0^DMIx-1:0，其中DMI为x位的判断随机数，ASI为x位的判断加扰输入(检测模块输出)，ASO为x位的判断加扰输出,x＝2n-1。
基于上述4个模块构成一个整体装置，完成核心电路的屏蔽保护和FIB攻击的检测判断，并输出报警信号或者复位信号。
实施例2
本实施例采用实施例1中的安全芯片的有源屏蔽保护装置提供了一种用于安全芯片的有源屏蔽保护方法，包括以下步骤：
S1，驱动模块驱动芯片中数字逻辑输出至屏蔽模块，所述屏蔽模块通过屏蔽布线方式和换线单元的随机数乱序加扰策略，抵抗FIB攻击过程；
S2，采用检测模块检测屏蔽模块是否存在屏蔽布线断路的情况，并将检测结果发送给判断模块；
S3，判断模块对检测模块输出的检测信号进行随机加扰，同时对检测信号和期望值进行比较，根据比较结果发出报警信号或复位信号。
整个装置可以工作在三种不同的工作模式：STANDBY模式，SELFCHECK模式和ACTIVE模式。
当该装置工作在ACTIVE模式时，数字逻辑D触发器的输出(如REG7:0)作为其原始屏蔽线输入信号，再经过大于等于2X的缓冲器(如stdcell_buf2)的缓冲驱动后，作为屏蔽模块屏蔽线实际输入信号。
如图2所示，换线模块有奇数对换线单元及其屏蔽布线(图例中有3对换线单元及其屏蔽线)，实际的换线单元对数等于实际要屏蔽保护的内核电路面积除以一组换线单元及其屏蔽布线的面积。其中屏蔽布线遵循使用特定工艺顶层金属最小线宽和最小间隔的设计规则，布线方向遵循该顶层金属层的方向要求。换线单元分为两类即换线单元0和换线单元1，换线单元0不需要进行输入信号次序的转换直连即可，换线单元1依据随机数SMI5:0进行换线，其中第一组换线单元中换线单元1依据随机数SMI5:0遵循以下的乱序加扰策略：
CUO3:0＝(CUI3:0+SMI5:3)^SMI2:0，假设SMI5:0＝6’B010110,则初始[7,6,5,4,3,2,1,0]的屏蔽信号次序被变换为[7,6,1,0,3,2,5,4]，经过第二组换线单元中换线单元0的直连传输后，再经过该组中换线单元1依据随机数SMI5:0进行的反换线，便可得到原始[7,6,5,4,3,2,1,0]的屏蔽信号次序，最后再经过第三组2个换线单元0的直连传输后进入检测模块。
如图3所示，片选信号SCI作为检测模块选择器的选择控制信号，同时也作为检测模块或者整个装置处于ACTIVE模式或者SELFCHECK模式的指示信号：如果SCI＝1，则检测模块处于ACTIVE模式，选择器选择屏蔽模块的输出作为检测模块的输入，否则检测模块处于SELFCHECK模式，选择器选择随机数RNI作为检测模块的输入。变换器将偏置电流IBIAS变换为弱电压信号，作为检测器的下拉控制信号。ENI作为延时器的启动信号，经过一定延时(如30us)生成检测器的检测启动信号，同时ENI也作为检测模块或者整个装置处于STANDBY模式或者正常工作模式(即ACTIVE模式或者SELFCHECK模式)的指示信号：如果ENI＝1，则检测模块处于正常工作模式(即ACTIVE模式或者SELFCHECK模式)，否则检测模块处于STANDBY模式。根据整个装置当前所处模式，检测器具有不同的检测信号输出：
如果整个装置处于ACTIVE模式，则检测器输出REG7:0；
如果整个装置处于SELFCHECK模式，则检测器输出RNI7:0；
如果整个装置处于STANDBY模式，则检测器输出8’B00000000。
STANDBY模式时，检测模块或者整个装置处于低功耗状态。SELFCHECK模式时，检测模块的输出不是来自屏蔽模块(没有经过屏蔽线的传输)而是来自随机数RNI，仅是为了进行检测模块或者整个装置的功能自检。ACTIVE模式时，正常情况下检测器输出REG7:0，如果屏蔽模块中某条或者多条屏蔽布线被划断，则对应的该位或者多位信号被变换器输出到检测器的弱电压信号控制的MOS管下拉，固定为0。
如图4所示，为进一步增加安全性，判断模块使用异或门根据随机数DMI7:0对检测模块输出的检测信号进行随机加扰：ASO7:0＝ASI7:0^DMI7:0。ENI也作为判断模块的使能信号，当ENI＝1时启动比较器进行检测模块输出与期望值的比较，比较结果可作为报警信号或者芯片***全局复位信号。如果比较器输入的经过异或门加扰的检测结果不等于期望值，则发出报警信号或者复位信号。
比较器在进行比较时期望值的取值在不同模式时也是不同的，分别是：
如果整个装置处于ACTIVE模式，则比较器在进行比较时期望值等于REG7:0^DMI7:0；
如果整个装置处于SELFCHECK模式，则比较器在进行比较时期望值等于RNI7:0^DMI7:0；
如果整个装置处于STANDBY模式，则比较器在进行比较时期望值等于8’B00000000^DMI7:0。
当检测器输出值与期望值不同时，装置会发出信号，此时发出报警信号还是复位信号由芯片***确定，具体是哪种信号需要看***级设计。
通过采用本发明公开的上述技术方案，得到了如下有益的效果：本发明公开了一种用于安全芯片的有源屏蔽保护装置及方法，该装置及方法基于随机时变的屏蔽布线方案和随机加扰的策略和判断机制，本发明可以有效防御探测攻击或者FIB操纵，保护覆盖在屏蔽层下面的核心电路，提升芯片***的安全。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视本发明的保护范围。

Claims (10)

1.一种用于安全芯片的有源屏蔽保护装置，其特征在于，包括驱动模块、屏蔽模块、检测模块和判断模块，所述驱动模块、所述屏蔽模块、所述检测模块和所述判断模块顺次连接，所述驱动模块用于增强数字逻辑输出的驱动能力；所述屏蔽模块用于防护FIB攻击；所述检测模块用于检测屏蔽模块中的布线是否存在断路情况，并将检测结果发送给所述判断模块；所述判断模块接收到所述检测模块检测得到的信息，基于该信息判断该芯片是否受到FIB攻击，同时针对该判断结果发出报警信号或复位信号。
2.根据权利要求1所述的用于安全芯片的有源屏蔽保护装置，其特征在于，所述屏蔽模块包括换线单元和屏蔽布线，所述屏蔽布线采用简单直连的屏蔽布线方式，遵循工艺顶层金属线最小线宽和最小间隔的设计规则，覆盖需要保护的核心电路和换线单元布线；
所述换线单元数量为奇数对，第一组换线单元对的输入次序和最后一组换线单元对的输出次序相同，中间换线单元采用基于随机数的换线策略。
3.根据权利要求2所述的用于安全芯片的有源屏蔽保护装置，其特征在于，所述屏蔽模块中的中间换线单元采用的基于随机数的换线策略具体为：
基于以下的随机数乱序加扰：CUOn-1:0＝(CUIn-1:0+SMI2m-1:m)^SMIm-1:0，其中SMI为2m位的屏蔽随机数，每次换线采用不同的随机数SMI，CUI为2n-1位换线输入对应的序号，CUO为2n-1位换线输出对应的序号。
4.根据权利要求1所述的用于安全芯片的有源屏蔽保护装置，其特征在于，所述检测模块包括三种工作模式：STANDBY模式，SELFCHECK模式和ACTIVE模式，具体包括选择器、变换器、检测器和延时器，所述选择器分别与所述变换器、所述检测器和所述延时器相连接，所述选择器用于选择SELFCHECK模式和ACTIVE模式的检测输入信号；所述变换器用于将选择器生成的偏置电流变换为参考电压；所述检测器在ACTIVE模式下用于检测屏蔽布线是否断路，在SELFCHECK模式下用于有源屏蔽保护装置的功能自检；所述延时器用于有源屏蔽保护装置从启动检测到有效检测结果输出的计数延时功能。
5.根据权利要求1所述的用于安全芯片的有源屏蔽保护装置，其特征在于，所述判断模块包括异或门和比较器，所述异或门采用随机数对检测信号进行随机加扰，所述比较器用于比较经异或门加扰后的输出信号和期望值。
6.一种用于安全芯片的有源屏蔽保护方法，其特征在于，采用权利要求1-5任一所述的用于安全芯片的有源屏蔽保护装置，包括以下步骤：
S1，驱动模块驱动芯片中数字逻辑输出至屏蔽模块，所述屏蔽模块通过屏蔽布线方式和换线单元的随机数乱序加扰策略，抵抗FIB攻击过程；
S2，采用检测模块检测屏蔽模块是否存在屏蔽布线断路的情况，并将检测结果发送给判断模块；
S3，判断模块对检测模块输出的检测信号进行随机加扰，同时对检测信号和期望值进行比较，根据比较结果发出报警信号或复位信号。
7.根据权利要求6所述的用于安全芯片的有源屏蔽保护方法，其特征在于，步骤S1中换线单元的随机数乱序加扰策略具体为：
换线单元分为两类即换线单元0和换线单元1，换线单元0不需要进行输入信号次序的转换直连即可，换线单元1依据随机数SMI2m-1:0进行换线，第一组换线单元对的输入次序和最后一组换线单元对的输出次序相同，中间换线单元的换线次序采用基于随机数的乱序加扰策略：CUOn-1:0＝(CUIn-1:0+SMI2m-1:m)^SMIm-1:0，其中SMI为2m位的屏蔽随机数，每次换线采用不同的随机数SMI，CUI为2n-1位换线输入对应的序号，CUO为2n-1位换线输出对应的序号。
8.根据权利要求6所述的用于安全芯片的有源屏蔽保护方法，其特征在于，步骤S1和S2之间还包括判断检测模块的工作模式，检测延时器的启动信号ENI，当ENI＝1时，检测模块工作模式处于正常工作模式，包括ACTIVE模式或者SELFCHECK模式，否则处于STANDBY模式；
然后根据选择器的选择控制信号SCI判断检测模块处于哪种工作模式，当SCI＝1,则检测模块处于ACTIVE模式，选择器选择屏蔽模块的输出作为检测模块的输入，进入步骤S2；否则检测模块处于SELFCHECK模式，选择器选择随机数RNI作为检测模块的输入。
9.根据权利要求8所述的用于安全芯片的有源屏蔽保护方法，其特征在于，
当整个装置处于ACTIVE模式，则检测器输出REGx-1:0；如果屏蔽模块中某条或者多条屏蔽布线被划断，则对应的该位或者多位信号被变换器输出到检测器的弱电压信号控制的MOS管下拉，固定为0；
当整个装置处于SELFCHECK模式，则检测器输出RNIx-1:0；
当整个装置处于STANDBY模式，则检测器输出x’B00…00,其中0的数量等于x。
10.根据权利要求6所述的用于安全芯片的有源屏蔽保护方法，其特征在于，步骤S3中判断模块使用异或门根据随机数DMIx-1:0对检测模块输出的检测信号进行随机加扰：ASOx-1:0＝ASIx-1:0^DMIx-1:0。
CN202011639894.0A 2020-12-31 2020-12-31 一种用于安全芯片的有源屏蔽保护装置及方法 Active CN112699420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011639894.0A CN112699420B (zh) 2020-12-31 2020-12-31 一种用于安全芯片的有源屏蔽保护装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011639894.0A CN112699420B (zh) 2020-12-31 2020-12-31 一种用于安全芯片的有源屏蔽保护装置及方法

Publications (2)

Publication Number Publication Date
CN112699420A true CN112699420A (zh) 2021-04-23
CN112699420B CN112699420B (zh) 2024-05-31

Family

ID=75513990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011639894.0A Active CN112699420B (zh) 2020-12-31 2020-12-31 一种用于安全芯片的有源屏蔽保护装置及方法

Country Status (1)

Country Link
CN (1) CN112699420B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001008366A1 (en) * 1999-07-23 2001-02-01 Centillium Communications, Inc. Apparatus and method for media access control
US7249109B1 (en) * 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Shielding manipulations of secret data
WO2013010362A1 (zh) * 2011-07-18 2013-01-24 中国电力科学研究院 一种防御功耗攻击的集成电路及方法
CN202996828U (zh) * 2012-12-18 2013-06-12 深圳国微技术有限公司 一种芯片电磁屏蔽结构
US20140191781A1 (en) * 2011-11-18 2014-07-10 Tubitak Active shield with electrically configurable interconnections
CN106484932A (zh) * 2015-09-01 2017-03-08 天津蓝海微科技有限公司 一种提高有源屏蔽布线安全性的方法
CN107944309A (zh) * 2017-10-31 2018-04-20 北京中电华大电子设计有限责任公司 一种抗物理攻击的屏蔽检测电路
CN108173682A (zh) * 2017-12-25 2018-06-15 北华大学 一种适用于集成化信号管理的智能化工控仪表
CN109100635A (zh) * 2018-07-11 2018-12-28 北京智芯微电子科技有限公司 对多通道金属屏蔽布线层进行完整性检测的电路及方法
CN110363032A (zh) * 2019-07-24 2019-10-22 北京智芯微电子科技有限公司 安全芯片的主动屏蔽层电路
CN111769903A (zh) * 2020-06-09 2020-10-13 国家数字交换***工程技术研究中心 应用于网络安全防御***的网络安全防御方法及相关装置
CN112749419A (zh) * 2020-12-31 2021-05-04 广州万协通信息技术有限公司 一种用于安全芯片测试模式的保护装置及方法
CN114785479A (zh) * 2022-03-30 2022-07-22 广州万协通信息技术有限公司 一种aes算法模块防攻击的***及方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7249109B1 (en) * 1997-07-15 2007-07-24 Silverbrook Research Pty Ltd Shielding manipulations of secret data
WO2001008366A1 (en) * 1999-07-23 2001-02-01 Centillium Communications, Inc. Apparatus and method for media access control
WO2013010362A1 (zh) * 2011-07-18 2013-01-24 中国电力科学研究院 一种防御功耗攻击的集成电路及方法
US20140191781A1 (en) * 2011-11-18 2014-07-10 Tubitak Active shield with electrically configurable interconnections
CN202996828U (zh) * 2012-12-18 2013-06-12 深圳国微技术有限公司 一种芯片电磁屏蔽结构
CN106484932A (zh) * 2015-09-01 2017-03-08 天津蓝海微科技有限公司 一种提高有源屏蔽布线安全性的方法
CN107944309A (zh) * 2017-10-31 2018-04-20 北京中电华大电子设计有限责任公司 一种抗物理攻击的屏蔽检测电路
CN108173682A (zh) * 2017-12-25 2018-06-15 北华大学 一种适用于集成化信号管理的智能化工控仪表
CN109100635A (zh) * 2018-07-11 2018-12-28 北京智芯微电子科技有限公司 对多通道金属屏蔽布线层进行完整性检测的电路及方法
CN110363032A (zh) * 2019-07-24 2019-10-22 北京智芯微电子科技有限公司 安全芯片的主动屏蔽层电路
CN111769903A (zh) * 2020-06-09 2020-10-13 国家数字交换***工程技术研究中心 应用于网络安全防御***的网络安全防御方法及相关装置
CN112749419A (zh) * 2020-12-31 2021-05-04 广州万协通信息技术有限公司 一种用于安全芯片测试模式的保护装置及方法
CN114785479A (zh) * 2022-03-30 2022-07-22 广州万协通信息技术有限公司 一种aes算法模块防攻击的***及方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
PETER·LAACKMANN等: "您的芯片有多安全?", 金融电子化, no. 8, 15 August 2016 (2016-08-15), pages 88 - 90 *
张奇惠等: "异步低功耗RSA电路结构的设计和实现", 北京大学学报(自然科学版), vol. 54, no. 6, 22 October 2018 (2018-10-22), pages 1351 - 1354 *
张陌等: "一种粒度可伸缩的物理寻址模式", 中北大学学报(自然科学版, vol. 39, no. 4, 15 August 2018 (2018-08-15), pages 420 - 425 *
王敏等: "基于FIB技术攻击芯片主动屏蔽层", 电子技术应用, vol. 43, no. 7, 6 July 2017 (2017-07-06), pages 28 - 31 *
胡月;范勇;: "计算机控制***的可靠性与抗干扰技术研究", 工业控制计算机, no. 08, 28 August 2006 (2006-08-28), pages 31 - 33 *

Also Published As

Publication number Publication date
CN112699420B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
US6933862B2 (en) Power consumption stabilization system and method
Karaklajić et al. Hardware designer's guide to fault attacks
US7590880B1 (en) Circuitry and method for detecting and protecting against over-clocking attacks
US9747472B2 (en) Mesh grid protection
US10121011B2 (en) Apparatus, method and article of manufacture for partially resisting hardware trojan induced data leakage in sequential logics
TWI681281B (zh) 主動式特定用途積體電路入侵防護罩
WO1983004356A1 (en) Software protection methods and apparatus
US20180137311A1 (en) Bus security protection method and apparatus
US20090024890A1 (en) Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
US20160211843A1 (en) Low-power open-circuit detection system
US20070028134A1 (en) Communication device and method of transmitting data
CN113557516A (zh) 警报处置
US7962965B2 (en) Semiconductor device having power consumption analysis preventing function
KR20170035820A (ko) 접적 회로, 접적 회로를 보호하는 방법 및 컴퓨터 프로그램 제품
US6962294B2 (en) Integrated circuit having an active shield
CN112559236A (zh) 加密运算处理器芯片的故障报文检测方法及装置
CN112699420A (zh) 一种用于安全芯片的有源屏蔽保护装置及方法
EP2780938B1 (en) Active shield with electrically configurable interconnections
CN110363032B (zh) 安全芯片的主动屏蔽层电路
CN109583246B (zh) 一种芯片物理安全检测装置及方法
US20080117046A1 (en) Intrusion detection using pseudo-random binary sequences
Batina et al. Side-channel issues for designing secure hardware implementations
CN211878595U (zh) 一种soc芯片物理防护电路
US20160112194A1 (en) Cryptographic device for implementing s-box
CN213659588U (zh) 一种防信息泄密电路和pos机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant