CN112689902A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112689902A
CN112689902A CN201980059059.9A CN201980059059A CN112689902A CN 112689902 A CN112689902 A CN 112689902A CN 201980059059 A CN201980059059 A CN 201980059059A CN 112689902 A CN112689902 A CN 112689902A
Authority
CN
China
Prior art keywords
layer
collector
collector layer
carrier concentration
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980059059.9A
Other languages
English (en)
Inventor
宫田征典
米田秀司
药师川裕贵
妹尾贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN112689902A publication Critical patent/CN112689902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体装置，具备：漂移层(11)；基体层(12)，形成在漂移层(11)上；集电极层(21)，形成在漂移层(11)中的基体层(12)侧的相反侧；以及场阻挡层(20)，形成在集电极层(21)与漂移层(11)之间，与漂移层(11)相比为高载流子浓度；在将场阻挡层(20)中的载流子浓度的最大峰值与集电极层(21)中的载流子浓度的最大峰值之间的距离设为X[μm]、将构成集电极层(21)的剂量相对于构成场阻挡层(20)的剂量的比即杂质总量比设为Y的情况下，以满足Y≧0.69X2+0.08X+0.86的方式构成场阻挡层(20)及集电极层(21)。

Description

半导体装置
关联申请的相互参照
本申请基于2018年9月13日申请的日本专利申请第2018－171732号，这里通过参照而援引其记载内容。
技术领域
本发明涉及形成有绝缘栅双极型晶体管(以下简称IGBT)元件的半导体装置。
背景技术
以往，作为在逆变器等中使用的开关元件，提出了采用形成有IGBT元件的半导体装置的技术(例如，参照专利文献1)。具体而言，该半导体装置具有N-型的漂移层，在该漂移层上形成有P型的基体(base)层。并且，在半导体装置中，以将基体层贯通的方式形成有多个沟槽。在各沟槽，以将沟槽的壁面覆盖的方式形成有栅极绝缘膜，在栅极绝缘膜上形成有栅极电极。进而，在基体层的表层部，以与沟槽的侧面相接的方式形成有N+型的发射极区域。
在隔着漂移层而与基体层相反的一侧，形成有P型的集电极层。此外，在半导体装置中，形成有与基体层及发射极区域电连接的上部电极，并且形成有与集电极层电连接的下部电极。
进而，在该半导体装置中，为了提高耐压，在集电极层上形成有比漂移层高载流子浓度的N型的场阻挡(field stop)层(以下简称FS层)。
现有技术文献
专利文献
专利文献1：日本特开2017-11000号公报
发明内容
但是，在上述半导体装置中，由于形成了FS层，在短路时，耗尽层的端部容易从集电极层远离。因此，在半导体装置中，有可能向成为耗尽层的端部的部分注入的空穴减少而电子成为过多状态，电场强度的峰值产生在下部电极侧。并且，若电场强度的峰值产生在下部电极侧则有可能在该峰值部分的附近发生雪崩击穿，半导体装置损坏。即，如上述那样具有FS层的半导体装置中，有短路耐量变低的可能性。
本发明的目的在于，提供能够提高短路耐量的半导体装置。
根据本发明的1个观点，半导体装置具备：第1导电型的漂移层；第2导电型的基体层，形成在漂移层上；第1导电型的发射极区域，形成在基体层的表层部；栅极绝缘膜，形成在基体层中的漂移层与发射极区域之间；栅极电极，形成在栅极绝缘膜上；第2导电型的集电极层，形成在漂移层中的基体层侧的相反侧；第1导电型的FS层，形成在集电极层与漂移层之间，与漂移层相比为高载流子浓度；第1电极，与基体层及发射极区域电连接；以及第2电极，与集电极层电连接。并且，FS层及集电极层构成为，在将FS层中的载流子浓度为最大的最大峰值位置与集电极层中的载流子浓度为最大的最大峰值位置之间的距离设为X[μm]、将构成集电极层的剂量相对于构成FS层的剂量的比即杂质总量比设为Y的情况下，满足Y≧0.69X2+0.08X+0.86。
此外，根据本发明的其他观点，半导体装置，具备：第1导电型的漂移层；第2导电型的基体层，形成在漂移层上；第1导电型的发射极区域，形成在基体层的表层部；栅极绝缘膜，形成在基体层中的漂移层与发射极区域之间；栅极电极，形成在栅极绝缘膜上；第2导电型的集电极层，形成在漂移层中的基体层侧的相反侧；第1导电型的FS层，形成在集电极层与漂移层之间，与漂移层相比为高载流子浓度；第1电极，与基体层及发射极区域电连接；以及第2电极，与集电极层电连接。并且，集电极层中，在集电极层与FS层的层叠方向上，集电极层中的载流子浓度为最大的最大峰值位置位于比该集电极层的中心靠漂移层侧。
根据这些本发明的观点，在短路时空穴容易被注入，所以能够抑制下部电极侧的电场强度的升高。因而，能够实现短路耐量的提高。
另外，对各构成要素等赋予的带括号的参照标记用于表示该构成要素等和后述实施方式中记载的具体构成要素等的对应关系的一例。
附图说明
图1是表示第1实施方式的半导体装置的剖面图。
图2是表示到半导体衬底的另一面的深度与载流子浓度的关系的图。
图3是表示半导体装置的动作的时间图。
图4是表示半导体装置的电场强度的图。
图5是表示进行短路评价时的电路结构的图。
图6是用于说明在短路时电场强度的峰值发生在下部电极侧的原理的图。
图7是表示半导体装置的电场强度的图。
图8是用于说明在短路时电场强度的峰值不易发生在下部电极侧的原理的图。
图9A是表示FS层与集电极层的峰值间距离和下部的电场强度的关系的图。
图9B是表示FS层与集电极层的峰值间距离和下部的电场强度的关系的图。
图9C是表示FS层与集电极层的峰值间距离和下部的电场强度的关系的图。
图10A是表示FS层与集电极层的峰值间距离和下部的电场强度的关系的图。
图10B是表示FS层与集电极层的峰值间距离和下部的电场强度的关系的图。
图11是表示FS层与集电极层的峰值间距离和杂质总量比的关系的图。
图12是表示第2实施方式中的到半导体衬底的另一面的深度与载流子浓度的关系的图。
图13是表示第3实施方式中的到半导体衬底的另一面的深度与载流子浓度的关系的图。
图14是表示第4实施方式中的到半导体衬底的另一面的深度与载流子浓度的关系的图。
图15是表示其他实施方式中的到半导体衬底的另一面的深度与载流子浓度的关系的图。
具体实施方式
以下，根据附图说明本发明的实施方式。另外，以下的各实施方式中，对彼此相同或等同的部分赋予同一标记进行说明。
(第1实施方式)
参照图1说明第1实施方式的半导体装置。另外，本实施方式的半导体装置1适合用作例如逆变器、DC/DC变换器等的电源电路中使用的功率开关元件。
如图1所示，半导体装置1具有作为漂移层11发挥功能的N-型的半导体衬底10。并且，在漂移层11上(即，半导体衬底10的一面10a侧)，形成有P型的基体层12。
此外，在半导体衬底10，形成有将基体层12贯通并到达漂移层11的多个沟槽13，基体层12被多个沟槽13截断。本实施方式中，多个沟槽13沿着半导体衬底10的一面10a的面方向中的一个方向(即，图1中纸面进深方向)以条状等间隔地形成。
并且，多个沟槽13分别被将沟槽13的壁面覆盖而形成的栅极绝缘膜14和形成在该栅极绝缘膜14之上的栅极电极15填埋。由此，构成沟槽栅构造。另外，本实施方式中，栅极绝缘膜14由氧化膜等构成，栅极电极15由掺杂多晶硅等构成。
在基体层12的表层部，形成有N+型的发射极区域16以及P+型的体(body)区域17。具体而言，发射极区域16与漂移层11相比以高载流子浓度构成，在基体层12内终止，并且以与沟槽13的侧面相接的方式形成。另一方面，体区域17与基体层12相比以高载流子浓度构成，与发射极区域16同样地，以在基体层12内终止的方式形成。
更详细而言，发射极区域16在沟槽13间的区域中沿着沟槽13的长度方向以与沟槽13的侧面相接的方式以棒状延伸，与沟槽13的顶端相比在内侧终止。此外，体区域17被2个发射极区域16夹着而沿着沟槽13的长度方向(即，发射极区域16)以棒状延伸。另外，本实施方式的体区域17以半导体衬底10的一面10a为基准而比发射极区域16深地形成。
在半导体衬底10的一面10a上，形成有由BPSG(Boro-phospho silicate glass的简写)等构成的层间绝缘膜18，在层间绝缘膜18，形成有使发射极区域16的一部分及体区域17露出的接触孔18a。并且，在层间绝缘膜18上，形成有穿过接触孔18a而与发射极区域16及体区域17电连接的上部电极19。
在漂移层11中的与基体层12侧相反的一侧(即，半导体衬底10的另一面10b侧)，形成有与漂移层11相比为高载流子浓度的N+型的FS层20。
并且，隔着FS层20而在漂移层11的相反侧，形成有构成半导体衬底10的另一面10b的P+型的集电极层21。在集电极层21上(即，半导体衬底10的另一面10b上)，形成有与集电极层21电连接的下部电极22。
另外，本实施方式的FS层20及集电极层21通过在从半导体衬底10的另一面10b侧将杂质进行离子注入后被热处理而构成。因此，FS层20及集电极层21如图2所示，载流子浓度成为正态分布。该情况下，载流子浓度成为具有1个峰值的分布，所以该峰值成为最大峰值。此外，本实施方式中，规定了FS层20的载流子浓度的最大峰值位置与集电极层21的载流子浓度的最大峰值位置之间的距离X，具体后述。以下，将FS层20的载流子浓度的最大峰值位置与集电极层21的载流子浓度的最大峰值位置之间的距离X也简称FS层20与集电极层21的峰值间距离X。
以上是本实施方式的半导体装置1的结构。另外，本实施方式中，N型、N-型、N+型相当于第1导电型，P型、P+型相当于第2导电型。此外，本实施方式中，上部电极19相当于第1电极，下部电极22相当于第2电极。并且，本实施方式的半导体衬底10如上述那样，具有集电极层21、FS层20、漂移层11、基体层12、发射极区域16、体区域17。
接着，参照图3说明这样的半导体装置1的动作。
首先，上述半导体装置1为了设为电流流通的导通状态，在对上部电极19施加了比下部电极22低的电压的状态下，在时点1对栅极电极15施加规定的阈值以上的电压。由此，半导体装置1中，栅极－发射极间电压Vge上升，在基体层12中的与沟槽13相接的部分形成N型的反型层(即，沟道)。并且，半导体装置1中，电子从发射极区域16经由反型层而被向漂移层11供给，并且空穴从集电极层21被向漂移层11供给，通过电导率调制，漂移层11的电阻值降低，成为导通状态。即，在半导体装置1中，集电极－发射极间电压Vce降低，流通电流Ic。另外，规定的阈值以上的电压是指使栅极－发射极间电压Vge比MOS栅极的阈值电压Vth高的电压。
并且，半导体装置1中，若在时点t2停止向栅极电极15施加的电压，则栅极－发射极间电压Vge降低，反型层消失而成为截止状态。即，半导体装置1中，电流Ic减少而成为截止状态。该情况下，半导体装置1若发生短路，则如图3中的虚线所示，电流Ic急剧增加，并且集电极－发射极间电压Vce急剧降低。
因此，关于短路时的半导体装置1的电场强度，参照图4进行说明。另外，图4是表示在如图5所示那样将半导体装置1经由线圈40而与电源30进行了连接的状态下进行了短路评价时的仿真结果的图。此外，图4是表示将FS层20以2.0×1012cm－2的剂量构成、将集电极层21以3.56×1012cm－2的剂量构成、将FS层20与集电极层21的峰值间距离X设为1.5μm的情况的仿真结果的图。
如图4所示，关于半导体装置1的截止时的电场强度，在基体层12与漂移层11的结部附近产生峰值，朝向集电极层21侧逐渐变小。另一方面，关于半导体装置1的短路时的电场强度，在比基体层12与漂移层11的结部附近靠下部电极22侧的FS层20内产生峰值。这样在短路时电场强度的峰值在FS层20内产生是因为，如图6所示那样，FS层20中的成为电场强度中的下部电极22侧的端部的部分被注入的空穴较少，电子成为过多状态。并且，半导体装置1若像这样电场强度的峰值产生在下部电极22侧，则有发生雪崩击穿而损坏的可能性。另外，图6中，将空穴用h表示，将电子用e表示。
因此，本发明者们考虑到，在短路时，增加向FS层20中的可能成为电场强度的峰值的位置注入的空穴而缓和电子的过多状态，从而电场强度的峰值变得不易在下部电极22侧产生。并且，首先，本发明者们为了增加向FS层20中的可能成为电场强度的峰值的位置注入的空穴，提高集电极层21的载流子浓度而进行同样的仿真，得到了图7所示的结果。另外，图7是表示将FS层20以2.0×1012cm－2的剂量构成、将集电极层以1.65×1013cm－2的剂量构成、将FS层20与集电极层21的峰值间距离X设为1.5μm的情况的仿真结果的图。
如图7所示，即使使集电极层21为高载流子浓度，半导体装置1的截止时的电场强度也几乎不变。另一方面，确认到，半导体装置1的短路时的电场强度在FS层20内不产生峰值，基体层12与漂移层11的结部附近成为峰值。像这样电场强度的峰值在FS层20内不易产生是因为，如图8所示那样，通过提高集电极层21的载流子浓度，向FS层20中的可能成为电场强度的峰值的位置注入的空穴增加，电子的过多状态被缓和。另外，图8中，将空穴用h表示，将电子用e表示。
根据以上，在短路时，为了使电场强度的峰值不易在下部电极22侧产生，使向FS层20中的可能成为电场强度的峰值的位置注入的空穴增加即可。另外，在短路时，FS层20中的可能成为电场强度的峰值的位置依赖于FS层20的载流子浓度及FS层20的载流子浓度的最大峰值位置。此外，向FS层20中的可能成为电场强度的峰值的位置注入的空穴的量依赖于集电极层21的载流子浓度、以及FS层20与集电极层21的峰值间距离X。
因此，本发明者们进一步详细研究了FS层20的载流子浓度、集电极层21的载流子浓度、FS层20与集电极层21的峰值间距离X。换言之，本发明者们进一步详细研究了构成FS层20的剂量、构成集电极层21的剂量、FS层20与集电极层21的峰值间距离X。并且，本发明者们得到了图9A～图9C所示的仿真结果。
另外，图9A～图9C是使构成集电极层21的剂量固定为3.82×1012cm－2而使构成FS层20的剂量变化的情况的图。即，图9A～图9C是使集电极层21的载流子浓度固定而使FS层20的载流子浓度变化的情况的图。此外，图9A～图9C是使电源电压为757V并使施加于栅极电极15的电压为16V的仿真结果，示出了短路时的下部电极22侧的电场强度。以下，将短路时的下部电极22侧的电场强度也简称下部的电场强度。
进而，在图9A～图9C中，第1～第4位置示出了FS层20中的载流子浓度的峰值的位置，成为第1位置最接近另一面10b侧而以第2、第3、第4位置的顺序从另一面10b远离的位置。进而，图9A～图9C中的杂质总量比Y是构成集电极层21的剂量相对于构成FS层20的剂量的比。其中，FS层20的载流子浓度依赖于构成FS层20的剂量，集电极层21的载流子浓度依赖于构成集电极层21的剂量。因此，杂质总量比Y也能够称作集电极层21的载流子浓度相对于FS层20的载流子浓度的比。
如图9A～图9C所示，确认到，利用第1～第4位置的各标绘而导出的近似曲线相同。即，确认到，下部的电场强度不依赖于FS层20中的载流子浓度的峰值位置，而是依赖于FS层20与集电极层21的峰值间距离X。即，如果FS20与集电极层21的峰值间距离X相等，则即使FS层20中的载流子浓度的峰值位置不同，下部的电场强度也相同。
并且，如图9A所示，关于半导体装置1，在构成FS层20时的剂量为4×1012cm－2的情况下，即在杂质总量比Y为0.955的情况下，当峰值间距离X为0.4μm以上则下部的电场强度开始上升。另外，下部的电场强度开始上升是指在短路时容易发生雪崩击穿。
同样地，如图9B所示，关于半导体装置1，在构成FS层20时的剂量为2×1012cm－2的情况下，即在杂质总量比Y为1.910的情况下，当峰值间距离X为1.2μm以上则下部的电场强度开始上升。
进而，如图9C所示，关于半导体装置1，在构成FS层20时的剂量为1×1012cm－2的情况下，即在杂质总量比Y为3.820的情况下，当峰值间距离X为1.8μm以上则下部的电场强度开始上升。
此外，本发明者们使构成FS层20的剂量以及构成集电极层21的剂量变化并进行了同样的仿真，得到图10A及图10B所示的结果。
即，如图10A所示，关于半导体装置1，在构成FS层20时的剂量为2×1012cm－2、构成集电极层21时的剂量为5.22×1012cm－2的情况下，当峰值间距离X为0.7μm以上则下部的电场强度开始上升。即，半导体装置1在杂质总量比Y为1.305的情况下，当峰值间距离X为0.7μm以上则下部的电场强度开始上升。
此外，如图10B所示，关于半导体装置1，在构成FS层20时的剂量为1×1012cm－2、构成集电极层21时的剂量为3.12×1012cm－2的情况下，当峰值间距离X为1.7μm以上则下部的电场强度开始上升。即，半导体装置1在杂质总量比Y为3.120的情况下，当峰值间距离X为1.7μm以上则下部的电场强度开始上升。
根据以上，确认到，下部的电场强度依赖于杂质总量比Y以及FS层20与集电极层21的峰值间距离X。并且，利用上述图9A～图9C、图10A以及图10B，对杂质总量比Y和FS层20与集电极层21的峰值间距离X的关系进行总结，成为图11所示那样。另外，图11是标绘出图9A～图9C、图10A及图10B中的各杂质总量比Y的下部的电场强度开始上升的FS层20与集电极层21的峰值间距离X的图。
如图11所示，关于半导体装置1，确认到，若设FS层20与集电极层21的峰值间距离为X[μm]，设杂质总量比为Y，则如果满足Y≧0.69X2+0.08X+0.86，则能够抑制下部的电场强度的增加。因此，本实施方式中，FS层20及集电极层21形成为，满足Y≧0.69X2+0.08X+0.86。由此，能够抑制下部的电场强度变高，能够提高短路耐量。
另外，FS层20及集电极层21如果以满足Y≧0.69X2+0.08X+0.86的范围形成则能够提高短路耐量，但若杂质总量比Y过高，则有由于尾电流而开关速度降低的可能性。因此，杂质总量比Y优选根据用途适当设计，例如，在重视开关速度的情况下，优选设为以0.69X2+0.08X+0.86设定的值的附近的值。由此，能够抑制开关速度的降低并且实现短路耐量的提高。
此外，如上述那样，在对FS层20与集电极层21的峰值间距离X以及杂质总量比Y进行选择的情况下，集电极层21优选设为使构成另一面10b的部分的载流子浓度为1×1016cm-3以上。由此，能够使集电极层21成为与下部电极22欧姆接触的状态。
如以上说明，本实施方式中，FS层20及集电极层21形成为，满足Y≧0.69X2+0.08X+0.86。因此，在本实施方式的半导体装置1中，在短路时，能够抑制下部的电场强度变高，能够实现短路耐量的提高。
(第2实施方式)
对第2实施方式进行说明。第2实施方式相对于第1实施方式变更了集电极层21中的载流子浓度的分布。其他与第1实施方式是同样的所以这里省略说明。
本实施方式的半导体装置1的基本结构与上述第1实施方式相同。并且，本实施方式中，集电极层21如图12所示那样构成为，载流子浓度具有多个峰值。具体而言，若将集电极层21与FS层20的层叠方向设为厚度方向，则集电极层21形成为，在厚度方向上，载流子浓度的最大峰值位置比中心C1靠漂移层11侧。此外，集电极层21形成为，在厚度方向上，载流子浓度中的比最大峰值小的辅助峰值比中心C1靠另一面10b侧。即，集电极层21形成为，以厚度方向上的中心C1为基准，载流子浓度的分布非对称。
另外，这样的集电极层21例如通过进行变更了加速电压的多次离子注入而形成。
如以上说明，本实施方式中，集电极层21形成为，载流子浓度的最大峰值位置比中心C1靠漂移层11侧。因此，在半导体装置1中，容易使FS层20与集电极层21的峰值间距离X较短。因而，例如，与集电极层21中的载流子浓度的最大峰值位置比中心C1靠另一面10b侧的情况相比，容易增加向FS层20中的可能成为电场强度的峰值的位置注入的空穴，能够实现短路耐量的提高。
此外，集电极层21形成为，在比该集电极层21的中心C1靠另一面侧具有辅助峰值。因此，即使将集电极层21从另一面10b形成至深处，也能够容易地使集电极层21中的构成另一面10b的部分的载流子浓度为1.0×1016cm－3以上。此外，由于能够容易地将集电极层21从另一面10b形成至深处，从而能够容易地使FS层20与集电极层21的界面成为距另一面10b较深的位置。即，能够容易地使FS层20与另一面10b的间隔较长。
这里，上述那样的半导体装置1通过进行规定的制造工序而制造，在制造工序中，例如，半导体衬底10被从另一面10b侧进行研磨等而变薄，并被搬运等。该情况下，有可能在半导体衬底10的另一面10b侧导入损伤。并且，若在形成有FS层20的情况下损伤到达FS层20、或者在形成FS层20之前损伤到达形成FS层20的部分，则半导体装置1的耐压根据该损伤而变化。即，半导体装置1的特性变化。特别是，在截止时，在损伤到达耗尽层的端部所在的部分的情况下，半导体装置1的特性会较大地变化。
但是，在本实施方式中，通过如上述那样形成集电极层21，能够容易地使FS层20与另一面10b的间隔较长。因此，在本实施方式的半导体装置1中，能够得到损伤不易到达FS层20的结构。因而，在本实施方式中，还能够抑制半导体装置1的特性变化。换言之，在本实施方式中，能够实现半导体装置1的良品效率的提高。
(第3实施方式)
对第3实施方式进行说明。第3实施方式相对于第1实施方式变更了FS层20中的载流子浓度的分布。其他与第1实施方式是同样的所以这里省略说明。
本实施方式的半导体装置1的基本结构与上述第1实施方式相同。并且，本实施方式中，FS层20如图13所示那样构成为，载流子浓度具有多个峰值。具体而言，FS层20形成为，在厚度方向上，载流子浓度的最大峰值位置位于比中心C2靠漂移层11侧。
由此，FS层20的最大峰值位置位于比该FS层20的中心C2靠漂移层11侧。因此，例如，与最大峰值位置位于该FS层20的中心C2的情况相比，能够使耗尽层的端部位于漂移层11侧。因而，损伤不易到达成为耗尽层的端部的位置，能够抑制半导体装置1的特性变化。
(第4实施方式)
对第4实施方式进行说明。第4实施方式相对于第1实施方式变更了FS层20中的载流子浓度的分布。其他与第1实施方式相同所以这里省略说明。
本实施方式的半导体装置1的基本结构与上述第1实施方式相同。并且，本实施方式中，FS层20如图14所示那样构成为，载流子浓度具有多个峰值。具体而言，FS层20形成为，在厚度方向上，载流子浓度的最大峰值位置位于比中心C2靠集电极层21侧。
由此，FS层20的最大峰值位置比该FS层20的中心C2靠集电极层21侧。因此，例如，与最大峰值位置位于该FS层20的中心C2的情况相比，能够容易地使FS层20与集电极层21的峰值间距离X较短。因而，容易实现短路耐量的提高。
(其他实施方式)
本发明基于实施方式进行了记载，应理解的是本发明不限于该实施方式及构造。本发明还包括各种各样的变形例及等同范围内的变形。此外，各种各样的组合及形态、进而在它们中仅包含一要素、其以上或其以下的其他组合及形态也落入本发明的范畴及思想范围。
例如，上述各实施方式中，也可以是，第1导电型是P型，第2导电型是N型。
此外，上述各实施方式也可以应用于在半导体衬底10的另一面10b侧形成有N型的阴极层的RC(Reverse-Conducting的简写)－IGBT。
进而，上述各实施方式中，也可以是，没有形成沟槽13，栅极电极15形成在半导体衬底10的一面10a上。即，上述各实施方式还能够应用于平面型的半导体装置1。
此外，上述第2实施方式中，也可以如图15所示，集电极层21构成为，在载流子浓度的分布中，具有多个比最大峰值小的辅助峰值。进而，在上述第2实施方式中，集电极层21也可以构成为，不具有辅助峰值。
并且，也可以将上述各实施方式适当组合。例如，也可以将上述第2实施方式与上述第3、第4实施方式组合，集电极层21的载流子浓度具有多个峰值。

Claims (6)

1.一种半导体装置，具有场阻挡层(20)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
第1导电型的发射极区域(16)，形成在上述基体层的表层部；
栅极绝缘膜(14)，形成在上述基体层中的上述漂移层与上述发射极区域之间；
栅极电极(15)，形成在上述栅极绝缘膜上；
第2导电型的集电极层(21)，形成在上述漂移层中的上述基体层侧的相反侧；
第1导电型的上述场阻挡层，形成在上述集电极层与上述漂移层之间，与上述漂移层相比为高载流子浓度；
第1电极(19)，与上述基体层及上述发射极区域电连接；以及
第2电极(22)，与上述集电极层电连接，
上述场阻挡层及上述集电极层构成为，在将上述场阻挡层中的载流子浓度为最大的最大峰值位置与上述集电极层中的载流子浓度为最大的最大峰值位置之间的距离设为X[μm]、将构成上述集电极层的剂量相对于构成上述场阻挡层的剂量的比即杂质总量比设为Y的情况下，满足Y≧0.69X2+0.08X+0.86。
2.如权利要求1所述的半导体装置，其特征在于，
上述集电极层中，在上述集电极层与上述场阻挡层的层叠方向上，上述集电极层的最大峰值位置位于比该集电极层的中心(C1)靠上述漂移层侧。
3.一种半导体装置，具有场阻挡层(20)，其特征在于，
具备：
第1导电型的漂移层(11)；
第2导电型的基体层(12)，形成在上述漂移层上；
第1导电型的发射极区域(16)，形成在上述基体层的表层部；
栅极绝缘膜(14)，形成在上述基体层中的上述漂移层与上述发射极区域之间；
栅极电极(15)，形成在上述栅极绝缘膜上；
第2导电型的集电极层(21)，形成在上述漂移层中的上述基体层侧的相反侧；
第1导电型的上述场阻挡层，形成在上述集电极层与上述漂移层之间，与上述漂移层相比为高载流子浓度；
第1电极(19)，与上述基体层及上述发射极区域电连接；以及
第2电极(22)，与上述集电极层电连接，
上述集电极层中，在上述集电极层与上述场阻挡层的层叠方向上，上述集电极层中的载流子浓度为最大的最大峰值位置位于比该集电极层的中心(C1)靠上述漂移层侧。
4.如权利要求2或3所述的半导体装置，其特征在于，
上述集电极层构成为，上述载流子浓度具有多个峰值，在比上述中心靠上述漂移层侧的相反侧，具有比上述载流子浓度为最大的最大峰值小的辅助峰值。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
上述场阻挡层中，在上述集电极层与上述场阻挡层的层叠方向上，上述场阻挡层中的载流子浓度为最大的最大峰值位置位于比该场阻挡层的中心(C2)靠上述漂移层侧。
6.如权利要求1～4中任一项所述的半导体装置，其特征在于，
上述场阻挡层中，在上述集电极层与上述场阻挡层的层叠方向上，上述场阻挡层中的载流子浓度为最大的最大峰值位置位于比该场阻挡层的中心(C2)靠上述集电极层侧。
CN201980059059.9A 2018-09-13 2019-08-29 半导体装置 Pending CN112689902A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-171732 2018-09-13
JP2018171732A JP7010184B2 (ja) 2018-09-13 2018-09-13 半導体装置
PCT/JP2019/033934 WO2020054446A1 (ja) 2018-09-13 2019-08-29 半導体装置

Publications (1)

Publication Number Publication Date
CN112689902A true CN112689902A (zh) 2021-04-20

Family

ID=69778270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980059059.9A Pending CN112689902A (zh) 2018-09-13 2019-08-29 半导体装置

Country Status (4)

Country Link
US (1) US20210217845A1 (zh)
JP (1) JP7010184B2 (zh)
CN (1) CN112689902A (zh)
WO (1) WO2020054446A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024064037A (ja) * 2022-10-27 2024-05-14 株式会社デンソー 半導体装置
JP2024080317A (ja) * 2022-12-02 2024-06-13 株式会社デンソー 半導体装置とその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166034A (ja) * 2010-02-12 2011-08-25 Fuji Electric Co Ltd 半導体装置の製造方法
CN102610634A (zh) * 2011-01-24 2012-07-25 三菱电机株式会社 半导体装置和半导体装置的制造方法
CN102694022A (zh) * 2011-03-25 2012-09-26 株式会社东芝 半导体装置及其制造方法
CN104157685A (zh) * 2010-07-27 2014-11-19 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN104285300A (zh) * 2012-05-07 2015-01-14 株式会社电装 半导体装置
CN106128946A (zh) * 2011-05-18 2016-11-16 富士电机株式会社 半导体装置及半导体装置的制造方法
CN106133889A (zh) * 2014-03-25 2016-11-16 株式会社电装 半导体装置
WO2016204126A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置
CN107251231A (zh) * 2015-02-25 2017-10-13 株式会社电装 半导体装置
JP2017208413A (ja) * 2016-05-17 2017-11-24 株式会社デンソー 半導体装置
CN107924942A (zh) * 2015-08-28 2018-04-17 株式会社电装 半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538412B2 (en) 2006-06-30 2009-05-26 Infineon Technologies Austria Ag Semiconductor device with a field stop zone

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166034A (ja) * 2010-02-12 2011-08-25 Fuji Electric Co Ltd 半導体装置の製造方法
CN104157685A (zh) * 2010-07-27 2014-11-19 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
CN102610634A (zh) * 2011-01-24 2012-07-25 三菱电机株式会社 半导体装置和半导体装置的制造方法
US20120187416A1 (en) * 2011-01-24 2012-07-26 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing semiconductor device
CN102694022A (zh) * 2011-03-25 2012-09-26 株式会社东芝 半导体装置及其制造方法
CN106128946A (zh) * 2011-05-18 2016-11-16 富士电机株式会社 半导体装置及半导体装置的制造方法
CN104285300A (zh) * 2012-05-07 2015-01-14 株式会社电装 半导体装置
CN106133889A (zh) * 2014-03-25 2016-11-16 株式会社电装 半导体装置
CN107251231A (zh) * 2015-02-25 2017-10-13 株式会社电装 半导体装置
WO2016204126A1 (ja) * 2015-06-17 2016-12-22 富士電機株式会社 半導体装置
CN107004716A (zh) * 2015-06-17 2017-08-01 富士电机株式会社 半导体装置
US20170278929A1 (en) * 2015-06-17 2017-09-28 Fuji Electric Co., Ltd. Semiconductor device
CN107924942A (zh) * 2015-08-28 2018-04-17 株式会社电装 半导体装置
JP2017208413A (ja) * 2016-05-17 2017-11-24 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP2020043301A (ja) 2020-03-19
US20210217845A1 (en) 2021-07-15
JP7010184B2 (ja) 2022-01-26
WO2020054446A1 (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
CN107210299B (zh) 半导体装置
US9761582B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN109585529B (zh) 半导体装置及其制造方法
WO2015093190A1 (ja) 半導体装置および半導体装置の製造方法
JP5423018B2 (ja) 半導体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
WO2014188569A1 (ja) ダイオード内蔵ｉｇｂｔ
JP2009033036A (ja) 半導体装置及びこれを用いた電気回路装置
CN109314130B (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
CN111081770A (zh) 半导体装置
CN112201690A (zh) Mosfet晶体管
JP2011204711A (ja) 半導体装置およびその製造方法
US20210217845A1 (en) Semiconductor device
WO2021220965A1 (ja) 半導体装置
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
WO2020075248A1 (ja) 半導体装置及びその製造方法
CN112673466A (zh) 半导体装置
JP2012204377A (ja) 電力用半導体装置
TW201537750A (zh) 半導體裝置
JP2014154739A (ja) 半導体装置
CN111326510B (zh) 半导体装置
CN108305893B (zh) 半导体装置
CN104078494A (zh) 功率半导体设备及其制作方法
KR101209564B1 (ko) 반도체장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination