CN112667017A - 并联的带隙基准电路 - Google Patents

Abstract

本发明公开了一种并联的带隙基准电路，包括：PTAT电流产生电路，用以产生带有温度系数的电流，基准电压输出电路，用以输出恒定的基准电压，温度系数电流输出电路，用以输出带有温度系数的电流来补偿其他具有相反温度系数的电路，所述基准电压输出电路中与电压输出端连接的通路至少有一个，所述通路中包括至少两个具有不同温度系数的电阻，至少有一个所述电阻与其余所述电阻并联连接。

Description

并联的带隙基准电路

技术领域

本发明涉及集成电路领域，尤其涉及一种并联的带隙基准电路。

背景技术

在现有集成电路设计中,需要通过一个带隙基准电路产生温度系数电流用来补偿相反温度系数的电路，同时也需要产生稳定的基准电压给电源***使用，如图1所示，是一个带隙基准电路，该电路通过BJT主通路产生带有温度系数的电流，记该电流为PTAT电流)，通过MOS管M4镜像出去的带有温度系数的电流给其他补偿电路使用，通常情况下，我们不希望基准电压输出端Vout输出的电压是带有温度系数的，但在产生特定温度系数电流的同时，Vout输出电压也是带有温度系数。

发明内容

本发明所要解决的技术问题是提供一种并联的带隙基准电路，采用不同温度系数电阻减小电压温度系数。

为了解决上述技术问题，本发明提供了一种并联的带隙基准电路，包括：PTAT电流产生电路(10)，用以产生带有温度系数的电流，

基准电压输出电路，用以输出恒定的基准电压，温度系数电流输出电路，用以输出带有温度系数的电流来补偿其他具有相反温度系数的电路，所述基准电压输出电路中与电压输出端连接的通路至少有一个，所述通路中包括至少两个具有不同温度系数的电阻，至少有一个所述电阻与其余所述电阻并联连接。

优选地，所述电阻为二个，两个电阻的阻值不同。

优选地，所述与其余电阻并联的那个电阻其温度系数与其他电阻不同。

优选地，所述电阻中的至少一个电阻阻值可调。

优选地，所述基准电压输出电路，还包括MOS管、用以镜像PTAT电流产生电路的PTAT电流。

优选地，所述MOS管的栅极由PTAT电流产生电路来控制。

优选地，所述MOS管的栅极由外部电路来控制。

优选地，所述电阻由多条电阻组合而成。

附图说明

图1为现有技术的一种带隙基准电路示意图。

图2为本发明一较佳实施例的一种带隙基准电路示意图。

图3为现有技术的电流电压仿真图。

图4为本发明一较佳实施例的电流电压仿真图。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步详细的说明：

实施例一

如图2所示，是本发明实施例1的带隙基准电路，包括：PTAT电流产生电路10，用以产生带有温度系数的电流；基准电压输出电路20，用以输出恒定的基准电压；温度系数电流输出电路30，用以输出带有温度系数的电流来补偿其他具有相反温度系数的电路。

本实施例中图2只是一种示例性的PTAT电流产生电路10。

本实施例的PTAT电流产生电路10包括：运算放大器OA、第一晶体管Q1和第二晶体管Q2.运算放大器OA的反相输入端与第一晶体管Q1的发射极连接，运算放大器的同相输入端与所述第二晶体管Q2的发射极通过串接第三电阻R3连接。第一晶体管Q1和第二晶体管Q2的基极和集电极均接地。第二晶体管Q2的发射结面积是的第一晶体管Q1的发射结面积的P倍，P为大于或等于1的整数。

第一晶体管Q1和第二晶体管Q2为BJT器件。

PTAT电流产生电路10还包括：第一PMOS管M1、第二PMOS管M2、第一电阻R1、第二电阻R2、第三电阻R3。第一PMOS管M1、第二PMOS管M2的源极均接电源端VDD。第一PMOS管M1、第二PMOS管M2的栅极均与运算放大器OA的输出端连接。第一PMOS管M1的漏极以及第一电阻R1的一端均与运算放大器OA的反相输入端连接，第二PMOS管M2的漏极以及第二电阻R2的一端均与运算放大器OA的同相输入端连接。第二晶体管Q2的发射极通过第三电阻R3与运算放大器OA的同相输入端连接。第一电阻R1、第二电阻R2的另一端均接地。当然，PTAT电流产生电路可以采用多种现有能产生PTAT电流的电路，例如公开文献CN105320207A、CN100456197C等等，在此本申请不做限制。

本实施例的温度系数电流输出电路30，包括第四PMOS管M4，源极接电源端VDD，栅极与与运算放大器OA的输出端连接，漏极作为带有温度系数的电流输出端。

本实施例的基准电压输出电路20，包括第三PMOS管M3、第四电阻R4、第五电阻R5和基准电压输出端。M3源极接电源端VDD，栅极与与运算放大器OA的输出端连接，漏极通过串接R4后接地。R5与R4并联，一端与基准电压输出端相连，另一端接地。基准电压输出端Vout与M3的漏极相接。其中R4和R5分别为两种不同温度系数的电阻。通过调整R4和R5电阻的阻值使基准电压输出端的电压输出波动减小。R4和R5可以由多跟电阻分别组成，便于分别调整R4和R5的阻值。

在如下的一个仿真示例中R4、R5采用了两种不同温度系数的电阻，用来消除和调节VOUT的输出电压(这里以输出0.6V为例子)。利用了两种不同温度系数的电阻R4和R5，用来消除和调节VOUT的输出电压，可以看到在不影响特定温度系数电流的情况下，使得VOUT输出达到平衡点，即类似抛物线形状，电流电压曲线如图4。如采用现有技术仅用R4的情况下，电流电压曲线如图3。

仿真计算方法如下：

设PTAT电流温度系数：I0＝a0*x+b0,x为温度T，-40～125

R4单位电阻温度系数R4＝a1*x+b1,需要m个R4电阻

R5单位电阻温度系数R5＝a2*x+b2,需要n个R5电阻

Vout电压温度系数

Vo＝I0*(m*R4//n*R5)＝(a0*x+b0)*{[m(a1*x+b1)]//[n(a2*x+b2)]}

从该方程可以看出，先用a1*x和a2*x去平衡a0*x，调到使得Vo波动最小的情况(记为Vmin)，但是此时Vmin可能不等于0.6V(想要的目标电压)，调整电阻阻值，R4电阻阻值：m*R4*0.6/Vmin,R5电阻阻值：n*R5*0.6/Vmin,最终使得输出是0.6v的情况下Vo波动最小。如果用一个电阻去修正呢，一个电阻的温度系数无法刚好抵消电流的温度系数。利用了两种不同温度系数的电阻R4和R5，用来消除和调节VOUT的输出电压，在产生特定温度系数电流的情况下，使得VOUT输出电压处于平衡态，随温度波动较小。

图3所示的是电流和电压随温度变化的曲线,左边坐标轴为电流值,右边坐标轴为电压值,横坐标为温度,在不作电压温度系数修正的情况下,该VOUT随温度变化量为10.2mv(102.5ppm)。看出对于高精度电路来说，VOUT有较大的波动。本实施例利用了两种不同温度系数的电阻R4和R5，用来消除和调节VOUT的输出电压，可以看到在不影响特定温度系数电流的情况下，使得VOUT输出达到平衡点，如图4即类似抛物线形状。该VOUT随温度变化量为0.36mv(2.8ppm),电压温度系数优化了近36.6倍。

因此本实施例的基准电压输出稳定性更高，更适用于有高精度要求的电路。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (8)

1.一种并联的带隙基准电路，其特征在于，包括：

PTAT电流产生电路(10)，用以产生带有温度系数的电流，

基准电压输出电路(20)，用以输出恒定的基准电压，

温度系数电流输出电路(30)，用以输出带有温度系数的电流来补偿其他具有相反温度系数的电路，

所述基准电压输出电路(20)中与电压输出端连接的通路至少有一个，所述通路中包括至少两个具有不同温度系数的电阻，至少有一个所述电阻与其余所述电阻并联连接。

2.如权利要求1所述的并联的带隙基准电路，其特征在于：所述电阻为二个，两个电阻的阻值不同。

3.如权利要求1所述的并联的带隙基准电路，其特征在于：所述与其余电阻并联的那个电阻其温度系数与其他电阻不同。

4.如权利要求2或3所述的并联的带隙基准电路，其特征在于：所述电阻中的至少一个电阻阻值可调。

5.如权利要求1所述的并联的带隙基准电路，其特征在于：所述基准电压输出电路(20)，还包括MOS管(M3)、用以镜像PTAT电流产生电路(10)的PTAT电流。

6.如权利要求5所述的并联的带隙基准电路，其特征在于：所述MOS管(M3)的栅极由PTAT电流产生电路(10)来控制。

7.如权利要求5所述的并联的带隙基准电路，其特征在于：所述MOS管(M3)的栅极由外部电路来控制。

8.如权利要求1-7中之一所述的并联的带隙基准电路，其特征在于：所述电阻由多条电阻组合而成。

Images