CN112652627B - 存储器阵列及形成包括存储器单元串的存储器阵列的方法 - Google Patents

存储器阵列及形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN112652627B
CN112652627B CN202011050056.XA CN202011050056A CN112652627B CN 112652627 B CN112652627 B CN 112652627B CN 202011050056 A CN202011050056 A CN 202011050056A CN 112652627 B CN112652627 B CN 112652627B
Authority
CN
China
Prior art keywords
bridge
laterally
regions
memory
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011050056.XA
Other languages
English (en)
Other versions
CN112652627A (zh
Inventor
D·比林斯利
J·D·格林利
Y·J·胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112652627A publication Critical patent/CN112652627A/zh
Application granted granted Critical
Publication of CN112652627B publication Critical patent/CN112652627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请案涉及存储器阵列及形成包括存储器单元串的存储器阵列的方法，方法包括形成包括垂直交替第一层及第二层的堆叠。使水平伸长沟槽形成到堆叠中以形成横向间隔存储器块区域。跨横向地在存储器块区域中的横向紧邻者之间且纵向地沿着横向紧邻者的沟槽形成桥材料。桥材料包括纵向交替第一及第二区域。使桥材料的第一区域不同于桥材料的第二区域而离子植入以在蚀刻过程中改变第一或第二区域中的一者相对于另一者的相对蚀刻速率。使第一及第二区域经受蚀刻过程以相对于第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在横向紧邻存储器块区域之间且沿着横向紧邻存储器块区域纵向间隔的沟槽延伸的桥。揭示独立于方法的其它实施例及结构。

Description

存储器阵列及形成包括存储器单元串的存储器阵列的方法
技术领域
本文中揭示的实施例涉及存储器阵列及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路***，且用于在计算机***中存储数据。存储器可被制造成个别存储器单元的一或多个阵列。存储器单元可使用数字线(其也可称为位线、数据线或感测线)及存取线(其也可称为字线)写入或读取。感测线可沿着阵列的列导电地互连存储器单元，且存取线可沿着阵列的行导电地互连存储器单元。每一存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在缺少电源的情况下长时间存储数据。非易失性存储器通常专指具有至少约10年保存时间的存储器。易失性存储器耗散且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保存时间。无论如何，存储器单元经配置以使存储器以至少两种不同可选择状态保存或存储。在二进制***中，所述状态被视为“0”或“1”。在其它***中，至少一些个别存储器单元可经配置以存储两种以上电平或状态的信息。
场效晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区域，所述对导电源极/漏极区域之间具有半导电沟道区域。导电栅极邻近沟道区域且通过薄栅极绝缘体与沟道区域分离。将合适电压施加于栅极允许电流通过沟道区域从源极/漏极区域中的一者流到另一者。当从栅极移除电压时，在很大程度上防止电流流过沟道区域。场效晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电荷存储区域。
快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，对计算机及其它装置来说，在固态驱动中利用快闪存储器来替换常规硬驱动变得越来越常见。作为又另一实例，快闪存储器在无线电子装置中很流行，因为其使制造商能够随着新通信协议变得标准化而支持新通信协议且提供远程升级装置以增强特征的能力。
NAND可为集成快闪存储器的基本架构。NAND单元单位包括串联耦合到存储器单元的串联组合的至少一个选择装置(其中所述串联组合通常称为NAND串)。NAND架构可经配置成包括个别地包括可逆可编程垂直晶体管的垂直堆叠的存储器单元的三维布置。控制或其它电路***可经形成于垂直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别地包括晶体管的垂直堆叠的存储器单元。
存储器阵列可经布置成存储器页、存储器块及部分块(例如子块)及存储器平面，例如第2015/0228659号、第2016/0267984号及第2017/0140833号美国专利公开申请案中的任何者中展示及描述，且所述美国专利公开申请案特此且通过引用完全并入本文中且其方面可用于本文中揭示的本发明的一些实施例中。存储器块可至少部分界定垂直堆叠的存储器单元的个别字线层中的个别字线的纵向轮廓。到这些字线的连接可存在于垂直堆叠的存储器单元的阵列的端部或边缘处的所谓的“阶梯结构”中。阶梯结构包含界定立向延伸的导电通孔在其上接触以提供对字线的电接入的个别字线的接触区域的个别“楼梯”(替代地称为”台阶”或“阶梯”)。
发明内容
一方面，本申请案提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括垂直交替第一层及第二层的堆叠；使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域；跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地沿着所述横向紧邻者的所述沟槽形成桥材料，所述桥材料包括纵向交替第一及第二区域；使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率；及使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥。
另一方面，本申请案提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括垂直交替第一层及第二层的堆叠；使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域；跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地连续沿着所述横向紧邻者的所述沟槽的顶部形成桥材料，所述桥材料包括纵向交替第一及第二区域，空隙空间在所述沟槽中的所述桥材料下方；使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率；使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥；及形成横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述空隙空间中的所述桥的正下方的中介材料。
另一方面，本申请案提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括垂直交替第一层及第二层的堆叠，所述第一层包括牺牲材料；使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域；跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地沿着所述横向紧邻者的所述沟槽形成桥材料，所述桥材料包括纵向交替第一及第二区域；使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率；使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥；通过纵向地在所述桥中的纵向紧邻者之间的空间来各向同性地蚀除所述第一层中的所述牺牲材料且用个别传导线的传导材料替换所述牺牲材料，所述各向同性地蚀除是相对于所述桥选择性地进行的；及在所述横向紧邻存储器块区域之间的所述桥正下方且纵向地在所述桥之间的所述沟槽中形成绝缘材料。
另一方面，本申请案提供一种包括存储器单元串的存储器阵列，其包括：横向间隔的存储器块，其个别地包括包含交替绝缘层及传导层的垂直堆叠，存储器单元的操作沟道材料串延伸穿过所述绝缘层及所述传导层；绝缘桥，其在所述堆叠中跨横向地在所述存储器块中的横向紧邻者之间且沿着所述横向紧邻者纵向间隔的沟槽延伸，所述绝缘桥包括氧化铝、氧化铪、氧化镁、碳及碳氮化物中的至少一者；及中介材料，其横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述绝缘桥的正下方。
附图说明
图1是根据本发明的实施例的过程中的衬底的一部分的图解横截面图且是通过图2中的线1-1截取。
图2是通过图1中的线2-2截取的图解横截面图。
图3、3A、4、4A及5到29是根据本发明的一些实施例的过程中的图1及2的构造或其部分的图解顺序截面图及/或放大图。
具体实施方式
本发明的一些方面旨在克服与所谓的“块弯曲”(在制造期间块堆叠相对于其纵向定向侧向倾翻/倾斜)相关联的问题，但本发明不受限于此。
本发明的实施例涵盖用于形成存储器阵列(例如阵列下具有***控制电路***(例如阵列下CMOS)的NAND或其它存储器单元阵列)的方法。本发明的实施例涵盖所谓的“后栅极”或“替换栅极”处理、所谓的“先栅极”处理及其它处理，无论现存还是未来开发处理都独立于形成晶体管栅极的时间。本发明的实施例还涵盖独立于制造方法的存储器阵列(例如NAND架构)。实例方法实施例参考可被视为“后栅极”或“替换栅极”过程的图1到29描述。
图1及2展示具有其中将形成立向延伸的晶体管及/或存储器单元串的阵列或阵列区12的构造10。构造10包括基底衬底11，其具有导电/导体/传导、半导电/半导体/半传导或绝缘(insulative)/绝缘体/绝缘(insulating)(即，本文中是电性的)材料中的任一者或多者。已在基底衬底11之上立向地形成各种材料。材料可在图1及2描绘的材料旁边、立向内或立向外。举例来说，集成电路***的其它部分或完全制造组件可提供于基底衬底11上方、周围或内的某一位置。还可制造用于操作立向延伸的存储器单元串阵列(例如阵列12)内的组件的控制及/或其它***电路***，且其可或可不完全或部分在阵列或子阵列内。此外，还可制造多个子阵列，且其彼此间独立地、协力地或以其它方式操作。在本发明中，“子阵列”也可被视为阵列。
包括导电材料17的导体层16已形成于衬底11上方。导体层16可包括用于控制对将形成于阵列12内的晶体管及/或存储器单元的读取及写入存取的控制电路***(例如阵列下***电路***及/或共同源极线或板)的部分。包括垂直交替绝缘层20及导电层22的堆叠18已形成于导体层16上方。层20及22中的每一者的实例厚度是22到60纳米。仅展示了少量层20及22，且更有可能是，堆叠18包括成几十、一百或更多层20及22。可或可不为***及/或控制电路***的部分的其它电路***可在导体层16与堆叠18之间。举例来说，此电路***的导电材料及绝缘材料的多个垂直交替层可在导电层22中的最下者下方及/或在导电层22中的最上者上方。举例来说，一或多个选择栅极层(未展示)可在导体层16与最下导电层22之间，且一或多个选择栅极层可在导电层22中的最上者上方。无论如何，导电层22(替代地称为第一层)可不包括传导材料，且绝缘层20(替代地称为第二层)可不包括绝缘材料或在结合是“后栅极”或“替换栅极”的特此最初描述的实例方法实施例的此处理点中是绝缘的。实例导电层22包括可完全或部分牺牲的第一材料26(例如氮化硅)。实例绝缘层20包括具有不同于第一材料26的组成的组成且可完全或部分牺牲的第二材料24(例如二氧化硅)。最上绝缘层20可被视作具有顶部表面21。
沟道材料25已穿过绝缘层20及导电层22形成到导体层16。在一些实施例中，沟道开口25可部分进入到导体层16的导电材料17中(如展示)或可停止于导体层16顶上(未展示)。替代地，作为实例，沟道开口25可停止于最下绝缘层20顶上或内。使沟道开口25至少延伸到导体层16的导电材料17的原因是保证随后形成的沟道材料(尚未展示)直接电耦合到导体层16，而无需在希望进行此连接时使用替代处理及结构来这么做。蚀刻停止材料(未展示)可在导体层16的导电材料17内或顶上，以在希望是这样时促进沟道开口25相对于导体层16的蚀刻停止。此蚀刻停止材料可为牺牲或非牺牲的。通过实例且仅为了简洁起见，将沟道开口25展示为布置成每行四个及五个开口25的交错行的群组或列，且排列成将包括成品电路***构造中的横向间隔的存储器块58的横向间隔的存储器块区域58。在本发明中，“块”通常包含“子块”。存储器块区域58及所得存储器块58(尚未展示)可被视作是纵向伸长及定向的，例如，沿着方向55。存储器块区域58在此处理点原本可能无法辨别。可使用任何替代现存或未来开发的布置及构造。
晶体管沟道材料可经形成于立向地沿着绝缘层及导电层的个别沟道开口中，从而包括与导体层中的导电材料直接电耦合的个别沟道材料串。所形成的实例存储器阵列的个别存储器单元可包括栅极区域(例如控制栅极区域)及横向地在栅极区域与沟道材料之间的存储器结构。在一个此实施例中，存储器结构经形成以包括电荷阻挡区域、存储材料(例如电荷存储材料)及绝缘电荷通过材料。个别存储器单元的存储材料(例如浮动栅极材料(例如掺杂或未掺杂硅)或电荷俘获材料(例如氮化硅、金属点等))立向地沿着电荷阻挡区域中的个别者。绝缘电荷通过材料(例如具有夹于两种绝缘体氧化物[例如二氧化硅]之间的含氮材料[例如氮化硅]的带隙设计结构)横向地在沟道材料与存储材料之间。
图3、3A、4及4A展示其中电荷阻挡材料30、存储材料32及电荷通过材料34已形成于立向地沿着绝缘层20及导电层22的个别沟道开口25中的一个实施例。晶体管材料30、32及34(例如存储器单元材料)可通过例如将其相应薄层沉积于堆叠18之上及个别沟道开口25内且接着使此平面化以至少回到堆叠18的顶部表面来形成。沟道材料36也已形成于立向地沿着绝缘层20及导电层22的沟道开口25中，从而包括个别操作沟道材料串53。由于比例，材料30、32、34及36在图3及4中共同展示为且仅标示为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的III/V族半导体材料(例如GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25到100埃。穿孔蚀刻可如展示那样进行以从沟道开口25的基底移除材料30、32及34以暴露导体层16，使得沟道材料36直接抵靠导体层16的导电材料17。此穿孔蚀刻可相对于材料30、32及34中的每一者单独发生(如展示)或可在材料34沉积之后相对于所有共同地发生(未展示)。替代地且仅通过实例，可不进行穿孔蚀刻，且沟道材料36可通过单独导电互连(未展示)直接电耦合到导体层16的导电材料17。将沟道开口25展示为包括径向中心固体电介质材料38(例如自旋电介质、二氧化硅及/或氮化硅)。替代地且仅通过实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或缺少固体材料(未展示)。导电插塞(未展示)可形成于沟道材料串53顶上以较佳地导电连接到上覆电路***(未展示)。
参考图5及6，水平伸长的沟槽40已经形成(例如，通过各向异性蚀刻)到堆叠18中以形成横向间隔的存储器块区域58。水平伸长的沟槽40可具有直接抵靠导体层16的导电材料17(顶上或内)的相应底部(如展示)或可具有在导体层16的导电材料17上方的相应底部(未展示)。
上述处理展示在形成沟槽40之前形成及填充沟道开口25。此可被反转。替代地，沟槽40可形成于沟道开口25的形成与填充之间(不理想)。
参考图7，桥材料31已跨横向地在横向紧邻存储器块区域58之间且纵向地沿着(在一个实施例中，纵向地连续沿着)横向紧邻存储器块区域58的沟槽40形成。在一个实施例中，空隙空间41在沟槽40中的桥材料31下方。图8及9将桥材料31展示为任选地已被平面化(例如，通过化学机械抛光)以至少回到顶部绝缘层20的顶部表面21。
本文中的桥材料是用于形成桥的任何材料，例如下文描述。在一些实施例中，此类桥是完全牺牲的且在成品电路***构造中无保留。在其它实施例中，至少一些个别桥保留于成品电路***构造中。如果是完全牺牲的，那么桥材料31的绝缘/半导电/导电性质是无关紧要的，且如果一些桥材料31保留于成品电路***构造中，那么桥材料31的绝缘/半导电/导电性质可能不是无关紧要的。在一些实施例中，最终形成的桥是绝缘桥，其中此类桥的方向55上的至少横向外边缘是绝缘的。在一个实施例中，桥材料31且借此由其形成的桥包括氧化铝、氧化铪、氧化镁、碳及碳氮化物(任一或多种碳氮化合物)中的至少一者(在一个实施例中至少两者及在一个实施例中至少三者)，且无论是否化学计量的、非化学计量的、其中具有掺杂物物种、富金属、富氧、富氮及/或富碳。然而且无论如何，可使用其它桥材料。可在沉积桥材料31之后使其进行退火(例如快速热处理)以例如建立或修改结晶度。无论如何，桥材料31可被视作分别包括纵向交替第一区域33及第二区域43。此可具有彼此间相同或不同的长度或宽度且在此处理点可能无法辨别。
参考图10到13，包括实例掩模线19的掩模已形成于堆叠18上方以在一个实例中掩盖第一区域33且使第二区域43不被掩盖。任何合适掩盖材料可用于掩模线19，例如具有或不具有硬掩盖材料的光致抗蚀剂。
参考图14到17，已使离子植入进行到第一区域33中，同时由掩模线19(未展示)使第二区域43免受此植入，此后接着移除此类掩模线。替代地，可使离子植入进行到第二区域而非第一区域中，参考本文中仅为了区分一个群组的区域与另一群组的区域而呈现的第一区域及第二区域。无论如何且假定第一区域被植入，进行不同于到第二区域桥材料31中的离子植入(如果存在)的第一区域桥材料31的离子植入以在随后进行的蚀刻过程中改变第一区域(共同地)或第二区域(共同地)中的一者相对于另一者的相对蚀刻速率。因此，本发明不一定考虑第一或第二区域中的仅一者被植入且另一者不被植入。举例来说，可在上文关于图14到17描述的实例离子植入之前或之后毯覆地离子植入桥材料31，或只要桥材料的第一区域(假定至少其被离子植入)的离子植入稍微不同于桥材料的第二区域，那么第一及第二区域中的每一者另外以不同方式植入物种及/或剂量(例如，使用不同掩模)以在蚀刻过程中改变第一或第二区域中的一者相对于另一者的相对蚀刻速率。
技术人员能够选择合适植入物种及蚀刻化学来改变上述相对蚀刻速率，且无论通过现存或未来开发的离子植入物种、植入剂量、蚀刻化学等。举例来说且仅作为实例，实例植入物种是F、P、N、Si、He、B、Ar、Be及As。举例来说，Ar可经植入以提高HF中氧化铪的湿蚀刻速率。针对二氧化硅，F及/或P可经植入以提高稀释HF(按体积水与HF是100:1)的湿蚀刻速率，且Si、Ge及/或As可经植入以降低稀释HF的蚀刻速率。针对氮化硅，F及/或Ar可经植入以提高稀释HF的湿蚀刻速率，且B、C、Si及/或Ge可经植入以降低稀释HF的蚀刻速率。
参考图18到21，第一区域33及第二区域43已经受蚀刻过程以相对于第一及第二区域中的一者选择性地蚀除另一者(第二区域43经展示为已被蚀除且因此未出现于图18、20及21中)以形成跨横向地在横向紧邻存储器块区域58且沿着横向紧邻存储器块区域58纵向间隔的沟槽40延伸的桥39。间隔42借此纵向地在桥39之间。第一或第二区域中的任一者可取决于相应第一或第二区域中的蚀刻化学、植入物种及剂量或最终植入物种浓度来蚀除。在一个实施例中且如展示，桥39的所有桥材料31紧接在离子植入之前且紧接在经受蚀刻过程之后完全在垂直堆叠18内。在一个实施例中，堆叠18的顶部层是绝缘层20中的一者，且此顶部层20具有平面顶部表面21，且桥39个别地具有与顶部绝缘层顶部表面21共面的平面顶部表面59(图19)。在一个实施例中，桥39的桥材料31直接抵靠堆叠18的顶部绝缘层20的绝缘材料24，但对来自离子植入的植入物种来说，桥39的桥材料31具有相同于堆叠18的顶部绝缘层20的绝缘材料24的组成。在另一实施例中，忽略来自离子植入的植入物种，桥39的桥材料31具有不同于垂直交替绝缘层20及导电层22的所有材料的组成。
参考图22到25，且在一个实施例中，已移除导电层22的材料26(未展示)，例如通过穿过空间42相对于其它暴露材料(例如，包含桥39)理想地选择性各向同性蚀除(例如，使用液体或蒸汽H3PO4作为主蚀刻剂，其中材料26是氮化硅，且其它材料包括一或多种氧化物或多晶硅)。导电层22中的材料26(未展示)在实例实施例中牺牲且已用传导材料48替换，且其此后已从空间42及沟槽40移除，从而形成个别导电线29(例如字线)及个别晶体管及/或存储器单元56的立向延伸串49。
薄绝缘衬层(例如Al2O3且未展示)可在形成传导材料48之前形成。晶体管及/或存储器单元56的大致位置在图25中用括号指示，且一些在图22及23中用虚线框指示，其中晶体管及/或存储器单元56在所描绘实例中基本上呈环状或环形。替代地，晶体管及/或存储器单元56可不相对于个别沟道开口25完全环绕，使得每一沟道开口25可具有两个或两个以上立向延伸的串49(例如在个别导电层中每沟道开口可能具有多个字线的个别导电层中的个别沟道开口周围的多个晶体管及/或存储器单元且未展示)。传导材料48可被视作具有对应于个别晶体管及/或存储器单元56的控制栅极区域52的终端50(图25)。在所描绘实施例中，控制栅极区域52包括个别导电线29的个别部分。材料30、32及34可被视作横向地在控制栅极区域52与沟道材料36之间的存储器结构65。在一个实施例中且如关于实例“后栅极”处理展示，导电层22的传导材料48在形成桥39之后形成。替代地，导电层的传导材料可在形成上桥39之前及/或在形成沟槽40(未展示)之前形成，例如关于“先栅极”处理。
电荷阻挡区域(例如电荷阻挡材料30)在存储材料32与个别控制栅极区域52之间。电荷阻挡在存储器单元中可具有以下功能：在编程模式中，电荷阻挡可防止电荷载子从存储材料(例如浮动栅极材料、电荷俘获材料等)传向控制栅极；及在擦除模式中，电荷阻挡可防止电荷载子从控制栅极流到存储材料中。因此，电荷阻挡可用于阻挡控制栅极区域与个别存储器单元的存储材料之间的电荷迁移。所展示的实例电荷阻挡区域包括绝缘体材料30。通过另外实例，电荷阻挡区域可包括存储材料(例如材料32)的横向(例如径向)外部，其中此存储材料是绝缘的(例如，在绝缘存储材料32与传导材料48之间缺少任何不同组成材料时)。无论如何，作为额外实例，在缺少任何单独组成绝缘体材料30时，控制栅极的存储材料及导电材料的接口可足以用作电荷阻挡区域。此外，传导材料48与材料30(当存在时)的接口与绝缘体材料30的组合可一起用作电荷阻挡区域，且替代地或另外，可用作绝缘存储材料(例如氮化硅材料32)的横向外区域。实例材料30是氧化硅铪及二氧化硅中的一或多者。
参考图26到29，且在一个实施例中，中介材料57已形成于在横向紧邻存储器块区域58之间的桥39正下方且纵向地在桥39之间的沟槽40中。中介材料57可在横向紧邻存储器块区域58与最终存储器块58之间提供横向电隔离(绝缘)。此可包含绝缘、半导电及传导材料中的一或多者，且无论如何，可促进导电层22免于在成品电路***构造中彼此间短接。实例绝缘材料是SiO2、Si3N4、Al2O3及未掺杂多晶硅中的一或多者。在一个实施例中，中介材料57包括横向最外绝缘材料(例如二氧化硅及/或氮化硅且未展示)及具有不同于横向最外绝缘材料的组成的组成的横向内材料(例如未掺杂多晶硅且未展示)。在一个此实施例中，横向内材料是绝缘的。在一个实施例中，中介材料57在横向紧邻存储器块之间的每个位置都是绝缘的。
在其中桥39是绝缘(insulating/insulative)的一个实施例中，其至少一些绝缘材料具有相同于中介材料57的组成。在其中桥39是绝缘的一个实施例中，其至少一些绝缘材料具有不同于中介材料57的组成的组成，且在一个实施例中，仅其一些绝缘材料具有不同于中介材料57的组成的组成。
在一些方法实施例中，在所有桥形成之后的某个时间移除所有桥(未展示)。替代地，桥的至少一些材料在存储器阵列的成品构造中可保持跨沟槽延伸，其包含(例如)在形成桥材料的动作之后的某个时间减小桥的垂直厚度(未展示)，且例如其中桥的至少一些材料在存储器阵列的成品构造中保持跨沟槽延伸。
可关于上述实施例使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
根据“先栅极处理”的上述实例处理在形成桥39之后形成导电层22的传导材料48。替代地，且例如根据先栅极处理，导电层的传导材料可在形成桥39之前形成(未展示)。
替代实施例构造可由上述方法实施例或其它造成。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。虽然如此，此类存储器阵列可具有本文中在方法实施例中描述的属性中的任何者。同样地，上述方法实施例可并入、形成及/或具有关于装置实施例描述的属性中的任何者。
本发明的实施例包含包括存储器单元(例如，56)串(例如，49)的存储器阵列(例如，12)。存储器阵列包括横向间隔的存储器块(例如，58)，其个别地包括包含交替绝缘层(例如，20)及导电层(例如，22)的垂直堆叠(例如，18)。存储器单元的操作沟道材料串(例如，53)延伸穿过绝缘层及导电层。堆叠中的绝缘桥(例如，39)跨横向地在横向紧邻存储器块之间且沿着横向紧邻存储器块纵向间隔的沟槽(例如，40)延伸。绝缘桥包括氧化铝、氧化铪、氧化镁、碳及碳氮化物中的至少一者。中介材料(例如，57)横向地在横向紧邻存储器块之间且纵向地沿着横向紧邻存储器块且在绝缘桥的正下方。可使用本文中关于其它实施例展示及/或描述的任何其它属性或方面。
上述处理或构造可被视作是相对于经形成为此类上述组件的单个堆叠或单个层或形成于所述单个堆叠或单个层内或形成为下伏基底衬底的部分的组件阵列(虽然单个堆叠/层可具有多个层)。用于操作或存取阵列内的此类组件的控制及/或其它***电路***也可形成于任何位置作为成品构造的部分，且在一些实施例中，可在阵列下(例如阵列下CMOS)。无论如何，一或多个额外此(类)堆叠/层经提供或制造于图中展示或上文描述的位置上方及/或下方。此外，组件阵列可在不同堆叠/层中彼此间相同或不同，且不同堆叠/层可具有彼此间相同厚度或不同厚度。中介结构可经提供于垂直紧邻堆叠/层(例如额外电路***及/或电介质层)之间。而且，不同堆叠/层可彼此间电耦合。可单独且循序地制造多个堆叠/层(例如，彼此上下叠置)，或可在基本上相同时间制造两个或两个以上堆叠/层。
上文论述的组合件及结构可用于集成电路/电路***中，且可经并入到电子***中。此类电子***可用于(例如)存储器模块、装置驱动器、电力模块、通信调制解调器、处理器模块及专用模块中，且可包含多层多芯片模块。电子***可为各种***中的任何者，例如(举例来说)相机、无线装置、显示器、芯片集、机顶盒、游戏、照明设备、交通工具、时钟、电视机、手机、个人计算机、汽车、工业控制***、飞机等。
在本发明中，除非另外指示，否则“立向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下面”、“在…之下”、”上”及“下”大体上参考垂直方向。“水平”是指沿着主衬底表面的大致方向(即，在10度内)且可在制造期间相对于其处理衬底，且垂直是大体上正交于水平的方向。参考“完全水平”是沿着主衬底表面的方向(即，与主衬底表面无度数)，且可在制造期间相对于其处理衬底。此外，本文中使用的“垂直”及“水平”是彼此间大体上垂直的方向且独立于衬底在三维空间中的定向。另外，“立向延伸”及“立向地延伸”是指与完全水平成至少45°角的方向。此外，关于场效晶体管“立向地延伸”、“立向延伸”“水平延伸”、“水平地延伸”及类似物是参考在操作中电流沿着其流动于源极/漏极区域之间的晶体管沟道长度的定向。针对双极结晶体管，“立向地延伸”、“立向延伸”、“水平地延伸”、“水平延伸”及类似物是参考在操作中电流沿着其流动于发射极与集电极之间的基极长度的定向。在一些实施例中，立向地延伸的任何组件、特征及/或区域垂直地或在垂直的10°内延伸。
此外，“正上方”、“正下方”及“正下面”需要两个所述区域/材料组件彼此间至少部分横向重叠(即，水平地)。而且，使用前面未加“正”的“上方”仅需要在另一者上方的所述区域/材料/组件的一些部分在另一者的立向外(即，独立于两个所述区域/材料/组件是否存在任何横向重叠)。类似地，使用前面未加“正”的“下方”及“下面”仅需要在另一者下方/下面的所述区域/材料/组件的一些部分在另一者的立向内(即，独立于两个所述区域/材料/组件是否存在任何横向重叠)。
本文中描述的材料、区域及结构中的任何者可为同质或非同质的，且无论如何，在此上覆的任何材料之上连续或不连续的。当一或多个实例组成经提供用于任何材料时，所述材料可包括此一或多个组成、基本上由此一或多个组成组成或由此一或多个组成组成。此外，除非另外声明，否则每一材料可使用任何合适的现存或未来开发技术形成，例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(前面无定向形容词)被定义为从不同组成的紧邻材料或紧邻区域的最近表面垂直地通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有基本上恒定的厚度或可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另外指示，且此材料或区域将归因于厚度可变而具有某一最小厚度及某一最大厚度。如本文中使用，“不同组成”仅需要两种所述材料或区域中可彼此直接抵靠的那些部分在化学及/或物理上不同，例如，如果此类材料或区域是非同质的。如果两种所述材料或区域彼此不直接抵靠，那么“不同组成”仅需要两种所述材料或区域中彼此最靠近的那些部分在化学及/或物理上不同，如果此类材料或区域是非同质的。在本发明中，当材料、区域或结构彼此间至少部分物理触碰接触时，所述材料、区域或结构彼此“直接抵靠”。相比来说，前面未加“直接”的“在…之上”、“在…上”、“邻近”、“沿着”及“抵靠”涵盖“直接抵靠”及其中中介材料、区域或结构导致所述材料、区域或结构彼此间此不物理触碰接触的构造。
在本文中，如果在正常操作中电流能够从一区域-材料-组件连续流到另一区域-材料-组件且主要通过在产生足够亚原子正及/或负电荷时移动此类亚原子正及/或负电荷来完成此，那么区域-材料-组件彼此间“电耦合”。另一电子组件可在区域-材料-组件之间且电耦合到区域-材料-组件。相比来说，当区域-材料-组件称为“直接电耦合”时，直接电耦合的区域-材料-组件之间无中介电子组件(例如无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
在本发明中，“行”及“列”的任何使用是为了便于区分一系列或定向的特征与另一系列或定向的特征，且组件已或可沿着其形成。关于任何系列的区域、组件及/或特征独立于功能同义地使用“行”及“列”。无论如何，行可彼此间笔直及/或弯曲及/或平行及/或不平行，列也可如此。此外，行及列可彼此间90°或一或多个其它角度(即，除平角之外)相交。
本文中的导电/导体/传导材料中的任何者的组成可为金属材料及/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或两种以上元素金属的任何混合物或合金及任一或多个导电金属化合物中的任一者或组合。
在本文中，关于蚀刻(etch/etching)、移除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”的任何使用是一所述材料相对于另一所述材料按体积依至少2:1的比率施加作用的此动作。此外，选择性地沉积、选择性地生长或选择性地形成的任何使用是针对至少前75埃的沉积、生长或形成按体积依至少2:1的比率相对于另一所述材料或另外所述材料沉积、生长或形成一材料。
除非另外指示，否则本文中“或”的使用涵盖任一者及两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替第一层及第二层的堆叠。使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域。跨横向地在所述存储器块区域中横向紧邻者之间且纵向地沿着所述横向紧邻者的所述沟槽形成桥材料。所述桥材料包括纵向交替第一及第二区域。使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率。使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替第一层及第二层的堆叠。使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域。跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地连续沿着所述横向紧邻者的所述沟槽的顶部形成桥材料。所述桥材料包括纵向交替第一及第二区域。空隙空间在所述沟槽中的所述桥材料下方。使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率。使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥。形成横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述空隙空间中的所述桥的正下方的中介材料。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替第一层及第二层的堆叠，所述第一层包括牺牲材料。使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域。跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地沿着所述横向紧邻者的所述沟槽形成桥材料。所述桥材料包括纵向交替第一及第二区域。使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率。使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥。通过纵向地在所述桥中的纵向紧邻者之间的空间来各向同性地蚀除所述第一层中的牺牲材料且用个别传导线的传导材料替换所述牺牲材料。相对于所述桥选择性地进行所述各向同性蚀除。在所述横向紧邻存储器块区域之间的所述桥正下方且纵向地在所述桥之间的所述沟槽中形成绝缘材料。
在一些实施例中，一种包括存储器单元串的存储器阵列包括横向间隔的存储器块，其个别地包括包含交替绝缘层及导电层的垂直堆叠。存储器单元的操作沟道材料串延伸穿过所述绝缘层及所述导电层。绝缘桥在所述堆叠中且跨横向地在所述存储器块中的横向紧邻者之间且沿着所述横向紧邻者纵向间隔的沟槽延伸。所述绝缘桥包括氧化铝、氧化铪、氧化镁、碳及碳氮化物中的至少一者。中介材料横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述绝缘桥的正下方。
依据法规，已以关于结构及方法特征或多或少特定语言描述本文中揭示的标的物。然而，应理解，权利要求书不受限于所展示及描述的特定特征，因为本文中揭示的构件包括实例实施例。因此，权利要求书应按字面意义提供全范围，且应根据等同原则适当地解译。

Claims (26)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括垂直交替第一层及第二层的堆叠；
使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域；
跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地沿着所述横向紧邻者的所述沟槽形成桥材料，所述桥材料包括纵向交替第一及第二区域；
使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率；及
使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥。
2.根据权利要求1所述的方法，其中形成纵向地连续沿着所述横向紧邻存储器块区域的所述桥材料。
3.根据权利要求1所述的方法，其中所述桥的所有所述桥材料紧接在所述离子植入之前且紧接在所述经受之后完全在所述垂直堆叠内。
4.根据权利要求1所述的方法，其中所述堆叠的顶部层是所述第二层中的一者，所述顶部第二层具有平面顶部表面，所述桥个别地具有与所述顶部第二层顶部表面共面的平面顶部表面。
5.根据权利要求1所述的方法，其包括所述沟槽中的所述桥材料下方的空隙空间。
6.根据权利要求1所述的方法，其中所述桥的至少一些桥材料在所述存储器阵列的成品构造中保持跨所述沟槽延伸。
7.根据权利要求6所述的方法，其包括所述沟槽中的所述桥材料下方的空隙空间，且进一步包括形成横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述空隙空间中的所述桥的正下方的中介材料。
8.根据权利要求1所述的方法，其包括在所述经受之后移除所有所述桥。
9.根据权利要求1所述的方法，其包括形成所述存储器单元串的个别存储器单元以包括操作沟道材料串的沟道材料、作为所述第一层中的个别者中的传导线的部分的栅极区域及在所述个别第一层中横向地在所述栅极区域与所述操作沟道材料串的所述沟道材料之间的存储器结构，所述第一层的传导材料在形成所述桥之后形成。
10.根据权利要求9所述的方法，其包括通过纵向地在所述桥之间的空间来各向同性地蚀除所述第一层中的牺牲材料且用个别传导线的传导材料替换所述牺牲材料。
11.根据权利要求1所述的方法，其包括形成所述存储器单元串的个别存储器单元以包括操作沟道材料串的沟道材料、作为所述第一层中的个别者中的传导线的部分的栅极区域及在所述个别第一层中横向地在所述栅极区域与所述操作沟道材料串的所述沟道材料之间的存储器结构，所述第一层的传导材料在形成所述桥之前形成。
12.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括垂直交替第一层及第二层的堆叠；
使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域；
跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地连续沿着所述横向紧邻者的所述沟槽的顶部形成桥材料，所述桥材料包括纵向交替第一及第二区域，空隙空间在所述沟槽中的所述桥材料下方；
使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率；
使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥；及
形成横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述空隙空间中的所述桥的正下方的中介材料。
13.根据权利要求12所述的方法，其中所述桥的所述桥材料直接抵靠所述堆叠的顶部第二层的绝缘材料，但是对来自所述离子植入的植入物种来说，所述桥的所述桥材料具有相同于所述绝缘材料的组成。
14.根据权利要求12所述的方法，其中忽略来自所述离子植入的植入物种，所述桥的所述桥材料具有不同于所述垂直交替第二层及第一层的所有材料的组成。
15.根据权利要求12所述的方法，其中所述桥材料包括氧化铝、氧化铪、氧化镁、碳及碳氮化物中的至少一者。
16.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成包括垂直交替第一层及第二层的堆叠，所述第一层包括牺牲材料；
使水平伸长的沟槽形成到所述堆叠中以形成横向间隔的存储器块区域；
跨横向地在所述存储器块区域中的横向紧邻者之间且纵向地沿着所述横向紧邻者的所述沟槽形成桥材料，所述桥材料包括纵向交替第一及第二区域；
使所述桥材料的所述第一区域不同于所述桥材料的所述第二区域而离子植入以在蚀刻过程中改变所述第一或第二区域中的一者相对于另一者的相对蚀刻速率；
使所述第一及第二区域经受所述蚀刻过程以相对于所述第一及第二区域中的一者选择性地蚀除另一者以形成跨横向地在所述横向紧邻存储器块区域之间且沿着所述横向紧邻存储器块区域纵向间隔的所述沟槽延伸的桥；
通过纵向地在所述桥中的纵向紧邻者之间的空间来各向同性地蚀除所述第一层中的所述牺牲材料且用个别传导线的传导材料替换所述牺牲材料，所述各向同性地蚀除是相对于所述桥选择性地进行的；及
在所述横向紧邻存储器块区域之间的所述桥正下方且纵向地在所述桥之间的所述沟槽中形成绝缘材料。
17.根据权利要求16所述的方法，其中所述相对于所述桥选择性地各向同性蚀除所述牺牲材料也是相对于所述第二层选择性地进行的。
18.一种包括存储器单元串的存储器阵列，其包括：
横向间隔的存储器块，其个别地包括包含交替绝缘层及传导层的垂直堆叠，存储器单元的操作沟道材料串延伸穿过所述绝缘层及所述传导层；
绝缘桥，其在所述堆叠中跨横向地在所述存储器块中的横向紧邻者之间且沿着所述横向紧邻者纵向间隔的沟槽延伸，所述绝缘桥包括氧化铝、氧化铪、氧化镁、碳及碳氮化物中的至少一者；及
中介材料，其横向地在所述横向紧邻存储器块之间且纵向地沿着所述横向紧邻存储器块且在所述绝缘桥的正下方。
19.根据权利要求18所述的存储器阵列，其中所述绝缘桥包括氧化铝。
20.根据权利要求18所述的存储器阵列，其中所述绝缘桥包括氧化铪。
21.根据权利要求18所述的存储器阵列，其中所述绝缘桥包括氧化镁。
22.根据权利要求18所述的存储器阵列，其中所述绝缘桥包括碳。
23.根据权利要求18所述的存储器阵列，其中所述绝缘桥包括碳氮化物。
24.根据权利要求18所述的存储器阵列，其中所述至少一者包括至少两者。
25.根据权利要求18所述的存储器阵列，其中所述至少一者包括至少三者。
26.根据权利要求18所述的存储器阵列，其包括NAND。
CN202011050056.XA 2019-10-11 2020-09-29 存储器阵列及形成包括存储器单元串的存储器阵列的方法 Active CN112652627B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/599,856 US11011408B2 (en) 2019-10-11 2019-10-11 Memory arrays and methods used in forming a memory array comprising strings of memory cells
US16/599,856 2019-10-11

Publications (2)

Publication Number Publication Date
CN112652627A CN112652627A (zh) 2021-04-13
CN112652627B true CN112652627B (zh) 2024-01-09

Family

ID=75346518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011050056.XA Active CN112652627B (zh) 2019-10-11 2020-09-29 存储器阵列及形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (2) US11011408B2 (zh)
CN (1) CN112652627B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563022B2 (en) 2019-08-25 2023-01-24 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11101210B2 (en) * 2019-10-25 2021-08-24 Micron Technology, Inc. Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
US20230055230A1 (en) * 2021-08-19 2023-02-23 Sandisk Technologies Llc Three-dimensional memory device with doped semiconductor bridge structures and methods for forming the same
US20240155841A1 (en) * 2022-11-09 2024-05-09 Sandisk Technologies Llc Three-dimensional memory device containing multi-level support bridge structures and methods for forming the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545793A (zh) * 2018-10-29 2019-03-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110034119A (zh) * 2017-12-27 2019-07-19 美光科技公司 形成竖向延伸的存储器单元串的阵列的方法
CN110047835A (zh) * 2017-12-28 2019-07-23 美光科技公司 形成个别地包括可编程电荷存储晶体管的竖向延伸的存储器单元串的阵列的方法
CN110088905A (zh) * 2016-11-03 2019-08-02 桑迪士克科技有限责任公司 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构
CN110211965A (zh) * 2019-06-17 2019-09-06 长江存储科技有限责任公司 3d nand存储器及其形成方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066869A (en) 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US8492278B2 (en) 2010-03-30 2013-07-23 Micron Technology, Inc. Method of forming a plurality of spaced features
KR101660432B1 (ko) 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
US8829589B2 (en) * 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
US9997353B1 (en) 2010-12-24 2018-06-12 Ananda H. Kumar Silicon composite substrates
CN102544098B (zh) 2010-12-31 2014-10-01 中国科学院微电子研究所 Mos晶体管及其形成方法
US8395137B2 (en) 2011-03-08 2013-03-12 Micron Technology, Inc. Memory cell constructions
KR101857681B1 (ko) 2011-07-07 2018-05-14 삼성전자주식회사 3차원 반도체 기억 소자 및 그 제조방법
US9698153B2 (en) * 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
KR102108879B1 (ko) 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102185547B1 (ko) 2014-01-22 2020-12-02 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US9171862B2 (en) 2014-01-24 2015-10-27 Macronix International Co., Ltd. Three-dimensional memory and method of forming the same
US9425208B2 (en) 2014-04-17 2016-08-23 Samsung Electronics Co., Ltd. Vertical memory devices
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9887207B2 (en) 2014-08-18 2018-02-06 Sandisk Technologies Llc Three dimensional NAND device having dummy memory holes and method of making thereof
US9553105B2 (en) 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
KR20160137103A (ko) 2015-05-22 2016-11-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102365114B1 (ko) 2015-08-28 2022-02-21 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9837431B2 (en) 2015-11-20 2017-12-05 Sandisk Technologies Llc 3D semicircular vertical NAND string with recessed inactive semiconductor channel sections
KR102446862B1 (ko) 2016-03-07 2022-09-23 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US10014309B2 (en) 2016-08-09 2018-07-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells comprising a programmable charge storage transistor and arrays of elevationally-extending strings of memory cells comprising a programmable charge storage transistor
US9893083B1 (en) 2016-10-13 2018-02-13 Micron Technology, Inc. Elevationally-extending strings of memory cells individually comprising a programmable charge storage transistor and methods of processing silicon nitride-comprising materials
KR102630954B1 (ko) 2016-11-08 2024-01-31 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102353929B1 (ko) 2017-03-07 2022-01-21 삼성전자주식회사 반도체 장치
CN110892505B (zh) 2017-07-12 2023-05-16 应用材料公司 用于硅间隙填充的循环保形沉积/退火/蚀刻
US10361216B2 (en) 2017-09-20 2019-07-23 Micron Technology, Inc. Methods used in forming an array of elevationally-extending transistors
US10290643B1 (en) * 2018-01-22 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing floating gate select transistor
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
KR20200074303A (ko) * 2018-12-14 2020-06-25 삼성전자주식회사 3차원 반도체 메모리 장치
US10910399B2 (en) * 2019-03-14 2021-02-02 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
US10879262B2 (en) 2019-03-27 2020-12-29 Sandisk Technologies Llc Three-dimensional memory device containing eye-shaped contact via structures located in laterally-undulating trenches and method of making the same
US11069598B2 (en) 2019-06-18 2021-07-20 Micron Technology, Inc. Memory arrays and methods used in forming a memory array and conductive through-array-vias (TAVs)
JP2021027290A (ja) 2019-08-08 2021-02-22 キオクシア株式会社 半導体記憶装置
US11805645B2 (en) 2019-08-16 2023-10-31 Micron Technology, Inc. Integrated assemblies having rugged material fill, and methods of forming integrated assemblies
US11094595B2 (en) * 2019-12-27 2021-08-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110088905A (zh) * 2016-11-03 2019-08-02 桑迪士克科技有限责任公司 用于三维存储器器件中直接源极接触的灯泡形存储器堆叠结构
CN110034119A (zh) * 2017-12-27 2019-07-19 美光科技公司 形成竖向延伸的存储器单元串的阵列的方法
CN110047835A (zh) * 2017-12-28 2019-07-23 美光科技公司 形成个别地包括可编程电荷存储晶体管的竖向延伸的存储器单元串的阵列的方法
CN109545793A (zh) * 2018-10-29 2019-03-29 长江存储科技有限责任公司 3d存储器件及其制造方法
CN110211965A (zh) * 2019-06-17 2019-09-06 长江存储科技有限责任公司 3d nand存储器及其形成方法

Also Published As

Publication number Publication date
US20210233801A1 (en) 2021-07-29
US20210111064A1 (en) 2021-04-15
CN112652627A (zh) 2021-04-13
US11569120B2 (en) 2023-01-31
US11011408B2 (en) 2021-05-18

Similar Documents

Publication Publication Date Title
CN113053908B (zh) 存储器阵列及用于形成包括存储器胞元串的存储器阵列的方法
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN113424320B (zh) 存储器阵列及用以形成存储器阵列的方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
JP2023500438A (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116568034A (zh) 包括存储器单元串的存储器电路***及用于形成包括存储器单元串的存储器阵列的方法
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN112802847A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113711354A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116963503A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116326236A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN112420714B (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11552090B2 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
CN117082871A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN117529108A (zh) 存储器电路***及用于形成存储器电路***的方法
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN116367543A (zh) 用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant