CN112652542A - 一种三维堆叠的扇出型芯片封装方法及封装结构 - Google Patents
一种三维堆叠的扇出型芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN112652542A CN112652542A CN202011528251.9A CN202011528251A CN112652542A CN 112652542 A CN112652542 A CN 112652542A CN 202011528251 A CN202011528251 A CN 202011528251A CN 112652542 A CN112652542 A CN 112652542A
- Authority
- CN
- China
- Prior art keywords
- metal
- forming
- chip
- hole
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 181
- 229910052751 metal Inorganic materials 0.000 claims abstract description 181
- 229910000679 solder Inorganic materials 0.000 claims abstract description 65
- 238000003466 welding Methods 0.000 claims abstract description 28
- 239000010410 layer Substances 0.000 claims description 112
- 238000002161 passivation Methods 0.000 claims description 70
- 239000011241 protective layer Substances 0.000 claims description 40
- 239000012790 adhesive layer Substances 0.000 claims description 35
- 239000003292 glue Substances 0.000 claims description 27
- 238000000059 patterning Methods 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009713 electroplating Methods 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种三维堆叠的扇出型芯片封装方法及封装结构，方法包括：提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面；在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球；将第一芯片倒装在所述第一焊球上；在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接；在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。本发明通过这样的方式实现了芯片的三维堆叠，取消了引线结构，减小了芯片尺寸，提高了整体封装结构的利用率。
Description
技术领域
本发明属于芯片封装技术领域，具体涉及一种三维堆叠的扇出型芯片封装方法及封装结构。
背景技术
随着电子产品小型化的潮流，高散热效率的电子组装技术在新一代电子产品上显得尤为重要。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。多芯片的三维堆叠封装结构，满足了芯片产品尺寸更薄、节省材料等要求，由于三维堆叠封装能够减小芯片尺寸、提高整体封装结构的利用率，三维堆叠封装的研究是有必要的。
传统方法是通过打线的方式来实现芯片的封装，其缺点是芯片尺寸大、成本高、浪费材料。而引线框架封装结构，需要先制作引线框架，然后再贴装芯片，导致整体结构体积较大。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种三维堆叠的扇出型芯片封装方法及封装结构。
本发明的一个方面，提供一种三维堆叠的扇出型芯片封装方法，所述方法包括：
提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面；
在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球；
将第一芯片倒装在所述第一焊球上；
在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接；
在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。
在一些可选地实施方式中，在将所述第一芯片倒装在所述第一焊球上之后，所述方法还包括：
在所述承载片的第一表面形成第一胶层，所述第一胶层包覆所述第一芯片，以将所述第一芯片固定在所述承载片的第一表面。
在一些可选地实施方式中，所述在所述承载片的第二表面形成第一金属布线，包括：
在所述承载片的第二表面形成第一钝化层；
图形化所述第一钝化层，以在对应所述金属通孔的位置形成第一过孔；
在所述第一过孔和所述第一钝化层上形成所述第一金属布线。
在一些可选地实施方式中，所述在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，包括：
在所述第一金属布线上形成第一保护层，并在所述第一保护层上形成第二过孔；
在所述第二过孔中形成所述第二焊球，将所述第二芯片倒装在所述第二焊球上。
在一些可选地实施方式中，在将第二芯片倒装在所述第二焊球上之后，所述方法还包括：
在所述第一保护层上形成第二胶层，所述第二胶层包覆所述第二芯片，以将所述第二芯片固定在所述承载片的第二表面。
在一些可选地实施方式中，在所述第一保护层上形成第二胶层之后，所述方法还包括：
形成贯穿所述第二胶层的金属柱，所述金属柱与所述第一金属布线电连接；
在所述第二胶层上形成第二金属布线，所述第二金属布线与所述金属柱电连接；
在所述第二金属布线上形成第三焊球。
在一些可选地实施方式中，所述在所述第二胶层上形成第二金属布线，包括：
在所述第二胶层上形成第二钝化层；
图形化所述第二钝化层，以在对应所述金属柱的位置形成第三过孔；
在所述第三过孔和所述第二钝化层上形成所述第二金属布线。
在一些可选地实施方式中，所述在所述第二金属布线上形成第三焊球，包括：
在所述第二金属布线上形成第二保护层，并在所述第二保护层上形成第四过孔；
在所述第四过孔中形成所述第三焊球。
本发明的另一个方面，提供一种三维堆叠的扇出型芯片封装结构，所述封装结构包括：
承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面，所述承载片设置有贯穿所述第一表面和所述第二表面的金属通孔；
第一焊球，所述第一焊球设置在所述承载片的第一表面，并与所述金属通孔电连接；
第一芯片，所述第一芯片倒装在所述第一焊球上；
第一金属布线，所述第一金属布线设置在所述承载片的第二表面，所述第一金属布线与所述金属通孔电连接；
第二焊球，所述第二焊球设置在所述第一金属布线上；
第二芯片，所述第二芯片倒装在所述第二焊球上。
在一些可选地实施方式中，所述封装结构还包括：
第一胶层，所述第一胶层设置在所述承载片的第一表面，并包覆所述第一芯片；
第一钝化层，所述第一钝化层设置在所述承载片的第二表面和所述第一金属布线之间，所述第一钝化层在对应所述金属通孔的位置处设置有第一过孔，所述第一金属布线通过所述第一过孔与所述金属通孔电连接；
第一保护层，所述第一保护层包覆所述第一金属布线，所述第一保护层上设置有第二过孔，所述第二过孔中设置有所述第二焊球。
在一些可选地实施方式中，所述封装结构还包括：
第二胶层，所述第二胶层设置在所述第一保护层背离所述第一钝化层的一侧，并包覆所述第二芯片；
金属柱，所述金属柱贯穿所述第二胶层，并与所述第一金属布线电连接；
第二钝化层，所述第二钝化层设置在所述第二胶层背离所述第一保护层的一侧，所述第二钝化层在对应所述金属柱的位置设置有第三过孔；
第二金属布线，所述第二金属布线设置在所述第二钝化层背离所述第二胶层的一侧，所述第二金属布线通过所述第三过孔与所述金属柱电连接；
第二保护层，所述第二保护层包覆所述第二金属布线，所述第二保护层上设置有第四过孔，所述第四过孔中设置有第三焊球。
本发明通过在承载片上设计出金属通孔、第一金属布线、第一焊球和第二焊球，金属通孔分别与第一金属布线以及所述第一焊球电连接，第一金属布线与第二焊球电连接，然后直接将第一芯片倒装在第一焊球上，将第二芯片倒装在第二焊球上，实现了芯片的三维堆叠，取消了引线结构，减小了芯片尺寸，提高了整体封装结构的利用率。
附图说明
图1为本发明一实施例的一种三维堆叠的扇出型芯片封装方法的工艺流程图；
图2至图17为本发明另一实施例的一种三维堆叠的扇出型芯片封装方法的流程示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
本发明的一个方面，如图1所示，提供一种三维堆叠的扇出型芯片封装方法S100，包括：
S110、提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面。
示例性的，一并结合图2，提供一承载片101，承载片101包括沿其厚度方向相对设置的第一表面101a和第二表面101b。在本步骤中，承载片101可以是硅、玻璃、金属、有机基板等材料的平板，本领域技术人员还可以根据实际需要，选择其他材料的承载片，本实施例对此并不限制。
S120、在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球。
示例性的，在本步骤中，在所述承载片上形成金属通孔有多种制作工艺，例如，可以在承载片的第一表面，直接通过刻蚀等工艺，制作出贯穿第二表面的通孔，然后通过电镀、化学镀等工艺将该通孔制作成金属通孔。或者，也可以先在承载片的第一表面，通过刻蚀等工艺制作出盲孔，然后通过电镀、化学镀等工艺将该盲孔制作成金属盲孔，然后通过物理研磨的方法将承载片的第二表面进行减薄工艺，使金属盲孔贯穿承载片的第二表面，成为金属通孔，下文将以第二种成型工艺结合附图具体说明。
如图2所示，先在承载片101的第一表面101a，通过刻蚀等工艺制作出盲孔，然后通过电镀、化学镀等工艺将该盲孔制作成金属盲孔102a。之后，如图3所示，在该金属盲孔102a上，通过植球、印刷、电镀、化学镀等工艺形成第一焊球103。然后，如图4所示，将下述步骤提及的第一芯片104倒装在第一焊球103上。为了使得第一芯片104稳固地设置在所述承载片101上，如图5所示，还可以在承载片101的第一表面101a形成第一胶层105，所述第一胶层105包覆所述第一芯片104。最后，如图6所示，采用物理研磨等方法将承载片101的第二表面101b进行减薄工艺，使得金属盲孔贯穿承载片101的第二表面101b，形成金属通孔102。
S130、将第一芯片倒装在所述第一焊球上。
示例性的，如图4所示，在本步骤中，可以通过焊接、回流等技术，将第一芯片104倒装在第一焊球103上。当然，本领域技术人员还可以通过其他方式将第一芯片倒装在第一焊球上，本实施例对此并不限制。
S140、在所述承载片的第一表面形成第一胶层，所述第一胶层包覆所述第一芯片，以将所述第一芯片固定在所述承载片的第一表面。
示例性的，如图5所示，在本步骤中，可以在承载片101的第一表面101a通过涂覆聚合物胶形成第一胶层105，其中，第一胶层105包覆第一芯片104，以将第一芯片104固定在承载片101的第一表面101a。涂覆工艺可以是丝网印刷、点胶、压印等工艺，也可以是其他工艺，本实施例对此并不限制。当然，本领域技术人员也可以通过其他方式在承载片的第一表面形成第一胶层，本实施例对此并不限制。
需要说明的是，在实际制作工艺中，在所述承载片的第一表面形成第一胶层的步骤并不是必须存在的，本领域技术人员可以根据实际需要进行取舍。
S150、在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接。
优选的，本步骤中，在所述承载片的第二表面形成第一金属布线具体包括以下步骤：
在所述承载片的第二表面形成第一钝化层。
具体地，在本步骤中，如图7所示，在本步骤中，在承载片101的第二表面101b形成第一钝化层106。需要说明的是，第一钝化层106只要实现钝化、绝缘等作用即可，本实施例并不限定第一钝化层的具体厚度，本领域技术人员可以根据实际需要进行选择。本步骤中形成第一钝化层的工艺，可以是沉积、溅射等工艺，本实施例对此并不限制。第一钝化层的材质可以是二氧化硅、氮化硅等，也可以是其他材质，本领域技术人员可以根据实际需要进行选择，本实施例对此并不限制。
图形化所述第一钝化层，以在对应所述金属通孔的位置形成第一过孔。
具体地，在本步骤中，如图7所示，图形化所述第一钝化层可以采用以下方式：首先在第一钝化层106上形成图形化的第一掩膜层，之后，以所述第一掩膜层为掩膜，在对应金属通孔102的位置刻蚀第一钝化层106，形成第一过孔。第一掩膜层的材料可以是光刻胶，也可以根据实际需要选择其他材料，本实施例对此并不限制。刻蚀第一钝化层的工艺可以选择干法刻蚀工艺，也可以选择其他工艺，本实施例对此并不限制。当然，本领域技术人员也可以选择其他方式图形化所述第一钝化层，以在对应所述金属通孔的位置形成第一过孔，本实施例对此并不限制。
在所述第一过孔和所述第一钝化层上形成所述第一金属布线。
具体地，如图8所示，在本步骤中，可以采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺在第一过孔和第一钝化层106上形成第一金属布线107，使第一金属布线107与金属通孔102电连接。当然，本领域技术人员也可以选择其他方式形成第一金属布线，使得第一金属布线与金属通孔电连接，本实施例对此并不限制。
S160、在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。
优选的，本步骤还包括以下步骤：
在所述第一金属布线上形成第一保护层，并在所述第一保护层上形成第二过孔。
具体地，如图9所示，在本步骤中，可以通过层压、涂覆、印刷等方式在第一金属布线107上形成第一保护层108，也可以通过其他方式在第一金属布线107上形成第一保护层108，本实施例对此并不限制。第一保护层可以采用有机树脂等绝缘材料，也可以采用其他材料，本领域技术人员可以根据实际需要进行选择。在第一保护层108上形成第二过孔时，可以选择合适的位置通过光刻工艺形成，也可以选择合适的位置通过其他工艺形成，本实施例对此并不限制。
在所述第二过孔中形成所述第二焊球，将所述第二芯片倒装在所述第二焊球上。
具体地，如图10所示，在本步骤中，可以通过植球、印刷、电镀、化学镀等工艺在第二过孔中形成第二焊球109，使得第二焊球109形成在第一金属布线107上，第二焊球109与第一金属布线107电连接。当然，本领域技术人员也可以通过其他工艺形成第二焊球，本实施例对此并不限制。如图11所示，在本步骤中，可以通过焊接、回流等技术将第二芯片110倒装在第二焊球109上，也可以通过其他方法将第二芯片110倒装在第二焊球109上，本领域技术人员可以根据实际需要进行选择。
优选的，在将第二芯片倒装在所述第二焊球上之后，还包括以下步骤：
在所述第一保护层上形成第二胶层，所述第二胶层包覆所述第二芯片，以将所述第二芯片固定在所述承载片的第二表面。
示例性的，如图12所示，在第一保护层108上，可以通过涂覆聚合物胶形成第二胶层111。涂覆工艺可以是丝网印刷、点胶、压印等工艺，本领域技术人员可以根据实际需要进行选择。当然，也可以通过其他工艺在第一保护层108上形成第二胶层111，本实施例对此并不限制。如图12所示，第二胶层111包覆第二芯片110，从而将第二芯片110固定在承载片101的第二表面101b。
优选的，在所述第一保护层上形成第二胶层之后，还包括以下步骤：
形成贯穿所述第二胶层的金属柱，所述金属柱与所述第一金属布线电连接。
示例性的，如图13所示，在本步骤中，可以通过光刻工艺形成贯穿第二胶层111的通道，并通过电镀、化学镀等工艺在所述通道中制作形成金属柱112，使得金属柱112与第一金属布线107电连接。当然，本领域技术人员也可以选择其他方式形成贯穿第二胶层的金属柱，使得金属柱与第一金属布线电连接，本实施例对此并不限制。
在所述第二胶层上形成第二钝化层。
示例性的，如图14所示，在本步骤中，可以通过沉积工艺在第二胶层111上沉积形成第二钝化层113，也可以通过其他方式在第二胶层111上形成第二钝化层113，本实施例对此并不限制。需要说明的是，第二钝化层只要实现钝化、绝缘等作用即可，本实施例并不限定第二钝化层的具体厚度，本领域技术人员可以根据实际需要进行选择。第二钝化层的材质可以是二氧化硅、氮化硅等，也可以是其他材质，本领域技术人员可以根据实际需要进行选择，本实施例对此并不限制。
图形化所述第二钝化层，以在对应所述金属柱的位置形成第三过孔。
如图14所示，在本步骤中，图形化所述第二钝化层可以采用以下方式：首先在第二钝化层113上形成图形化的第二掩膜层，之后，以所述第二掩膜层为掩膜，在对应金属柱112的位置刻蚀第二钝化层113，形成第三过孔。第二掩膜层的材料可以是光刻胶，也可以根据实际需要选择其他材料，本实施例对此并不限制。刻蚀第二钝化层的工艺可以选择干法刻蚀工艺，也可以选择其他工艺，本实施例对此并不限制。当然，本领域技术人员也可以选择其他方式图形化所述第二钝化层，以在对应所述金属柱的位置形成第三过孔，本实施例对此并不限制。
在所述第三过孔和所述第二钝化层上形成所述第二金属布线。
如图15所示，在本步骤中，可以采用电镀、溅射、热蒸发、等离子体增强化学气相沉积、低压化学气相沉积、大气压化学气相沉积或电子回旋谐振化学气相沉积等工艺在第三过孔和第二钝化层113上形成第二金属布线114，使第二金属布线114与金属柱112电连接。当然，本领域技术人员也可以选择其他方式形成第二金属布线，使得第二金属布线与金属柱电连接，本实施例对此并不限制。
在所述第二金属布线上形成第二保护层，并在所述第二保护层上形成第四过孔。
示例性的，如图16所示，在本步骤中，可以通过层压、涂覆、印刷等方式在第二金属布线114上形成第二保护层115，也可以通过其他方式在第二金属布线114上形成第二保护层115，本实施例对此并不限制。第二保护层可以采用有机树脂等绝缘材料，也可以采用其他材料，本领域技术人员可以根据实际需要进行选择。在第二保护层115上形成第四过孔时，可以选择合适的位置通过光刻工艺形成，也可以选择合适的位置通过其他工艺形成，本实施例对此并不限制。
在所述第四过孔中形成所述第三焊球。
如图17所示，在本步骤中，可以通过植球、印刷、电镀、化学镀等工艺在第四过孔中形成第三焊球116，使得第三焊球116形成在第二金属布线114上，第三焊球116与第二金属布线114电连接。当然，本领域技术人员也可以通过其他工艺形成第三焊球，本实施例对此并不限制。
本实施例的三维堆叠的扇出型芯片封装方法，通过在承载片上设计出金属通孔、第一金属布线、第一焊球和第二焊球，金属通孔分别与第一金属布线以及所述第一焊球电连接，第一金属布线与第二焊球电连接，然后直接将第一芯片倒装在第一焊球上，将第二芯片倒装在第二焊球上，实现了芯片的三维堆叠，取消了引线结构，减小了芯片尺寸，提高了整体封装结构的利用率。
需要说明的是，第二钝化层和第二保护层这两者并不是必须的，本领域技术人员可以根据实际需要进行取舍。例如，可以直接在第二胶层上制备出第二金属布线，然后直接在该第二金属布线上制作出第三焊球。或者，也可以是先在第二胶层上形成第二钝化层，然后在第二钝化层中制作出第三过孔，之后在第三过孔和第二钝化层上形成第二金属布线，最后在第二金属布线上直接制作出第三焊球。再或者，也可以是直接在第二胶层上制备出第二金属布线，然后在第二金属布线上制作出第二保护层，在第二保护层中制作出第四过孔，然后在第四过孔中制作出第三焊球即可。
本发明的另一个方面，提供一种三维堆叠的扇出型芯片封装结构，该封装结构可以采用前文记载的制备方法制作形成，具体可以参考前文相关记载，在此不作赘述。
如图17所示，一种三维堆叠的扇出型芯片封装结构100，该封装结构100包括承载片101、第一焊球103、第一芯片104、第一金属布线107、第二焊球109以及第二芯片110。承载片101包括沿其厚度方向相对设置的第一表面101a和第二表面101b，承载片101设置有贯穿其第一表面101a和第二表面101b的金属通孔102。第一焊球103设置在承载片101的第一表面101a，并与金属通孔102电连接。第一芯片104倒装在第一焊球103上。第一金属布线107设置在承载片101的第二表面101b，第一金属布线107与金属通孔102电连接。第二焊球109设置在第一金属布线107上。第二芯片110倒装在第二焊球109上。
本实施例的三维堆叠的扇出型芯片封装结构，通过在承载片上设计出金属通孔、第一金属布线、第一焊球和第二焊球，金属通孔分别与第一金属布线以及所述第一焊球电连接，第一金属布线与第二焊球电连接，然后直接将第一芯片倒装在第一焊球上，将第二芯片倒装在第二焊球上，实现了芯片的三维堆叠，取消了引线结构，减小了芯片尺寸，提高了整体封装结构的利用率。
优选的，如图17所示，封装结构100还包括第一胶层105、第一钝化层106以及第一保护层108。第一胶层105设置在承载片101的第一表面101a，并包覆第一芯片104。第一钝化层106设置在承载片101的第二表面101b和第一金属布线107之间，第一钝化层106在对应金属通孔102的位置处设置有第一过孔，第一金属布线107通过第一过孔与金属通孔102电连接。第一保护层108包覆第一金属布线107，第一保护层108上设置有第二过孔，第二过孔中设置有第二焊球109。
需要说明的是，本实施例并不限定各个结构的具体材质，本领域技术人员可以根据实际需要进行选择。例如，第一胶层可以采用聚合物胶等材质，第一钝化层可以采用二氧化硅等材质，第一保护层可以采用有机树脂等绝缘材质，本实施例对此并不限制。
优选的，如图17所示，封装结构100还包括第二胶层111、金属柱112、第二钝化层113、第二金属布线114以及第二保护层115。第二胶层111设置在第一保护层108背离所述第一钝化层106的一侧，并包覆第二芯片110。金属柱112贯穿第二胶层111，并与第一金属布线107电连接。第二钝化层113设置在第二胶层111背离第一保护层108的一侧，第二钝化层113在对应金属柱112的位置设置有第三过孔。第二金属布线114设置在第二钝化层113背离第二胶层111的一侧，第二金属布线114通过第三过孔与金属柱112电连接。第二保护层115包覆第二金属布线114。为方便后续芯片可以直接使用，第二保护层115上还可以设置有第四过孔，第四过孔中设置有第三焊球116。
需要说明的是，本实施例并不限定各个结构的具体材质，本领域技术人员可以根据实际需要进行选择。例如，第二胶层可以采用聚合物胶等材质，金属柱以及金属布线可以采用铜、金等金属，第二钝化层可以采用二氧化硅等材质，第二保护层可以采用有机树脂等绝缘材质，本实施例对此并不限制。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (11)
1.一种三维堆叠的扇出型芯片封装方法，其特征在于，所述方法包括：
提供承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面；
在所述承载片的第一表面形成金属通孔，并在所述金属通孔上形成第一焊球；
将第一芯片倒装在所述第一焊球上；
在所述承载片的第二表面形成第一金属布线，所述第一金属布线与所述金属通孔电连接；
在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，以完成三维堆叠的扇出型芯片封装。
2.根据权利要求1所述的方法，其特征在于，在将所述第一芯片倒装在所述第一焊球上之后，所述方法还包括：
在所述承载片的第一表面形成第一胶层，所述第一胶层包覆所述第一芯片，以将所述第一芯片固定在所述承载片的第一表面。
3.根据权利要求1所述的方法，其特征在于，所述在所述承载片的第二表面形成第一金属布线，包括：
在所述承载片的第二表面形成第一钝化层；
图形化所述第一钝化层，以在对应所述金属通孔的位置形成第一过孔；
在所述第一过孔和所述第一钝化层上形成所述第一金属布线。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述第一金属布线上形成第二焊球，将第二芯片倒装在所述第二焊球上，包括：
在所述第一金属布线上形成第一保护层，并在所述第一保护层上形成第二过孔；
在所述第二过孔中形成所述第二焊球，将所述第二芯片倒装在所述第二焊球上。
5.根据权利要求4所述的方法，其特征在于，在将第二芯片倒装在所述第二焊球上之后，所述方法还包括：
在所述第一保护层上形成第二胶层，所述第二胶层包覆所述第二芯片，以将所述第二芯片固定在所述承载片的第二表面。
6.根据权利要求5所述的方法，其特征在于，在所述第一保护层上形成第二胶层之后，所述方法还包括：
形成贯穿所述第二胶层的金属柱，所述金属柱与所述第一金属布线电连接；
在所述第二胶层上形成第二金属布线，所述第二金属布线与所述金属柱电连接；
在所述第二金属布线上形成第三焊球。
7.根据权利要求6所述的方法，其特征在于，所述在所述第二胶层上形成第二金属布线，包括：
在所述第二胶层上形成第二钝化层；
图形化所述第二钝化层，以在对应所述金属柱的位置形成第三过孔；
在所述第三过孔和所述第二钝化层上形成所述第二金属布线。
8.根据权利要求7所述的方法，其特征在于，所述在所述第二金属布线上形成第三焊球，包括：
在所述第二金属布线上形成第二保护层，并在所述第二保护层上形成第四过孔；
在所述第四过孔中形成所述第三焊球。
9.一种三维堆叠的扇出型芯片封装结构，其特征在于，所述封装结构包括：
承载片，所述承载片包括沿其厚度方向相对设置的第一表面和第二表面，所述承载片设置有贯穿所述第一表面和所述第二表面的金属通孔；
第一焊球，所述第一焊球设置在所述承载片的第一表面，并与所述金属通孔电连接；
第一芯片，所述第一芯片倒装在所述第一焊球上；
第一金属布线，所述第一金属布线设置在所述承载片的第二表面，所述第一金属布线与所述金属通孔电连接；
第二焊球，所述第二焊球设置在所述第一金属布线上；
第二芯片，所述第二芯片倒装在所述第二焊球上。
10.根据权利要求9所述的封装结构，其特征在于，所述封装结构还包括：
第一胶层，所述第一胶层设置在所述承载片的第一表面，并包覆所述第一芯片；
第一钝化层，所述第一钝化层设置在所述承载片的第二表面和所述第一金属布线之间，所述第一钝化层在对应所述金属通孔的位置处设置有第一过孔，所述第一金属布线通过所述第一过孔与所述金属通孔电连接；
第一保护层，所述第一保护层包覆所述第一金属布线，所述第一保护层上设置有第二过孔，所述第二过孔中设置有所述第二焊球。
11.根据权利要求10所述的封装结构，其特征在于，所述封装结构还包括：
第二胶层，所述第二胶层设置在所述第一保护层背离所述第一钝化层的一侧，并包覆所述第二芯片；
金属柱，所述金属柱贯穿所述第二胶层，并与所述第一金属布线电连接；
第二钝化层，所述第二钝化层设置在所述第二胶层背离所述第一保护层的一侧，所述第二钝化层在对应所述金属柱的位置设置有第三过孔；
第二金属布线，所述第二金属布线设置在所述第二钝化层背离所述第二胶层的一侧，所述第二金属布线通过所述第三过孔与所述金属柱电连接；
第二保护层，所述第二保护层包覆所述第二金属布线，所述第二保护层上设置有第四过孔，所述第四过孔中设置有第三焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011528251.9A CN112652542B (zh) | 2020-12-22 | 2020-12-22 | 一种三维堆叠的扇出型芯片封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011528251.9A CN112652542B (zh) | 2020-12-22 | 2020-12-22 | 一种三维堆叠的扇出型芯片封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112652542A true CN112652542A (zh) | 2021-04-13 |
| CN112652542B CN112652542B (zh) | 2023-06-16 |
Family
ID=75359223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011528251.9A Active CN112652542B (zh) | 2020-12-22 | 2020-12-22 | 一种三维堆叠的扇出型芯片封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112652542B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070289127A1 (en) * | 2006-04-20 | 2007-12-20 | Amitec- Advanced Multilayer Interconnect Technologies Ltd | Coreless cavity substrates for chip packaging and their fabrication |
| US20080157316A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Multi-chips package and method of forming the same |
| US20100301474A1 (en) * | 2008-09-25 | 2010-12-02 | Wen-Kun Yang | Semiconductor Device Package Structure and Method for the Same |
| US20150091179A1 (en) * | 2013-09-27 | 2015-04-02 | Qualcomm Mems Technologies, Inc. | Semiconductor device with via bar |
| CN106098676A (zh) * | 2016-08-15 | 2016-11-09 | 黄卫东 | 多通道堆叠封装结构及封装方法 |
| CN110957306A (zh) * | 2018-09-27 | 2020-04-03 | 北京万应科技有限公司 | 多层芯片基板及封装方法、多功能芯片封装方法及晶圆 |
-
2020
- 2020-12-22 CN CN202011528251.9A patent/CN112652542B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070289127A1 (en) * | 2006-04-20 | 2007-12-20 | Amitec- Advanced Multilayer Interconnect Technologies Ltd | Coreless cavity substrates for chip packaging and their fabrication |
| US20080157316A1 (en) * | 2007-01-03 | 2008-07-03 | Advanced Chip Engineering Technology Inc. | Multi-chips package and method of forming the same |
| US20100301474A1 (en) * | 2008-09-25 | 2010-12-02 | Wen-Kun Yang | Semiconductor Device Package Structure and Method for the Same |
| US20150091179A1 (en) * | 2013-09-27 | 2015-04-02 | Qualcomm Mems Technologies, Inc. | Semiconductor device with via bar |
| CN106098676A (zh) * | 2016-08-15 | 2016-11-09 | 黄卫东 | 多通道堆叠封装结构及封装方法 |
| CN110957306A (zh) * | 2018-09-27 | 2020-04-03 | 北京万应科技有限公司 | 多层芯片基板及封装方法、多功能芯片封装方法及晶圆 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112652542B (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902676B2 (en) | Stacked semiconductor device and fabricating method thereof | |
| US20130337648A1 (en) | Method of making cavity substrate with built-in stiffener and cavity | |
| TWI290349B (en) | Thermally enhanced coreless thin substrate with an embedded chip and method for manufacturing the same | |
| CN108780791B (zh) | 半导体装置、电子模块、电子设备和用于生产半导体装置的方法 | |
| CN102479724B (zh) | 一种散热增益型堆叠式半导体组件的制作方法 | |
| US8004068B2 (en) | Shielded multi-layer package structures | |
| US8865525B2 (en) | Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby | |
| US20080258293A1 (en) | Semiconductor device package to improve functions of heat sink and ground shield | |
| US9147587B2 (en) | Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| US20140048951A1 (en) | Semiconductor assembly with dual connecting channels between interposer and coreless substrate | |
| TWI353650B (en) | Chip embedded package structure and method for fab | |
| US9087847B2 (en) | Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same | |
| US8895380B2 (en) | Method of making semiconductor assembly with built-in stiffener and semiconductor assembly manufactured thereby | |
| EP1356520A2 (en) | Microelectronic substrate with integrated devices | |
| CN103165566A (zh) | 基板结构、半导体封装件及半导体封装件的制造方法 | |
| EP3147942B1 (en) | Semiconductor package, semiconductor device using the same and manufacturing method thereof | |
| TW201013796A (en) | Apparatus and methods of forming package-on-package interconnects | |
| US20140048950A1 (en) | Thermally enhanced semiconductor assembly with embedded semiconductor device and built-in stopper and method of making the same | |
| CN112103258B (zh) | 一种双面开窗封装结构及其制造方法 | |
| CN112820713A (zh) | 一种金属框架封装基板及其制造方法 | |
| CN112053960A (zh) | 一种高堆叠封装结构及其形成方法 | |
| CN112652542B (zh) | 一种三维堆叠的扇出型芯片封装方法及封装结构 | |
| US20170194239A1 (en) | A semiconductor package having an etched groove for an embedded device formed on bottom surface of a support substrate and a method for fabricating the same | |
| CN110649002A (zh) | 一种集成天线的扇出型封装结构及其制造方法 | |
| US20140183752A1 (en) | Semiconductor assembly with built-in stopper, semiconductor device and build-up circuitry and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |