CN112634971A - 一种确定nand闪存读取电压的方法及装置 - Google Patents
一种确定nand闪存读取电压的方法及装置 Download PDFInfo
- Publication number
- CN112634971A CN112634971A CN202011581255.3A CN202011581255A CN112634971A CN 112634971 A CN112634971 A CN 112634971A CN 202011581255 A CN202011581255 A CN 202011581255A CN 112634971 A CN112634971 A CN 112634971A
- Authority
- CN
- China
- Prior art keywords
- voltage
- reading
- page
- read
- voltage group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000000875 corresponding effect Effects 0.000 claims description 41
- 238000004590 computer program Methods 0.000 claims description 7
- 230000002596 correlated effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
Landscapes
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本申请提供一种确定NAND闪存读取电压的方法及装置，所述方法包括：确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。上述技术方案可以确定用于读取未完全编程块的读取电压组，通过该读取电压组重读未完全编程块的解码失败的页可以提高重读的效率，从而可以提高NAND闪存的读取效率。
Description
技术领域
本申请涉及但不限于计算机领域，尤其涉及确定NAND闪存读取电压的方法及装置。
背景技术
由于制作工艺或者硬件电气特性的影响，存储在NAND闪存(Nand Flash)中的数据位会发生反转。当前使用NAND闪存的产品中，都会通过解码模块对NAND闪存进行解码，当发生反转的数据量较大并超出硬件纠错模块的纠错能力时，可能就会产生数据丢失。
NAND闪存中的块可能包括两种状态，一种状态是块(Block)中存在未被编程(Program)的页(Page)，这种块称为未完全编程块(Open Block)，另一种状态是块中所有的页均被编程，这种块称为完全编程块(Close Block)。
目前，在选择读取电压对Nand闪存进行数据读取时，通常不区分块的类型，在对所有的块解码失败(ECC Fail)的页进行重读时采用相同的读取方法。但是由于Open Block和Close Block存在较大的差异，使得重读效果不理想。
发明内容
本申请所要解决的技术是提供一种确定NAND闪存读取电压的方法及装置，可以确定用于读取未完全编程块的读取电压组，从而提高NAND闪存的读取效率。
为了解决上述技术问题，本申请提供了一种确定NAND闪存读取电压的方法，包括：
确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；
根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。
在一种示例性实例中，根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组，包括：
按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取所述未完全编程块的读取电压组。
在一种示例性实例中，所述方法还包括：
当重读未完全编程块包含的解码失败的页时，使用所述用于读取未完全编程块的读取电压组重读所述解码失败的页。
在一种示例性实例中，所述选择至少一个电压组作为用于读取所述未完全编程块的读取电压组之后，所述方法还包括：
当选择两个以上电压组作为用于读取未完全编程块的读取电压组时，根据选择的每个电压组对应的成功解回的页的页数，设置每个电压组的优先级，其中，所述优先级与所述成功解回的页的页数正相关。
在一种示例性实例中，所述方法还包括：
当重读未完全编程块包含的解码失败的页时，按照电压组的优先级由高到低的顺序，使用用于读取未完全编程块的读取电压组重读所述解码失败的页。
本申请还提供一种确定NAND闪存读取电压的装置，所述装置包括：存储器和处理器；
所述存储器，用于保存用于确定NAND闪存读取电压的程序；
所述处理器，用于读取执行所述用于确定NAND闪存读取电压的程序，执行如下操作：
确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；
根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。
在一种示例性实例中，根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组，包括：
按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取所述未完全编程块的读取电压组。
在一种示例性实例中，所述处理器，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
所述选择至少一个电压组作为用于读取所述未完全编程块的读取电压组之后，当选择两个以上电压组作为用于读取未完全编程块的读取电压组时，根据选择的每个电压组对应的成功解回的页的页数，设置每个电压组的优先级，其中，所述优先级与所述成功解回的页的页数正相关。
在一种示例性实例中，所述处理器，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
当重读未完全编程块包含的解码失败的页时，按照电压组的优先级由高到低的顺序，使用用于读取未完全编程块的读取电压组重读所述解码失败的页。
本申请还提供一种计算机存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行前述任一所述的确定NAND闪存读取电压的方法。
本申请提供一种确定NAND闪存读取电压的方法及装置，所述方法包括：确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。上述技术方案可以确定用于读取未完全编程块的读取电压组，通过该读取电压组重读未完全编程块的解码失败的页可以提高重读的效率，从而可以提高NAND闪存的读取效率。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请实施例一的确定NAND闪存读取电压的方法的流程图；
图2是本申请实施例一的确定NAND闪存读取电压的装置的结构示意图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
实施例一
如图1所示，本实施例提供一种确定NAND闪存读取电压的方法，包括：
步骤S101、确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；
步骤S102、根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；
步骤S103、根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。
本实施例中，样本未完全编程块是用于作为样本的未完全编程块，可以预先选定一个或者多个未完全编程块，将这些未完全编程块作为样本未完全编程块，然后通过样本未完全编程块确定用于读取未完全编程块的读取电压组。
本实施例中，解回是指将解码失败的页中的错误数据解回来，当使用某一电压组重读一解码失败的页时，可能会将该页中的错误数据解回来，也可能无法将该页中的错误数据解回来。成功解回的页是指成功将解码失败的页中的错误数据解回来的页。本实施例中的解回也就是将错误数据纠正回来。上述技术方案可以确定用于读取未完全编程块的读取电压组，通过该读取电压组重读未完全编程块的解码失败的页可以提高解回解码失败的页的成功率，从而提高重读的效率，进而可以提高NAND闪存的读取效率。
在一种示例性实例中，所述样本未完全编程块的数量为多个；
所述根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数，包括：
根据获取到的所述NAND闪存对应的多个电压组，使用所述多个电压组中的每个电压组分别重读所有样本未完全编程块包含的解码失败的页；
统计每个电压组重读所述解码失败的页时成功解回的页的页数；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组，包括：
按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取所述未完全编程块的读取电压组。
在一种示例性实例中，所述方法还包括：
当重读未完全编程块包含的解码失败的页时，使用所述用于读取未完全编程块的读取电压组重读所述解码失败的页。
本实施例中，未完全编码块为NAND闪存中含有未被编程的页的块，该未完全编码块可以是样本未完全编码块，也可以除样本未完全编码块以外其外的未完全编码块，也就是说，当确定用于读取未完全编程块的读取电压组重读所述解码失败的页之后，可以通过这个读取电压组重读任何一个未完全编程块包含的解码失败的页。此外，用于读取未完全编程块的读取电压组还可以通过不断学习进行更新，从而不断优化用于读取未完全编程块的读取电压组。
在一种示例性实例中，未完全编程块所述选择至少一个电压组作为用于读取所述未完全编程块的读取电压组之后，所述方法还包括：
当选择两个以上电压组作为用于读取未完全编程块的读取电压组时，根据选择的每个电压组对应的成功解回的页的页数，设置每个电压组的优先级，其中，所述优先级与所述成功解回的页的页数正相关。
在一种示例性实例中，所述方法还包括：
当重读未完全编程块包含的解码失败的页时，按照电压组的优先级由高到低的顺序，使用所述用于读取未完全编程块的读取电压组重读所述解码失败的页。
本实施例中，当用于读取未完全编程块的读取电压组包括多个电压组时，可以为每个电压组设置优先级，当重读未完全编程块包含的解码失败的页时，先使用优先级最高的电压组重读解码失败的页，如果能够将解码失败的页全部解回，则可以不使用其它的电压组，如果还有未被解回的页，则使用优先级次之的电压组重读剩下的解码失败的页。
如图2所示，本实施例还提供一种确定NAND闪存读取电压的装置，所述装置包括：存储器10和处理器11；
所述存储器10，用于保存用于确定NAND闪存读取电压的程序；
所述处理器11，用于读取执行所述用于确定NAND闪存读取电压的程序，执行如下操作：
确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；
根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。
在一种示例性实例中，所述样本未完全编程块的数量为多个；
所述根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数，包括：
根据获取到的所述NAND闪存对应的多个电压组，使用所述多个电压组中的每个电压组分别重读所有样本未完全编程块包含的解码失败的页；
统计每个电压组重读所述解码失败的页时成功解回的页的页数；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组，包括：
按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取所述未完全编程块的读取电压组。
在一种示例性实例中，所述处理器11，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
当重读未完全编程块包含的解码失败的页时，使用所述用于读取未完全编程块的读取电压组重读所述解码失败的页
在一种示例性实例中，所述处理器11，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
所述选择至少一个电压组作为用于读取所述未完全编程块的读取电压组之后，当选择两个以上电压组作为用于读取未完全编程块的读取电压组时，根据选择的每个电压组对应的成功解回的页的页数，设置每个电压组的优先级，其中，所述优先级与所述成功解回的页的页数正相关。
在一种示例性实例中，所述处理器11，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
当重读未完全编程块包含的解码失败的页时，按照电压组的优先级由高到低的顺序，使用所述用于读取未完全编程块的读取电压组重读所述解码失败的页。
本实施例还提供一种计算机存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行前述任一所述的确定NAND闪存读取电压的方法。
示例一
下面通过示例进一步说明本申请的确定NAND闪存读取电压的方法。
本示例中，选取某一类型的NAND闪存，将该NAND闪存中的多个未完全编程块OpenBlock作为样本Open Block。
步骤一、确定每个样本未完全编程块包含的有效页，使用默认电压读取每个有效页，确定出现解码失败(ECC Fail)的页；
假设选取5个样本Open Block，包括块1、块2、块3、块4和块5。
其中，块1包括100个页，其中有91页被编程了，其余9个页未被编程，则这91个被编程的页为有效页，出现ECC Fail的页有8页；
块2包括100个页，其中有90页被编程了，其余10个页未被编程，则这90个被编程的页为有效页，出现ECC Fail的页有18页；
块3包括100个页，其中有89页被编程了，其余11个页未被编程，则这89个被编程的页为有效页，出现ECC Fail的页有7页；
块4包括100个页，其中有99页被编程了，其余1个页未被编程，则这99个被编程的页为有效页，出现ECC Fail的页有16页；
块5包括100个页，其中有95页被编程了，其余5个页未被编程，则这95个被编程的页为有效页，出现ECC Fail的页有17页。
本示例中，默认电压通常指0偏移的读取值，有效数据是指在Nand闪存中写入的主机发送的数据，或者写入的用作标记的数据，这些是需要后续使用的数据，因此将这类数据称为有效数据。
有效数据是相对于无效数据而言，由于Nand闪存的特性，有时需要将整个block的数据写满，这时剩下的page若是没有需要写入的数据需，就会在剩下的page中写入随机数据或者数据0，目的只是为了把整个block的数据写满，这些数据没有其它作用，因此将这类数据称为无效数据。
步骤二、根据获取到的NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；
本示例中，可以预先获取NAND闪存厂商提供的重读表，重读表中记录多个电压组。此外，也可以对厂商提供的重读表进行修改和更新，例如对厂商提供的重读表中的电压组中一个或者多个读取电压修改，还可以在厂商提供的重读表中增加自定义的电压组。
假设当前重读表中包含以下五个电压组，每个电压组中包括7个读取电压，如下述所示：
第一组{0xFF，0x05,0x06,0xFA,0x10,0x03,0xFB}、
第二组{0xFC，0x00,0x01,0xFE,0x03,0x03,0xFC}、
第三组{0xFA，0x01,0x06,0xFB,0x15,0x07,0xFC}、
第四组{0xFF，0x00,0x01,0xFF,0x03,0x04,0xFC}、
第五组{0xEF，0x00,0x03,0xFD,0x00,0x03,0xFA}。
本示例中，可以将5个样本Open Block分别包含的ECC Fail的页总和在一起，也就是一共是8+18+7+16+17＝66页。然后分别使用五个电压组重读这66个ECC Fail的页。
假设第一组对应的成功重读的ECC Fail的页为30页；
第二组对应的成功重读的ECC Fail的页为45页；
第三组对应的成功重读的ECC Fail的页为21页；
第四组对应的成功重读的ECC Fail的页为50页；
第五组对应的成功重读的ECC Fail的页为61页。
步骤三、按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取Open Block的读取电压组；
本示例中，可以选择一个电压组，也可以选择多个电压组。
如果选择一个电压组，则选择成功重读的ECC Fail的页的页数最多的电压组，以上述假设为例，则选择第五组，将这个电压组作为用于读取Open Block的读取电压组。当后续在使用中，任意Open Block中出现ECC Fail的页时，使用第五组重读ECC Fail的页。
如果选择多个电压组，则按照成功重读的ECC Fail的页的页数由高到低的顺序进行选择，假设选择2个电压组，则选择第五组和第四组。当后续在使用中，任意Open Block中出现ECC Fail的页时，使用第五组和第四组重读ECC Fail的页。在使用第五组和第四组重读ECC Fail的页时，可以先使用第五组，也可以先使用第四组。
此外，当选择多个电压组时，还可以设置每个电压组的优先级。例如，以上述选择第五组和第四组为例，由于第五组对应的是61页，第四组对应的是50页，则设置第五组的优先级高于第四组的优先级。当后续在使用中，任意Open Block中出现ECC Fail的页时，按照第五组和第四组的优先级的顺序，先使用第五组重读ECC Fail的页，如果第五组重读之后还有ECC Fail的页，则使用第四组重读ECC Fail的页。
通过上述技术方案，可以优化未完全编程块的读取电压组，当Open Block出现ECCFail的页时使用优化后的读取电压组，就可以提高解码失败的页解回的成功率，避免由于读取电压选取不准确导致的多次重读，从而提高了Open Block的读取效率，提升了产品的读取性能和稳定性。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、***、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (10)
1.一种确定NAND闪存读取电压的方法，包括：
确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；
根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。
2.如权利要求1所述的方法，其特征在于：
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组，包括：
按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取所述未完全编程块的读取电压组。
3.如权利要求1或2所述的方法，其特征在于，所述方法还包括：
当重读未完全编程块包含的解码失败的页时，使用所述用于读取未完全编程块的读取电压组重读所述解码失败的页。
4.如权利要求2所述的方法，其特征在于，所述选择至少一个电压组作为用于读取所述未完全编程块的读取电压组之后，所述方法还包括：
当选择两个以上电压组作为用于读取未完全编程块的读取电压组时，根据选择的每个电压组对应的成功解回的页的页数，设置每个电压组的优先级，其中，所述优先级与所述成功解回的页的页数正相关。
5.如权利要求4所述的方法，其特征在于，所述方法还包括：
当重读未完全编程块包含的解码失败的页时，按照电压组的优先级由高到低的顺序，使用用于读取未完全编程块的读取电压组重读所述解码失败的页。
6.一种确定NAND闪存读取电压的装置，所述装置包括：存储器和处理器；其特征在于：
所述存储器，用于保存用于确定NAND闪存读取电压的程序；
所述处理器，用于读取执行所述用于确定NAND闪存读取电压的程序，执行如下操作：
确定样本未完全编程块包含的解码失败的页，其中，所述样本未完全编程块为NAND闪存中含有未被编程的页的块；
根据获取到的所述NAND闪存对应的多个电压组，确定使用每个电压组重读所述解码失败的页时成功解回的页的页数；其中，每个电压组合包括多个读取电压；
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组。
7.如权利要求6所述的装置，其特征在于：
根据每个电压组对应的成功解回的页的页数，选择至少一个电压组作为用于读取未完全编程块的读取电压组，包括：
按照每个电压组对应的成功解回的页的页数由高到低的顺序，选择至少一个电压组作为用于读取所述未完全编程块的读取电压组。
8.如权利要求6所述的装置，其特征在于，所述处理器，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
所述选择至少一个电压组作为用于读取所述未完全编程块的读取电压组之后，当选择两个以上电压组作为用于读取未完全编程块的读取电压组时，根据选择的每个电压组对应的成功解回的页的页数，设置每个电压组的优先级，其中，所述优先级与所述成功解回的页的页数正相关。
9.如权利要求8所述的装置，其特征在于，所述处理器，用于读取执行所述用于确定NAND闪存读取电压的程序，还执行如下操作：
当重读未完全编程块包含的解码失败的页时，按照电压组的优先级由高到低的顺序，使用用于读取未完全编程块的读取电压组重读所述解码失败的页。
10.一种计算机存储介质，其特征在于，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行所述权利要求1至5中任一所述的确定NAND闪存读取电压的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011581255.3A CN112634971A (zh) | 2020-12-28 | 2020-12-28 | 一种确定nand闪存读取电压的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011581255.3A CN112634971A (zh) | 2020-12-28 | 2020-12-28 | 一种确定nand闪存读取电压的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112634971A true CN112634971A (zh) | 2021-04-09 |
Family
ID=75325631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011581255.3A Pending CN112634971A (zh) | 2020-12-28 | 2020-12-28 | 一种确定nand闪存读取电压的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112634971A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221813A (zh) * | 2006-10-20 | 2008-07-16 | 三星电子株式会社 | 闪存设备中恢复数据的方法和相关闪存设备存储*** |
| CN107799150A (zh) * | 2016-09-06 | 2018-03-13 | 西部数据技术公司 | 3d nand闪存的错误缓解 |
| US20180246782A1 (en) * | 2015-11-30 | 2018-08-30 | Huawei Technologies Co., Ltd. | Flash Memory Error Correction Method and Apparatus |
| CN108717385A (zh) * | 2018-05-23 | 2018-10-30 | 中国科学院微电子研究所 | 一种用于闪存的数据恢复方法及*** |
| CN110797068A (zh) * | 2019-08-06 | 2020-02-14 | 广州妙存科技有限公司 | 一种快速寻找nand闪存最佳重读电压的方法 |
-
2020
- 2020-12-28 CN CN202011581255.3A patent/CN112634971A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101221813A (zh) * | 2006-10-20 | 2008-07-16 | 三星电子株式会社 | 闪存设备中恢复数据的方法和相关闪存设备存储*** |
| US20180246782A1 (en) * | 2015-11-30 | 2018-08-30 | Huawei Technologies Co., Ltd. | Flash Memory Error Correction Method and Apparatus |
| CN107799150A (zh) * | 2016-09-06 | 2018-03-13 | 西部数据技术公司 | 3d nand闪存的错误缓解 |
| CN108717385A (zh) * | 2018-05-23 | 2018-10-30 | 中国科学院微电子研究所 | 一种用于闪存的数据恢复方法及*** |
| CN110797068A (zh) * | 2019-08-06 | 2020-02-14 | 广州妙存科技有限公司 | 一种快速寻找nand闪存最佳重读电压的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9842023B2 (en) | Generating soft read values using multiple reads and/or bins | |
| CN101763903B (zh) | 快闪存储器控制器、其纠错码控制器及其方法和*** | |
| US9639462B2 (en) | Device for selecting a level for at least one read voltage | |
| CN111863097B (zh) | 快闪存储器的读取控制方法及装置 | |
| US10049007B2 (en) | Non-volatile memory device and read method thereof | |
| CN114296645B (zh) | 一种Nand闪存中重读方法和固态硬盘 | |
| CN112562766A (zh) | 一种重读管理方法、固态硬盘控制器及固态硬盘 | |
| JP2010079486A (ja) | 半導体記録装置 | |
| US9390002B1 (en) | Efficient bin labeling schemes for tracking cells in solid state storage devices | |
| CN111381775A (zh) | 硬盘驱动器中多流场景的服务质量保障***和方法 | |
| CN112466378A (zh) | 一种固态硬盘运行纠错方法、装置及相关组件 | |
| US8169829B2 (en) | Memory controller, memory system, recording and reproducing method for memory system, and recording apparatus | |
| CN115458019A (zh) | 固态硬盘高低温下自适应调整电压方法及*** | |
| JP3170123B2 (ja) | 誤り訂正回路 | |
| CN112634971A (zh) | 一种确定nand闪存读取电压的方法及装置 | |
| US11269704B2 (en) | Memory system and control method thereof | |
| CN113190325A (zh) | 一种容器创建方法及装置 | |
| CN114078560B (zh) | Nand闪存芯片的纠错译码方法、存储介质及ssd设备 | |
| CN116467225A (zh) | 闪存的坏块管理方法、存储介质、电子装置和固态硬盘 | |
| CN113094307B (zh) | 映射信息管理方法、存储器存储装置及存储器控制器 | |
| CN114333951A (zh) | 一种闪存重读方法和装置 | |
| CN112447241A (zh) | 一种实现数据重读的方法、装置、计算机存储介质及终端 | |
| US10997019B1 (en) | System and method for facilitating high-capacity system memory adaptive to high-error-rate and low-endurance media | |
| US11106531B2 (en) | Flash memory controller, storage device and reading method thereof | |
| CN111813471B (zh) | 一种换肤的方法、终端和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 230088 floor 7, block C, building J2, phase II, innovation industrial park, high tech Zone, Hefei, Anhui Province Applicant after: HEFEI DATANG STORAGE TECHNOLOGY Co.,Ltd. Address before: 100094 No. 6 Yongjia North Road, Beijing, Haidian District Applicant before: HEFEI DATANG STORAGE TECHNOLOGY Co.,Ltd. |