CN112600557A - 一种流水线adc数字域增益校准方法 - Google Patents
一种流水线adc数字域增益校准方法 Download PDFInfo
- Publication number
- CN112600557A CN112600557A CN202011487395.4A CN202011487395A CN112600557A CN 112600557 A CN112600557 A CN 112600557A CN 202011487395 A CN202011487395 A CN 202011487395A CN 112600557 A CN112600557 A CN 112600557A
- Authority
- CN
- China
- Prior art keywords
- gain
- stage
- actual
- digital
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/1019—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error by storing a corrected or correction value in a digital look-up table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了一种流水线ADC数字域增益校准方法,该方法由流水线高级向低级依次校准,每一级校准首先将该级流水级的输入(Vin)从低到高依次选通所有比较器的阈值电平,每一次选通期间,使用数据选择器将阈值电平对应的两个相邻数字码作为DAC的输入,在DAC输入两种不同数字码的情况下比较该级和后级的总数字输出即可得到理想增益和实际增益的误差。再将所有选通期间的误差送入累加器,得到需要校正的误差平均值,最终通过可编程反馈电容的方式来调整MDAC电路的级间增益,从而减小。本发明针对流水线的极间增益误差,实现了使用数字域判断平均增益误差的功能。采用带可编程反馈电容阵列的开关电容电路,实现了减小平均增益误差的功能。
Description
技术领域
本发明涉及一种流水线ADC数字域增益校准方法,主要用于对流水线级间增益放大器的平均增益误差进行校准,属于混合信号集成电路技术领域。
背景技术
如图1所示为流水线ADC的***框图,流水线ADC由N级的低精度子级量化器,时钟产生电路和数字逻辑电路组成。流水线ADC的子级包括sub-ADC,sub-DAC和一个残差放大器,完成的功能包括量化、减法和残差放大,后两种功能在实际电路设计中一般集成在一个模块,即MDAC模块。
流水线ADC非理想误差,包括电容失配、非理想运放、比较器失调,采样误差以及热噪声、电荷注入、时钟抖动和时钟馈通等误差。其中电容失配,非理想运放都会导致极间增益放大器的增益出现误差,并且极间增益误差是限制流水线ADC精度最主要的因素。
如图2所示为流水线的极间增益放大器电路示意图。放大器采用带可编程反馈电容阵列的开关电容电路,假设运算放大器增益为A,则G表达式为公式1;βc表达式为公式2。
可以看到只要通过编程控制开关闭合反馈电容C1-Cn就可以调整MDAC电路的极间增益。
MDAC的增益误差和输入信号幅度有关,其传递函数被比较器划分为多段折线,每一段折线对应的输入信号幅度不同,这些折线的增益误差也有细微的区别,比如一些可能大于理想增益误差,另一些小于理想增益误差。
若以某一段折线作为检测基础,可能该折线的校准效果理想,但其他折线的增益会进一步恶化,不利于最终的***性能。
发明内容
本发明要解决的技术问题是提供一种流水线ADC数字域增益校准方法,针对流水线的极间增益误差,实现了使用数字域判断平均增益误差的功能。采用带可编程反馈电容阵列的开关电容电路,实现了减小平均增益误差的功能。
本发明解决上述技术问题的技术方案主要包括:
一种流水线ADC数字域增益校准方法,主要包括以下步骤:
(1)要实现误差的校准,首先要测得产生的误差的大小,增益误差数字域测量是利用流水线ADC分级量化的原理实现的,其实现的基本原理如图3所示。
(2)增益误差测量时,流水线ADC的输入(Vin)接固定电位,在电路上可以通过接子ADC的阈值电压实现。
(3)使用数据选择器(MUX)选择步骤(2)中的阈值电压对应的两种数字码Dstep1和Dstep2作为当前流水级的数字输出和DAC的输入。
(4)根据量化原理,步骤(3)中作为DAC输入的两种数字码Dstep1和Dstep2将对应两种不同的后级数字码输出Dbackend1和Dbackend2,并利用以下公式来确定
Dbackend1和Dbackend2的值。
其中Vout1和Vout2分别为DAC输入的两种数字码Dstep1和Dstep2时对应的该级输出,Vref为参考电压,m为后级ADC级数,Gactual为实际增益值,Vin为输入的该级ADC的阈值电压,V比较器1和V比较器2分别为Vin取阈值电压时对应的两种比较器电压。
(5)两种数字码Dstep1和Dstep2将得到两种该级和后级的总数字输出Dout1和Dout2,用以下公式来确定Dout1和Dout2的值。
其中m为后级ADC级数,n为本级ADC级数,Gtheory为理想增益。
(6)两个阶段的数字码相减可以得到以下公式:
(7)利用Dout1和Dout2的差值就可以得到Gtheory和Gactual的大小关系。
(8)重复步骤(2)-(7),依次选通所有阈值电压作为Vin,所有判断结束后将总的误差送入校准环节,经过重复检测和累加,检测环节实际输出的是待校准流水线级各段折线增益误差的平均值,需要校正的也是误差的平均值,校正结果获得了全局最优解。
在实际应用中,级间增益误差校准过程如下:
若Dout1>Dout2,即实际极间增益大于理想极间增益,通过增加开关闭合个数可以减小实际增益值。
若Dout1<Dout2,即实际极间增益小于理想极间增益,通过减小开关闭合个数可以增加实际增益值。
若Dout1=Dout2,即实际极间增益等于理想极间增益,校准结束。
有益效果:本发明针对流水线的极间增益误差,不必求出具体的极间增益值,而是使用数字域判断实际极间增益值和理想极间增益值的大小从而进行自动调整。校准方法将所有折线对应的增益误差累加求平均值,经过重复检测和累加,检测环节的实际输出是待校准流水线各段折线增益误差的平均值,需要校正的也是误差的平均值,以牺牲局部最优解为代价换取了全局最优解。本发明针对流水线的极间增益误差,实现了使用数字域判断平均增益误差的功能。采用带可编程反馈电容阵列的开关电容电路,实现了减小平均增益误差的功能。
附图说明
图1是根据本发明的流水线ADC的***框图;
图2是根据本发明的流水线极间增益放大器电路示意图;
图3是根据本发明的增益误差在数字域测量原理框图;
图4是根据本发明的带可编程反馈电容阵列的开关电容电路;
图5是一个本级ADC3bit,增益为4,后级ADC3bit的流水线转换特性图。
具体实施方式
下面将结合附图和具体实施例对根据本发明的一种流水线ADC数字域增益校准方法做进一步说明。
为了使本发明的技术方案与优势更加容易理解,以下结合实例和附图做进一步说明。在此本发明的示意性实例用于解释和说明,但不作为本发明的限定。
根据数字测量过程中两个阶段的数字输出码大小来判断增益是否满足要求,本发明提出了如图4所示的一种可编程反馈电容的方式来实现电容比例的调整从而校准实际增益值。
如图4所示,该电路提供了7-bit电容阵列来调节反馈电容大小,根据电荷守恒有以下公式:
Vout=-AVx
根据上式可得到增益G为以下公式:
如图5所示是一个本级ADC3bit,理想增益为4,后级ADC3bit的流水线转换特性图,我们将以这种方式为例对本发明的一种流水线ADC数字域增益校准方法进行阐述。
具体实施方案如下:
依次选通阈值电压-5/8Vref,-3/8Vref,-1/8Vref,1/8Vref,3/8Vref,5/8Vref作为本级的输入Vin。
在每个阈值电压的选通期间,使用数据选择器(MUX)选择阈值电压对应的两种数字码Dstep1和Dstep2作为当前流水级的输出和DAC的输入。
下面选择1/8Vref作为本级的输入Vin进行后续的详细分析,阈值电压1/8Vref对应的两种数字码为011和100。
当DAC的输入为011时,Dbackend1如公式(3)所示:
此时整体ADC的数字输出(假设前级数字输出为0)如公式(4)所示:
Dout1=GtheoryDstep1+Dbackend1 (4)
当DAC的输入为100时,Dbackend1如公式(5)所示:
此时整体ADC的数字输出(假设前级数字输出为0)如公式(6)所示:
Dout2=GtheoryDstep2+Dbackend2 (6)
两个阶段的数字码相减可以得到公式(7):
Dout1-Dout2=Gactual-Gtheory (7)
通过比较Dout1和Dout2的大小就可以得到Gactual和Gtheory的关系。
下面通过举例进行具体分析:
(1)固定输入Vin=1/8Vref,根据传输曲线图5所示。
Dstep1=011时,下一级的模拟输入Vin=1/2·Vref,下一级的3bit FLASH量化编码输出为Dbackend1=101,此时ADC总的数字输出为Dout1=10001。
Dstep2=100时,下一级的模拟输入Vin=-1/2·Vref,下一级的3bit FLASH量化编码输出为Dbackend2=001,此时ADC总的数字输出为Dout2=10001。
所以极间增益为理想增益4时,Dout1=Dout2。
(2)固定输入Vin=1/8Vref,Dstep1=011时,若级间增益大于理论值4,下一级的模拟输入Vin>1/2·Vref,下一级的3bit FLASH量化编码输出为Dbackend1=110,此时ADC总的数字输出为Dout1=10010。
Dstep2=100时,此时ADC总的数字输出不变,为Dout2=10001。
所以极间增益大于理想增益4时,Dout1>Dout2。
(3)固定输入Vin=1/8Vref,Dstep1=011时,若级间增益小于理论值4,此时ADC总的数字输出不变,为Dout1=10001。
Dstep2=100时,下一级的模拟输入Vin<-1/2·Vref,下一级的3bit FLASH量化编码输出为Dbackend2=010,此时ADC总的数字输出为Dout1=10010。
所以极间增益小于理想增益4时,Dout1<Dout2。
依次选通阈值电压-5/8Vref,-3/8Vref,-1/8Vref,1/8Vref,3/8Vref,5/8Vref作为本级的输入Vin。
将6次判断的后的总误差送入校准环节,检测环节实际检测的是待校准流水级各级折线的增益误差的平均值,获得增益校准的全局最优解。
接下来使用如图4所示的7bit可编程反馈电容开关电容电路进行平均增益误差的校准。
其增益G为以下公式:
若6次判断中Dout1>Dout2的次数多,即实际极间增益平均值大于理想极间增益,通过增加开关闭合个数可以减小实际增益值。
若6次判断中Dout1<Dout2的次数多,即实际极间增益平均值小于理想极间增益,通过减小开关闭合个数可以增加实际增益值。
若Dout1>Dout2的次数等于Dout1<Dout2的次数,即实际极间增益平均值等于理想极间增益。
以上所述,仅是本发明的较佳实施例,并非对本发明做任何形式上的限制,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化,均落入本发明的保护范围之内。
Claims (4)
1.一种流水线ADC数字域增益校准方法,其特征在于,由流水线高级向低级依次校准,每一级校准首先将该级流水级的输入(Vin)从低到高依次选通所有比较器的阈值电平,每一次选通期间,使用数据选择器将阈值电平对应的两个相邻数字码作为DAC的输入,在DAC输入两种不同数字码的情况下比较该级和后级的总数字输出即可得到理想增益和实际增益的误差;再将所有选通期间的误差送入累加器,得到需要校正的误差平均值,最终通过可编程反馈电容的方式来调整MDAC电路的级间增益,从而减小。
2.根据权利要求1所述的一种流水线ADC数字域增益校准方法,其特征在于,包括以下步骤:
(1)增益误差测量时,流水线ADC的输入(Vin)接固定电位,在电路上通过接子ADC的阈值电压实现;
(2)使用数据选择器(MUX)选择步骤(1)中的阈值电压对应的两种数字码Dstep1和Dstep2作为当前流水级的数字输出和DAC的输入;
(3)步骤(2)对应的两种数字码将得到两种不同的后级数字输出Dbackend1和Dbackend2;
Dbackend1和Dbackend2的关系由以下公式确定
Dbackend1-Dbackend2=kGactual
其中n为该级bit数,m为后级bit数,Gactual为实际增益;
(4)步骤(2)该级和后级的总数字输出Dout1=kGtheoryDstep1+Dbackend1,
Dout2=kGtheoryDstep2+Dbackend2;
其中Gtheory为理论增益;
(5)根据步骤(3)(4)的结果,将Dout1和Dout2相减可得到以下公式
Dout1-Dout2=k(Gactual-Gtheory)
将增益误差测量转换为数字码的对比,通过比较步骤(4)中的数字码即可得到理论增益和实际增益的关系;
(6)重复步骤(1)使Vin从低到高输入不同的阈值电压,并重复步骤(2)至(5)得到所有阈值电压下的误差,将这些误差送入累加器得到增益误差的均值;
(7)通过可编程反馈电容的方式来调整MDAC电路的级间增益,从而使步骤(6)得到的增益误差的均值减小,得到全局最优解。
3.根据权利要求2所述的一种流水线ADC数字域增益校准方法,其特征在于,通过可编程反馈电容的方式来调整MDAC电路的级间增益的过程如下:
若Dout1>Dout2,即实际极间增益大于理想极间增益,通过增加开关闭合个数减小实际增益值;
若Dout1<Dout2,即实际极间增益小于理想极间增益,通过减小开关闭合个数增加实际增益值;
若Dout1=Dout2,即实际极间增益等于理想极间增益,校准结束。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011487395.4A CN112600557B (zh) | 2020-12-16 | 2020-12-16 | 一种流水线adc数字域增益校准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011487395.4A CN112600557B (zh) | 2020-12-16 | 2020-12-16 | 一种流水线adc数字域增益校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112600557A true CN112600557A (zh) | 2021-04-02 |
CN112600557B CN112600557B (zh) | 2023-08-01 |
Family
ID=75196425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011487395.4A Active CN112600557B (zh) | 2020-12-16 | 2020-12-16 | 一种流水线adc数字域增益校准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112600557B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023279673A1 (zh) * | 2021-07-07 | 2023-01-12 | 重庆吉芯科技有限公司 | 比较器阈值电压选择电路及方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101222230A (zh) * | 2008-01-24 | 2008-07-16 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
CN101355363A (zh) * | 2007-07-23 | 2009-01-28 | 联发科技股份有限公司 | 流水线式模数转换器以及增益误差校正方法 |
CN101777913A (zh) * | 2009-12-22 | 2010-07-14 | 上海迦美信芯通讯技术有限公司 | 校准模数转换器的增益误差和输入失调的方法 |
CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
US8031092B1 (en) * | 2009-01-16 | 2011-10-04 | President And Fellows Of Harvard College | Dual-mode based digital background calibration of pipelined ADCs for gain variations and device mismatches |
CN103840827A (zh) * | 2013-12-19 | 2014-06-04 | 北京时代民芯科技有限公司 | 一种流水线adc级间增益校准方法 |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107453756A (zh) * | 2017-08-17 | 2017-12-08 | 电子科技大学 | 一种用于流水线adc的前端校准方法 |
EP3334047A1 (en) * | 2016-12-08 | 2018-06-13 | Stichting IMEC Nederland | A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter |
CN110336561A (zh) * | 2019-07-05 | 2019-10-15 | 中国电子科技集团公司第二十四研究所 | 一种流水线型模数转换器及其输出校正方法 |
-
2020
- 2020-12-16 CN CN202011487395.4A patent/CN112600557B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101355363A (zh) * | 2007-07-23 | 2009-01-28 | 联发科技股份有限公司 | 流水线式模数转换器以及增益误差校正方法 |
CN101222230A (zh) * | 2008-01-24 | 2008-07-16 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
US8031092B1 (en) * | 2009-01-16 | 2011-10-04 | President And Fellows Of Harvard College | Dual-mode based digital background calibration of pipelined ADCs for gain variations and device mismatches |
CN101777913A (zh) * | 2009-12-22 | 2010-07-14 | 上海迦美信芯通讯技术有限公司 | 校准模数转换器的增益误差和输入失调的方法 |
CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN103840827A (zh) * | 2013-12-19 | 2014-06-04 | 北京时代民芯科技有限公司 | 一种流水线adc级间增益校准方法 |
EP3334047A1 (en) * | 2016-12-08 | 2018-06-13 | Stichting IMEC Nederland | A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter |
US20180175874A1 (en) * | 2016-12-08 | 2018-06-21 | Stiching IMEC Nederland | Method of gain calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter |
CN107359878A (zh) * | 2017-08-17 | 2017-11-17 | 电子科技大学 | 一种基于最小量化误差的流水线adc的前端校准方法 |
CN107453756A (zh) * | 2017-08-17 | 2017-12-08 | 电子科技大学 | 一种用于流水线adc的前端校准方法 |
CN110336561A (zh) * | 2019-07-05 | 2019-10-15 | 中国电子科技集团公司第二十四研究所 | 一种流水线型模数转换器及其输出校正方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023279673A1 (zh) * | 2021-07-07 | 2023-01-12 | 重庆吉芯科技有限公司 | 比较器阈值电压选择电路及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112600557B (zh) | 2023-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6124818A (en) | Pipelined successive approximation analog-to-digital converters | |
US7880650B2 (en) | Method and apparatus for testing data converter | |
US6784824B1 (en) | Analog-to-digital converter which is substantially independent of capacitor mismatch | |
US6366230B1 (en) | Pipelined analog-to-digital converter | |
US7876254B2 (en) | Data conversion circuitry having successive approximation circuitry and method therefor | |
US7280064B2 (en) | Pipeline ADC with minimum overhead digital error correction | |
US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
US7733258B2 (en) | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor | |
US20020175843A1 (en) | True background calibration of pipelined analog digital converters | |
KR20130045803A (ko) | 다중 비트 연속 근사 아날로그-디지털 변환 | |
US7187317B2 (en) | A/D conversion apparatus | |
US6963300B1 (en) | Pipeline analog-to-digital converter | |
US7868795B2 (en) | Data conversion circuitry with an extra successive approximation step and method therefor | |
US8207882B1 (en) | Analog-to-digital converter (ADC) having a folding stage and multiple ADC stages | |
US7986257B2 (en) | Comparator circuit and analog digital converter having the same | |
JP5995983B2 (ja) | アナログデジタルコンバータにおけるデジタル誤り訂正 | |
US20100182176A1 (en) | Converter circuit, analog/digital converter, and method for generating digital signals corresponding to analog signals | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
US20100182179A1 (en) | Pipelined analog-to-digital converter | |
US7403149B2 (en) | Folding and interpolating analog-to-digital converter and method of converting analog signal to digital signal | |
CN111800132A (zh) | 分段结构模/数转换器 | |
CN110504966B (zh) | 一种模数转换器的校准***及方法 | |
KR101168047B1 (ko) | 파이프라인 아날로그-디지털 컨버터 및 그의 구동 방법 | |
US5739781A (en) | Sub-ranging analog-to-digital converter with open-loop differential amplifiers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |