CN112600520A - 一种并行数字变频方法、***和存储介质 - Google Patents
一种并行数字变频方法、***和存储介质 Download PDFInfo
- Publication number
- CN112600520A CN112600520A CN202011422214.XA CN202011422214A CN112600520A CN 112600520 A CN112600520 A CN 112600520A CN 202011422214 A CN202011422214 A CN 202011422214A CN 112600520 A CN112600520 A CN 112600520A
- Authority
- CN
- China
- Prior art keywords
- value
- iteration
- conversion
- initial
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 45
- 230000006870 function Effects 0.000 claims description 52
- 238000004364 calculation method Methods 0.000 claims description 47
- 108091006146 Channels Proteins 0.000 claims description 28
- 238000005070 sampling Methods 0.000 claims description 18
- 238000011156 evaluation Methods 0.000 claims description 12
- 238000009825 accumulation Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 description 25
- 238000004891 communication Methods 0.000 description 9
- 238000013507 mapping Methods 0.000 description 6
- 238000004590 computer program Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 108700041286 delta Proteins 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
本发明提供了一种并行数字变频方法、***和存储介质,其方法包括:将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;将所述下变频信号输入至并串转换器进行并串转换完成数字变频。本发明能够用较小的存储资源,较少的乘法器,实现较高的数字下变频的信号补偿精度。
Description
技术领域
本发明涉及数据处理技术领域,尤指一种并行数字变频方法、***和存储介质。
背景技术
宽带无线***中,带宽较大时,常常能达到几百兆的信号带宽,相应的对于采样率也有要求。对于数字前端的要求就是输入数据采样率会达到几百兆甚至1G以上,这对硬件的处理速度提出的很高的要求。
现有的处理架构有串行及并行两种,并行能够降低对硬件处理速度的要求。
现有的变频发明包括,查表法,CORDIC实现法,二次查表法等发明。
查表法为了实现高精度的频偏补偿,需要存储比较大的表格,占用资源。
CORDIC实现法会增加时延,而且为了实现较高精度,需要迭代次数较大,也会增大功耗。
二次查表法时一个较好的折中发明,能够较好的平衡存储空间和功耗,但二次查表后还需要多做一次复数乘法,也会消耗一定的资源,且性能也受二次查表大小的影响。
发明内容
本发明的目的是提供一种并行数字变频方法、***和存储介质,实现能够用较小的存储资源,较少的乘法器,实现较高的数字下变频的信号补偿精度。
本发明提供的技术发明如下:
本发明提供一种并行数字变频方法,包括步骤:
将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;
将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;
将所述下变频信号输入至并串转换器进行并串转换完成数字变频。
进一步的,所述将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数之前包括步骤:
在刷新标志位更新前,预先配置变频初始值;
根据所述变频初始值获取阶层参数和初相参数并储存至寄存器;
其中,所述变频初始值包括下变频频率、采样率和下变频器的各通道的初相值;所述下变频参数包括所述阶层参数和下变频器的各通道对应的初相参数。
进一步的,所述根据所述下变频参数获取阶层参数和初相参数并储存包括步骤:
将所述下变频频率和采样率代入下列阶层函数计算得到所述阶层参数;
fac=k*f0/fs*2^32;
将所述初相值、下变频频率和采样率代入下列初相运算函数计算得到各通道对应的初相参数;
phi(m)=phi_0+(m-1)*f0/fs*2^32;
其中,fac为所述阶层参数,f0为所述下变频频率,fs为采样率,phi(m)为当前通道对应的初相参数,phi_0为所述初相值,m为当前通道的通道序号值,k为并行路数值,/表示除号,*表示乘号,^表示2的32次方;
将所述阶层参数和初相参数储存至寄存器中。
进一步的,所述下变频器包括相位累加器、CORDCI计算器和近似计算器;所述将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号包括步骤:
将所述阶层参数和各初相参数输入对应的通道处的相位累加器进行累加计算得到相位累加值和第一目标值;
将所述转换后信号和相位累加值输入至CORDCI计算器进行计算得到校准转换后信号以及第二目标值;
将所述校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号。
进一步的,所述将所述转换后信号和相位累加值输入至CORDCI计算器进行计算得到第二输出数据包括步骤:
将所述转换后信号代入实部求值函数得到第一初始迭代值,将所述转换后信号代入虚部求值函数得到第二初始迭代值;
将所述相位累加值作为迭代初始值,并根据所述迭代初始值、第一初始迭代值和第二初始迭代值进行迭代计算得到校准转换后信号以及第二目标值。
进一步的,所述根据所述迭代初始值、第一初始迭代值和第二初始迭代值进行迭代计算得到校准转换后信号以及第二目标值包括步骤:
若所述迭代初始值或迭代参数值等于零,确定第一拆分值等于所述第一初始迭代值,且第二拆分值等于所述第二初始迭代值,并且停止迭代计算;
若所述迭代初始值或迭代参数值不等于零,将所述迭代初始值代入下列迭代函数进行计算得到迭代参数值;
z(i+1)=z(i)-d*atantext(i);
将所述迭代参数值代入下列符号函数进行计算符号数值;
d=sign(z(i));
将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第一拆分函数计算得到所述第一拆分值;
x1(i+1)=x1(i)-d*(x2(i)>>i-1);
将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第二拆分函数计算得到所述第二拆分值;
x2(i+1)=x2(i)+d*(x1(i)>>i-1);
根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值;
其中,z(i)为上一次迭代计算的迭代参数值,i是迭代序号值代表第i次迭代计算,i为自然数且1≤i≤9,z(i+1)为当前迭代计算的迭代参数值,d代表符号数值,x1(i+1)为当前迭代计算时的第一拆分值,x1(i)为上一次迭代计算的第一拆分值,x2(i+1)为当前迭代计算时的第二拆分值,x2(i)为上一次迭代计算的第二拆分值,i=1时,x1(1)为第一初始迭代值,x2(1)为第二初始迭代值,z(1)为迭代初始值。
进一步的,所述根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值包括步骤:
将迭代停止时的第一拆分值和第二拆分值代入下列校准函数得到所述校准转换后信号;
x″=x1′(i+1)+1i*x2′(i+1);
将迭代停止时的迭代参数值代入下列取值函数得到所述第二目标值;
index2=z′(i+1);
其中,x″为校准转换后信号,index2为第二目标值,x1′(i+1)为迭代停止时的第一拆分值,x2′(i+1)为迭代停止时的第二拆分值,z′(i+1)为迭代停止时的迭代参数值。
进一步的,所述将所述校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号包括步骤:
将所述校准转换后信号、第二目标值输入下列近似计算函数进行计算得到实部更新参数和虚部更新参数;
x1_re=real(x″)-imag(x″)*index2;
x1_im=imag(x″)+real(x″)*index2;
将所述实部更新参数和虚部更新参数代入下列更新函数计算得到目标校准数据;
x″′=x1_re+1i*x1_im;
根据所述第一目标值、目标校准数据计算获取所述下变频信号;
其中,x1_re为实部更新参数,x1_im为虚部更新参数,x″为校准转换后信号,index2为第二目标值,real()为实部求值函数,imag()为虚部求值函数。
本发明还提供一种并行数字变频装置,包括:
串并转换模块,用于将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;
数据校准模块,用于将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;
并串转换模块,用于将所述下变频信号输入至并串转换器进行并串转换完成数字变频。
本发明还提供一种存储介质,所述存储介质中存储有至少一条指令,所述指令由处理器加载并执行以实现如所述的并行数字变频方法所执行的操作。
通过本发明提供的一种并行数字变频方法、***和存储介质,能够用较小的存储资源,较少的乘法器,实现较高的数字下变频的信号补偿精度。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种并行数字变频方法、***和存储介质的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明一种并行数字变频方法的一个实施例的流程图;
图2是本发明下变频器的结构示意图;
图3是本发明一种并行数字变频方法的迭代示意图;
图4是本发明无线通信接收机的结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定***结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中,省略对众所周知的***、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
还应当进一步理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
另外,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
为了更清楚地说明本发明实施例或现有技术中的技术发明,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
本发明的一个实施例,如图1所示,一种并行数字变频方法,包括:
S100将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;
具体的,刷新标志位是指Refresh信号,刷新标志位更新时代表接收到新的接收信号。因此,一旦刷新标志位更新时就将接收信号进行串并转换,也就是将接收信号从单线上的串行格式转换为多线上的并行格式完成串并转换得到转换后信号。
S200将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;
具体的,根据频率变换前后的情况可以分为下变频(频率减少)和上变频(频率增加)。寄存器内预先写入有下变频参数,在完成串并转换后将转换后信号和下变频参数输入到下变频器中,由下变频器将转换后信号进行混频处理以改变转换后信号所处的频段得到下变频信号。
S300将所述下变频信号输入至并串转换器进行并串转换完成数字变频。
具体的,在通过上述方式获取到下变频信号后,将下变频信号进行并串转换,也就是将接收信号从多线上的并行格式转换为单线上的串行格式完成并串转换,进而完成接收信号的变频处理。
串并转换器与并串转换器相互匹配,示例性的,假设并串串并的路数值为6,则串并转换器把一个连续的接收信号变换成为表示相同信息的六组相应的并行出现的信号元,这个信号元就是转换后信号。然后,并串转换器将转换后信号对应的下变频信号变换成为一个连续信号完成接收信号的变频处理。
本实施例中,将接收信号进行并行处理,降低了对硬件处理速度的要求,提升接收信号变频处理的效率。
基于前述实施例,所述将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数之前包括步骤:
在刷新标志位更新前,预先配置变频初始值;
根据所述变频初始值获取阶层参数和初相参数并储存至寄存器;
其中,所述变频初始值包括下变频频率、采样率和下变频器的各通道的初相值;所述下变频参数包括所述阶层参数和下变频器的各通道对应的初相参数。
基于前述实施例,所述根据所述下变频参数获取阶层参数和初相参数并储存包括步骤:
将所述下变频频率和采样率代入下列阶层函数(1)计算得到所述阶层参数;
fac=k*f0/fs*2^32; (1)
将所述初相值、下变频频率和采样率代入下列初相运算函数计算得到各通道对应的初相参数;
phi(m)=phi_0+(m-1)*f0/fs*2^32; (2)
其中,fac为所述阶层参数,f0为所述下变频频率,fs为采样率,phi(m)为当前通道对应的初相参数,phi_0为所述初相值,m为当前通道的通道序号值,k为并行路数值,/表示除号,*表示乘号,^表示2的32次方;
将所述阶层参数和初相参数储存至寄存器中。
具体的,k可取值为2,4,6,8,16,k为2的倍数且大于零。总之,k的数值等于m的数值。获取到Refresh信号即将产生的标志时,提前配置下变频频率f0、采样频率fs以及下变频器的各通道的初相值,按照8路并行处理的方式代入至阶层函数进行折算出阶层参数fac:
fac=8*f0/fs*2^32;
然后,根据初相值phi_0,及各个通道的初相phi(m),m=1,2,3,4,5,6,7,8代入初相运算函数计算得到各个通道对应的初相参数。
phi(m)=phi_0+(m-1)*f0/fs*2^32。
通过上述计算公式计算得到阶层参数和初相参数后,将阶层参数和初相参数储存至寄存器中。
基于前述实施例,所述下变频器包括相位累加器、CORDCI计算器和近似计算器;所述将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号包括步骤:
将所述阶层参数和各初相参数输入对应的通道处的相位累加器进行累加计算得到相位累加值和第一目标值;
将所述转换后信号和相位累加值输入至CORDCI计算器进行计算得到校准转换后信号以及第二目标值;
将所述校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号。
具体的,如图2所示,每一个下变频器有相同的结构:包含相位累加器,CORDCI计算器,近似计算器。将阶层参数和各初相参数输入对应的通道处的相位累加器进行累加计算得到相位累加值和第一目标值,相位累加器每累加一次输出一个相位累加值及第一目标值。
然后,将转换后数据以及相位累加值输入至CORDIC计算器,初始化z(1)=delta,x1(1)=real(x),x2(1)=imag(x),antantext是存储的atan表格,其中,atantext=round(atan(2^(-(0:15)))/(pi)*2^31),迭代次数为10。然后进行CORDIC计算输出校准转换后信号和第二目标值。再将校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号。
基于前述实施例,所述将所述转换后信号和相位累加值输入至CORDCI计算器进行计算得到第二输出数据包括步骤:
将所述转换后信号代入实部求值函数得到第一初始迭代值,将所述转换后信号代入虚部求值函数得到第二初始迭代值;
将所述相位累加值作为迭代初始值,并根据所述迭代初始值、第一初始迭代值和第二初始迭代值进行迭代计算得到校准转换后信号以及第二目标值。
基于前述实施例,所述根据所述迭代初始值、第一初始迭代值和第二初始迭代值进行迭代计算得到校准转换后信号以及第二目标值包括步骤:
若所述迭代初始值或迭代参数值等于零,确定第一拆分值等于所述第一初始迭代值,且第二拆分值等于所述第二初始迭代值,并且停止迭代计算;
若所述迭代初始值或迭代参数值不等于零,将所述迭代初始值代入下列迭代函数(3)进行计算得到迭代参数值;
z(i+1)=z(i)-d*atantext(i); (3)
将所述迭代参数值代入下列符号函数进行计算符号数值;
d=sign(z(i));
将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第一拆分函数(4)计算得到所述第一拆分值;
x1(i+1)=x1(i)-d*(x2(i)>>i-1); (4)
将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第二拆分函数(5)计算得到所述第二拆分值;
x2(i+1)=x2(i)+d*(x1(i)>>i-1); (5)
根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值;
其中,z(i)为上一次迭代计算的迭代参数值,i是迭代序号值代表第i次迭代计算,i为自然数且1≤i≤9,z(i+1)为当前迭代计算的迭代参数值,d代表符号数值,x1(i+1)为当前迭代计算时的第一拆分值,x1(i)为上一次迭代计算的第一拆分值,x2(i+1)为当前迭代计算时的第二拆分值,x2(i)为上一次迭代计算的第二拆分值,i=1时,x1(1)为第一初始迭代值,x2(1)为第二初始迭代值,z(1)为迭代初始值。
具体的,如图3所示,ifz(i)==0,即如果迭代初始值或迭代参数值等于零,则输出x1(i+1)=x1(i),x2(i+1)=x2(i),跳出迭代,即确定第一拆分值等于所述第一初始迭代值,且第二拆分值等于所述第二初始迭代值,并且停止迭代计算。
如果迭代初始值不等于零,将所述迭代初始值代入迭代函数进行计算得到迭代参数值。此外,将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第一拆分函数计算得到所述第一拆分值,并将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第二拆分函数计算得到所述第二拆分值。当迭代i次完成迭代后,根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值。
基于前述实施例,所述根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值包括步骤:
将迭代停止时的第一拆分值和第二拆分值代入下列校准函数(6)得到所述校准转换后信号;
x″=x1′(i+1)+1i*x2′(i+1); (6)
将迭代停止时的迭代参数值代入下列取值函数(7)得到所述第二目标值;
index2=z′(i+1); (7)
其中,x″为校准转换后信号,index2为第二目标值,x1′(i+1)为迭代停止时的第一拆分值,x2′(i+1)为迭代停止时的第二拆分值,z′(i+1)为迭代停止时的迭代参数值。
基于前述实施例,所述将所述校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号包括步骤:
将所述校准转换后信号、第二目标值输入下列近似计算函数(8)进行计算得到实部更新参数和虚部更新参数;
x1_re=real(x″)-imag(x″)*index2;
x1_im=imag(x″)+real(x″)*index2; (8)
将所述实部更新参数和虚部更新参数代入下列更新函数(9)计算得到目标校准数据;
x″′=x1_re+1i*x1_im; (9)
根据所述第一目标值、目标校准数据计算获取所述下变频信号;
其中,x1_re为实部更新参数,x1_im为虚部更新参数,x″为校准转换后信号,index2为第二目标值,real()为实部求值函数,imag()为虚部求值函数。
本发明主要通过8路并行处理、象限映射法、CORDIC和小角度近似处理相结合的方法实现宽带宽无线通信***的数字下变频。
无线通信***中,常常需要对接收信号进行下变频。设信号采样频率为fs,需要下变频频率为f0,接收信号为x(k)(k=0,……,n),下变频后的信号为y(k),x,y为复数,则
y(k)=x(k)*(cos(f0/fs*2*pi*(k-1))+1i*sin(f0/fs*2*pi*(k-1)));
其中,k=1,……,n。
等价看做:
y(k)=x(k)*(cos(delta)+1i*sin(delta));
其中,k=1,……,n;delta在0~2*pi之间,从而实现频偏补偿。
当采用8路并行时,k时刻第m路(m=0,1,2……7):
y_m(k)=x(8*k+m)*(cos(8*f0/fs*2*pi*(k-1)+m*f0/fs)+1i*sin(f8*0/fs*2*pi*(k-1))+m*f0/fs)
对于并行中的每一路,可以看作:
y(k)=x(k)*(cos(delta)+1i*sin(delta)),k=1,……,ndelta在0~2*pi之间。
可以通过CORDIC直接对数据进行delta角度的旋转。设CORDIC通过有限的迭代后,旋转角度为delta1,残余角度为delta2。
delta=delta1+delta2;
设经过旋转后的数据为x2=x*(cos(delta1)+1i*sin(delta1));
则需要求的y=x2*(cos(delta2)+1i*sin(delta2));
由于delta2角度较小,则可以得到近似值:cos(delta2)=1,sin(delta2)=delta2;
real(y)=real(x2)-delta2*imag(x2);
imag(y)=imag(x2)+delta2*real(x2);
对于任意角度a,0<=a<2*pi,可以写作a=b+m*pi/2,其中,0=<b<pi/2,m为0~3之中的数。则
cos(a)=cos(b+m*pi/2);
对于m=0;cos(a)=cos(b),m=1,cos(a)=-sin(b);以此类推计算,cos(a)总是可以表示成b的正余弦值,及其正余弦值取负号的结果。同理,sin(a)也可以这样表示。则可以将0~2*pi范围的角度正余弦值计算,计算0~pi/2范围的结果。则可以将0~2*pi任意角度的旋转,先进行0~pi/2之内的旋转,然后通过变换公式得到。
通过多路并行处理、象限映射法、CORDIC和小角度近似处理相结合的方法实现宽带宽无线通信***的数字下变频,能够用较小的存储资源,较少的乘法器,实现较高的补偿精度。8路并行降低了对硬件处理速度的要求。
本发明包括寄存器,串并转换器,并串转换器,与并串串并的路数值相同数量的下变频器。寄存器提前配置下变频参数给每个通道对应的下变频器,当Refresh标志(即刷新标志位)产生更新时才会传递至下变频器并生效参与计算。串并转换器完成对接收信号的串并转换,且并串转换器完成对下变频信号的并串转换,下变频器分别对每一个并行通道实现下变频,其下变频参数更改生效受Refresh标志控制。
本发明采用8路并行处理、象限映射法、CORDIC和小角度近似处理相结合的方法实现宽带宽无线通信***的数字下变频,能够用较小的存储资源,较少的乘法器,实现较高的补偿精度。8路并行降低了对硬件处理速度的要求。由CORDIC直接对数据进行旋转,得到补偿后的初值,没有乘法器,只有加法及移位,节省资源。CORDIC迭代次数不需要太大,降低了时延,能够将CORDIC迭代次数降低一半,且达到原来相同的性能。由近似计算得到校准结果,能够达到高计算精度。通过将0~2*pi映射到0~pi*/2,运用三角函数变换公式不需要增加运算量,保证了CORDIC的收敛。CORDIC增加提前退出机制,避免无效迭代,浪费功耗。
示例性的,如图4所示,对某一无线通信接收机,假设其采样率=2.4G,下变频频率f0=300M。在刷新标志位更新时,提前对下变频器配置下变频频率f0及采样率fs,按照8路并行处理的方式折算出fac,初相phi_0,及各个通道的初相phi(m),m=1,2,3,4,5,6,7,8。
fac=8*f0/fs*2^32;
phi(m)=phi_0+(m-1)*f0/fs*2^32。
本发明采用8路并行处理、象限映射法、CORDIC和小角度近似处理相结合的方法实现宽带宽无线通信***的数字下变频,能够用较小的存储资源,较少的乘法器,实现较高的补偿精度。8路并行降低了对硬件处理速度的要求。由CORDIC直接对数据进行旋转,得到补偿后的初值,没有乘法器,只有加法及移位,节省资源。CORDIC迭代次数不需要太大,降低了时延,能够将CORDIC迭代次数降低一半,且达到原来相同的性能。通过将0~2*pi映射到0~pi*/2,运用三角函数变换公式不需要增加运算量,保证了CORDIC的收敛。CORDIC增加提前退出机制,避免无效迭代,浪费功耗。由近似计算得到校准结果,能够达到高计算精度。
本发明的一个实施例,一种并行数字变频装置,包括:
串并转换模块,用于将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;
数据校准模块,用于将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;
并串转换模块,用于将所述下变频信号输入至并串转换器进行并串转换完成数字变频。
具体的,本实施例是上述方法实施例对应的装置实施例,具体效果参见上述方法实施例,在此不再一一赘述。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各程序模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的程序模块完成,即将所述装置的内部结构划分成不同的程序单元或模块,以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中,也可是各个单元单独物理存在,也可以两个或两个以上单元集成在一个处理单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件程序单元的形式实现。另外,各程序模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。
本发明的一个实施例,一种存储介质,存储介质中存储有至少一条指令,指令由处理器加载并执行以实现上述并行数字变频方法对应实施例所执行的操作。例如,存储介质可以是只读内存(ROM)、随机存取存储器(RAM)、只读光盘(CD-ROM)、磁带、软盘和光数据存储设备等。
它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,或者将它们分别制作成各个集成电路模块,或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述或记载的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行,取决于技术发明的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置/终端设备和方法,可以通过其他的方式实现。例如,以上所描述的装置/终端设备实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如,多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例发明的目的。
另外,在本申请各个实施例中的各功能单元可能集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个存储介质中。基于这样的理解,本发明实现上述实施例方法中的全部或部分流程,也可以通过计算机程序121发送指令给相关的硬件完成,所述的计算机程序121可存储于一存储介质中,该计算机程序121在被处理器执行时,可实现上述各个方法实施例的步骤。其中,所述计算机程序121可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述存储介质可以包括:能够携带所述计算机程序121的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述存储介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如:在某些司法管辖区,根据立法和专利实践,计算机可读的存储介质不包括电载波信号和电信信号。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种并行数字变频方法,其特征在于,包括步骤:
将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;
将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;
将所述下变频信号输入至并串转换器进行并串转换完成数字变频。
2.根据权利要求1所述的并行数字变频方法,其特征在于,所述将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数之前包括步骤:
在刷新标志位更新前,预先配置变频初始值;
根据所述变频初始值获取阶层参数和初相参数并储存至寄存器;
其中,所述变频初始值包括下变频频率、采样率和下变频器的各通道的初相值;所述下变频参数包括所述阶层参数和下变频器的各通道对应的初相参数。
3.根据权利要求2所述的并行数字变频方法,其特征在于,所述根据所述下变频参数获取阶层参数和初相参数并储存包括步骤:
将所述下变频频率和采样率代入下列阶层函数计算得到所述阶层参数;
fac=k*f0/fs*2^32;
将所述初相值、下变频频率和采样率代入下列初相运算函数计算得到各通道对应的初相参数;
phi(m)=phi_0+(m-1)*f0/fs*2^32;
其中,fac为所述阶层参数,f0为所述下变频频率,fs为采样率,phi(m)为当前通道对应的初相参数,phi_0为所述初相值,m为当前通道的通道序号值,k为并行路数值,/表示除号,*表示乘号,^表示2的32次方;
将所述阶层参数和初相参数储存至寄存器中。
4.根据权利要求3所述的并行数字变频方法,其特征在于,所述下变频器包括相位累加器、CORDCI计算器和近似计算器;所述将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号包括步骤:
将所述阶层参数和各初相参数输入对应的通道处的相位累加器进行累加计算得到相位累加值和第一目标值;
将所述转换后信号和相位累加值输入至CORDCI计算器进行计算得到校准转换后信号以及第二目标值;
将所述校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号。
5.根据权利要求4所述的并行数字变频方法,其特征在于,所述将所述转换后信号和相位累加值输入至CORDCI计算器进行计算得到第二输出数据包括步骤:
将所述转换后信号代入实部求值函数得到第一初始迭代值,将所述转换后信号代入虚部求值函数得到第二初始迭代值;
将所述相位累加值作为迭代初始值,并根据所述迭代初始值、第一初始迭代值和第二初始迭代值进行迭代计算得到校准转换后信号以及第二目标值。
6.根据权利要求5所述的并行数字变频方法,其特征在于,所述根据所述迭代初始值、第一初始迭代值和第二初始迭代值进行迭代计算得到校准转换后信号以及第二目标值包括步骤:
若所述迭代初始值或迭代参数值等于零,确定第一拆分值等于所述第一初始迭代值,且第二拆分值等于所述第二初始迭代值,并且停止迭代计算;
若所述迭代初始值或迭代参数值不等于零,将所述迭代初始值代入下列迭代函数进行计算得到迭代参数值;
z(i+1)=z(i)-d*atantext(i);
将所述迭代参数值代入下列符号函数进行计算符号数值;
d=sign(z(i));
将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第一拆分函数计算得到所述第一拆分值;
x1(i+1)=x1(i)-d*(x2(i)>>i-1);
将所述第一初始迭代值、第二初始迭代值和符号数值代入下列第二拆分函数计算得到所述第二拆分值;
x2(i+1)=x2(i)+d*(x1(i)>>i-1);
根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值;
其中,z(i)为上一次迭代计算的迭代参数值,i是迭代序号值代表第i次迭代计算,i为自然数且1≤i≤9,z(i+1)为当前迭代计算的迭代参数值,d代表符号数值,x1(i+1)为当前迭代计算时的第一拆分值,x1(i)为上一次迭代计算的第一拆分值,x2(i+1)为当前迭代计算时的第二拆分值,x2(i)为上一次迭代计算的第二拆分值,i=1时,x1(1)为第一初始迭代值,x2(1)为第二初始迭代值,z(1)为迭代初始值。
7.根据权利要求6所述的并行数字变频方法,其特征在于,所述根据迭代停止时的第一拆分值、第二拆分值和迭代参数值进行计算得到校准转换后信号以及第二目标值包括步骤:
将迭代停止时的第一拆分值和第二拆分值代入下列校准函数得到所述校准转换后信号;
x″=x1′(i+1)+1i*x2′(i+1);
将迭代停止时的迭代参数值代入下列取值函数得到所述第二目标值;
index2=z′(i+1);
其中,x″为校准转换后信号,index2为第二目标值,x1′(i+1)为迭代停止时的第一拆分值,x2′(i+1)为迭代停止时的第二拆分值,z′(i+1)为迭代停止时的迭代参数值。
8.根据权利要求4所述的并行数字变频方法,其特征在于,所述将所述校准转换后信号、第一目标值以及第二目标值输入至所述近似计算器进行近似计算得到下变频信号包括步骤:
将所述校准转换后信号、第二目标值输入下列近似计算函数进行计算得到实部更新参数和虚部更新参数;
x1_re=real(x″)-imag(x″)*index2;
x1_im=imag(x″)+real(x″)*index2;
将所述实部更新参数和虚部更新参数代入下列更新函数计算得到目标校准数据;
x″′=x1_re+1i*x1_im;
根据所述第一目标值、目标校准数据计算获取所述下变频信号;
其中,x1_re为实部更新参数,x1_im为虚部更新参数,x″为校准转换后信号,index2为第二目标值,real()为实部求值函数,imag()为虚部求值函数。
9.一种并行数字变频装置,其特征在于,包括:
串并转换模块,用于将接收信号输入至串并转换器进行串并转换,并在刷新标志位更新时刷新下变频参数;
数据校准模块,用于将转换后信号和刷新后的下变频参数输入至对应的下变频器得到下变频信号;
并串转换模块,用于将所述下变频信号输入至并串转换器进行并串转换完成数字变频。
10.一种存储介质,其特征在于,所述存储介质中存储有至少一条指令,所述指令由处理器加载并执行以实现如权利要求1至权利要求8任一项所述的并行数字变频方法所执行的操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011422214.XA CN112600520B (zh) | 2020-12-08 | 一种并行数字变频方法、***和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011422214.XA CN112600520B (zh) | 2020-12-08 | 一种并行数字变频方法、***和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112600520A true CN112600520A (zh) | 2021-04-02 |
CN112600520B CN112600520B (zh) | 2024-07-26 |
Family
ID=
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493581A (en) * | 1992-08-14 | 1996-02-20 | Harris Corporation | Digital down converter and method |
EP1221233A2 (de) * | 1999-10-11 | 2002-07-10 | Infineon Technologies AG | Frequenczkorrektur unter verwendung des cordic-algorithmus |
US20040223086A1 (en) * | 2000-12-15 | 2004-11-11 | Broadcom Corporation | Digital IF demodulator |
CN104618298A (zh) * | 2015-02-13 | 2015-05-13 | 东南大学 | 一种基于数字信道化技术的并行数字解调方法 |
WO2015148036A1 (en) * | 2014-03-28 | 2015-10-01 | Olympus Corporation | Frequency and phase offset compensation of modulated signals with symbol timing recovery |
CN105182372A (zh) * | 2015-09-25 | 2015-12-23 | 中国人民解放军国防科学技术大学 | 一种捕获三频多通道无线电测量***信号的方法与*** |
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5493581A (en) * | 1992-08-14 | 1996-02-20 | Harris Corporation | Digital down converter and method |
EP1221233A2 (de) * | 1999-10-11 | 2002-07-10 | Infineon Technologies AG | Frequenczkorrektur unter verwendung des cordic-algorithmus |
US20040223086A1 (en) * | 2000-12-15 | 2004-11-11 | Broadcom Corporation | Digital IF demodulator |
WO2015148036A1 (en) * | 2014-03-28 | 2015-10-01 | Olympus Corporation | Frequency and phase offset compensation of modulated signals with symbol timing recovery |
CN104618298A (zh) * | 2015-02-13 | 2015-05-13 | 东南大学 | 一种基于数字信道化技术的并行数字解调方法 |
CN105182372A (zh) * | 2015-09-25 | 2015-12-23 | 中国人民解放军国防科学技术大学 | 一种捕获三频多通道无线电测量***信号的方法与*** |
Non-Patent Citations (2)
Title |
---|
SIMRAN SINGH等: "Digitally Enhanced Wideband I/Q Downconversion Receiver With 2-Channel Time-Interleaved ADCs", 《 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》, 17 August 2015 (2015-08-17) * |
吉炜寰等: "基于全流程并行加速的改进数字下变频器设计", 《电子器件》, 20 February 2017 (2017-02-20) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050273483A1 (en) | Complex logarithmic ALU | |
JP5659557B2 (ja) | 先行歪ませ器、先行歪ませ方法及び先行歪ませシステム | |
US20140376676A1 (en) | Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems | |
CN108650048B (zh) | 一种高精度数字阵列多通道延时补偿方法 | |
KR20100003711A (ko) | 데이터 경로 모듈들에 대한 동적 정밀도 | |
US10261939B2 (en) | Performing lookup table operations on a single-instruction multiple data processor | |
Ananda Mohan | RNS to binary conversion using diagonal function and Pirlo and Impedovo monotonic function | |
Abbaszadeh et al. | Digital background calibration algorithm and its FPGA implementation for timing mismatch correction of time-interleaved ADC | |
US9354844B2 (en) | Method and apparatus for iteratively calculating a value | |
US20170180169A1 (en) | Method and apparatus for generating phase shift control signals | |
Madheswaran et al. | An improved direct digital synthesizer using hybrid wave pipelining and CORDIC algorithm for software defined radio | |
CN112600520A (zh) | 一种并行数字变频方法、***和存储介质 | |
US10938404B1 (en) | Digital-to-analog converter, transmitter, base station and mobile device | |
CN112600520B (zh) | 一种并行数字变频方法、***和存储介质 | |
US10879923B1 (en) | Mixed mode multiply and accumulate unit with current divider | |
CN113411088B (zh) | 零中频无线发射机的i/q不平衡校准方法及装置 | |
CN116436709A (zh) | 一种数据的加解密方法、装置、设备和介质 | |
CN102566963A (zh) | 一种fpga进行数据处理的方法 | |
CN116702911B (zh) | 信号发生装置、量子控制***及量子计算机 | |
CN112542998A (zh) | 一种数字下变频方法及*** | |
Annafianto et al. | FPGA implementation of a low latency and high SFDR direct digital synthesizer for resource-efficient quantum-enhanced communication | |
CN101552753B (zh) | 无线通信装置的直流偏移校正电路及其校正方法 | |
CN112565130B (zh) | 一种低时延并行数字下变频方法及*** | |
Mar et al. | FPGA implementation of SDR based CFO estimation and compensation circuit for OFDM system | |
CN115543901B (zh) | 一种基于fpga的射频信号质量优化算法及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |