CN112599416B - 一种3d nand存储器件的制造方法 - Google Patents

一种3d nand存储器件的制造方法 Download PDF

Info

Publication number
CN112599416B
CN112599416B CN202011473708.0A CN202011473708A CN112599416B CN 112599416 B CN112599416 B CN 112599416B CN 202011473708 A CN202011473708 A CN 202011473708A CN 112599416 B CN112599416 B CN 112599416B
Authority
CN
China
Prior art keywords
sacrificial layer
oxygen
layer
stacked structure
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011473708.0A
Other languages
English (en)
Other versions
CN112599416A (zh
Inventor
贺晓平
张莉
钟磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011473708.0A priority Critical patent/CN112599416B/zh
Publication of CN112599416A publication Critical patent/CN112599416A/zh
Application granted granted Critical
Publication of CN112599416B publication Critical patent/CN112599416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种3D NAND存储器件的制造方法，包括：提供衬底，在衬底上形成第一堆叠结构，第一堆叠结构包括交替层叠的第一绝缘层和第一牺牲层，部分第一牺牲层中掺杂有氧；在第一堆叠结构中形成贯穿第一堆叠结构的第一沟道孔。由于部分第一牺牲层中掺杂有氧，使得该部分第一牺牲层与第一绝缘层的刻蚀选择比减小，从而在刻蚀第一堆叠结构形成第一沟道孔的过程中，掺杂有氧的第一牺牲层与第一绝缘层的刻蚀速率相近，以减小对该部分第一牺牲层的损伤。

Description

一种3D NAND存储器件的制造方法
技术领域
本发明涉及半导体技术领域，特别涉及一种3D NAND存储器件的制造方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。
平面结构的NAND器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层存储单元的方式，在堆叠层中形成一串存储单元，从而实现堆叠式的3D NAND存储器件。增加堆叠层的层数，可以有效地提高3D NAND存储器件的集成度。
随着堆叠层数的增加，对沟道孔刻蚀工艺的挑战不断增大。目前，为了在堆叠层中形成沟道孔，将刻蚀堆叠层的工艺分多步进行，并在刻蚀的过程中不断增大CH2F2/C4FX气体的比例。但是在刻蚀的过程中由于绝缘层和牺牲层的刻蚀选择比不同，导致部分牺牲层表面出现损伤。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器件的制造方法，以在形成沟道孔的过程中减小对牺牲层的损伤。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器件的制造方法，包括：
提供衬底，在所述衬底上形成第一堆叠结构，所述第一堆叠结构包括交替层叠的第一绝缘层和第一牺牲层，部分所述第一牺牲层中掺杂有氧；
在所述第一堆叠结构中形成贯穿所述第一堆叠结构的第一沟道孔。
可选的，还包括：
在所述第一堆叠结构上形成第二堆叠结构，所述第二堆叠结构包括交替层叠的第二绝缘层和第二牺牲层，部分所述第二牺牲层中掺杂有氧；
进行所述第二堆叠结构的刻蚀，以在所述第一沟道孔上形成贯穿所述第二堆叠结构的第二沟道孔。
可选的，还包括：
在所述第一沟道孔和所述第二沟道孔内形成沟道结构；
将所述第一牺牲层替换为第一栅极层，所述第二牺牲层替换为第二栅极层。
可选的，掺杂有氧的第一牺牲层靠近所述第一堆叠结构的上方，且所述掺杂有氧的第一牺牲层的层数小于或等于所述第一堆叠结构中所述第一牺牲层的层数的50％。
可选的，掺杂有氧的第二牺牲层靠近所述第二堆叠结构的上方，且所述掺杂有氧的第二牺牲层的层数小于或等于所述第二堆叠结构中所述第二牺牲层的层数的30％。
可选的，所述第一堆叠结构中掺杂有氧的第一牺牲层的层数大于所述第二堆叠结构中掺杂有氧的第二牺牲层的层数。
可选的，所述部分所述第一牺牲层中掺杂有氧的方法包括：
在形成所述部分所述第一牺牲层时，向用于形成所述部分所述第一牺牲层的反应腔室内通入含氧气体，以使所述部分所述第一牺牲层中掺杂有氧；
所述部分所述第二牺牲层中掺杂有氧的方法包括：
在形成所述部分所述第二牺牲层时，向用于形成所述部分所述第二牺牲层的反应腔室内通入含氧气体，以使所述部分所述第一牺牲层中掺杂有氧。
可选的，所述含氧气体为N2O。
可选的，所述部分所述第一牺牲层中掺杂有氧的含量和所述部分所述第二牺牲层中掺杂有氧的含量小于1500sccm。
可选的，所述第一绝缘层和所述第二绝缘层的材料为氧化硅，所述第一牺牲层和所述第二牺牲层的材料为氮化硅。
本发明实施例提供的一种3D NAND存储器件的制造方法，包括：提供衬底，在衬底上形成第一堆叠结构，第一堆叠结构包括交替层叠的第一绝缘层和第一牺牲层，部分第一牺牲层中掺杂有氧；在第一堆叠结构中形成贯穿第一堆叠结构的第一沟道孔。由于部分第一牺牲层中掺杂有氧，使得该部分第一牺牲层与第一绝缘层的刻蚀选择比减小，从而在刻蚀第一堆叠结构形成第一沟道孔的过程中，掺杂有氧的第一牺牲层与第一绝缘层的刻蚀速率相近，以减小对该部分第一牺牲层的损伤。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例一种3D NAND存储器件的制造方法的流程示意图；
图2示出了根据本发明实施例一种3D NAND存储器件的结构示意图；
图3示出了根据本发明实施例另一种3D NAND存储器件的制造方法的流程示意图；
图4和图5示出了根据本发明实施例另一种3D NAND存储器件的结构示意图；
图6示出了根据本发明实施例一种刻蚀速率对比示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术的描述，随着堆叠层数的增加，对沟道孔刻蚀工艺的挑战不断增大。目前，为了在堆叠层中形成沟道孔，将刻蚀堆叠层的工艺分多步进行，并在刻蚀的过程中不断增大CH2F2/C4FX气体的比例。但是在刻蚀的过程中由于绝缘层和牺牲层的刻蚀选择比不同，导致部分牺牲层表面出现损伤。
为此，本申请实施例提供一种3D NAND存储器件的制造方法，包括：提供衬底，在衬底上形成第一堆叠结构，第一堆叠结构包括交替层叠的第一绝缘层和第一牺牲层，部分第一牺牲层中掺杂有氧；在第一堆叠结构中形成贯穿第一堆叠的第一沟道孔。由于部分第一牺牲层中掺杂有氧，使得该部分第一牺牲层与第一绝缘层的刻蚀选择比减小，从而在刻蚀第一堆叠结构形成第一沟道孔的过程中，掺杂有氧的第一牺牲层与第一绝缘层的刻蚀速率相近，以减小对该部分第一牺牲层的损伤。
为了便于理解本申请的技术方案和技术效果，以下将结合附图对不同的实施例进行详细的说明。
实施例一
参考图1和图2所示，在步骤S01中，提供衬底100，在所述衬底100上形成第一堆叠结构102，第一堆叠结构102包括交替层叠的第一绝缘层1021和第一牺牲层1022，部分第一牺牲层1022中掺杂有氧。
本申请实施例中，衬底100可以为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium OnInsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以其他外延结构，例如SGOI(绝缘体上锗硅)等。
在衬底100上形成第一绝缘层1021和第一牺牲层1022交替层叠的第一堆叠结构102，第一绝缘层1021例如可以为氧化硅，第一牺牲层1022例如可以为氮化硅，第一堆叠结构102中第一绝缘层1021和第一牺牲层1022的层数由垂直方向上所需形成的存储单元的个数来确定，第一绝缘层1021或者第一牺牲层1022的层数例如可以为32层、64层、96层、128层等。可以采用化学气相沉积、原子层沉积等依次交替沉积氧化硅和氮化硅，以形成氧化硅和氮化硅交替层叠的堆叠层。
发明人经过研究发现，在刻蚀第一堆叠结构102形成贯穿第一堆叠结构102的第一沟道孔108时，第一堆叠结构102中不同位置的第一牺牲层1022的损伤程度不同。因而，本申请实施例中，对第一堆叠结构102中的部分第一牺牲层1022进行掺杂工艺，以使得该部分第一牺牲层1022中掺杂有氧，参考图2所示，图中的阴影部分表示掺杂有氧，进而使得该部分第一牺牲层1022与第一绝缘层1021的刻蚀选择比减小，从而在刻蚀第一堆叠结构102形成第一沟道孔108的过程中，掺杂有氧的第一牺牲层1022与第一绝缘层1021的刻蚀速率相近，以减小对第一牺牲层1022的损伤。
在具体的应用中，在刻蚀第一堆叠结构102的过程中，刻蚀气体从第一堆叠结构102的顶部至底部对第一绝缘层1021和第一牺牲层1022进行刻蚀，在刻蚀底部的第一绝缘层1021和第一牺牲层1022时会对顶部的第一绝缘层1021和第一牺牲层1022造成损伤，从而导致第一堆叠结构102顶部的第一牺牲层1022的损伤程度大于第一堆叠结构102底部的第一牺牲层1022的损伤程度。因而，本实施例中，将靠近第一堆叠结构102上方的部分第一牺牲层1022进行氧的掺杂，且掺杂有氧的第一牺牲层1022的层数小于或等于第一堆叠结构102中第一牺牲层1022的层数的50％，即掺杂氧的第一牺牲层1022的层数小于或等于第一堆叠结构102中所有的第一牺牲层1022的层数的一半。例如，第一堆叠结构102中第一牺牲层1022的数量为120层，从第一堆叠结构102的顶部至底部对第一牺牲层1022进行排序标记，可以对第5～50层第一牺牲层1022进行氧的掺杂。
在部分第一牺牲层1022中掺杂氧的方法可以为，在形成该部分第一牺牲层1022时，向用于形成该部分第一牺牲层1022的反应腔体内通入含氧气体，以使得该部分第一牺牲层1022中掺杂有氧。例如，需要对第5～50层第一牺牲层1022进行氧掺杂，可以将反应腔体连通多个进气管，多个进气管分别用于向反应腔体内通入反应气体和含氧气体，每一个进气管具有对应的气体，当形成第1～4层第一牺牲层1022时，仅向反应腔体内通入反应气体，例如硅烷和氨气，当形成第5～50层第一牺牲层1022时，向反应腔体内通入反应气体和含氧气体，以使得第5～50层第一牺牲层1022中掺杂有氧。还可以在每一个进气管上均设置控制阀，通过控制阀的打开和闭合控制向反应腔体通入的气体。具体的，含氧气体可以为氮氧化物，例如一氧化二氮(N2O)。
在步骤S02中，在第一堆叠结构102中形成贯穿第一堆叠结构102的第一沟道孔108。
本实施例中，在第一堆叠层102上旋涂光刻胶层，通过曝光显影等步骤形成图案化的光刻胶层，所述光刻胶的图案可以由3D NAND存储器制造工艺中用于形成沟道孔的掩膜板确定，以图案化的光刻胶层为掩蔽，通过对第一堆叠层102的刻蚀形成暴露衬底100的第一沟道孔108。由于第一堆叠结构102中的部分第一牺牲层1022中掺杂有氧，使得该部分第一牺牲层1022与第一绝缘层1021的刻蚀选择比减小，从而在刻蚀第一堆叠结构102形成第一沟道孔108的过程中，掺杂有氧的第一牺牲层1022与第一绝缘层1021的刻蚀速率相近，以减小对该部分第一牺牲层1022的损伤。
在具体的应用中，可以分多步工艺刻蚀第一堆叠结构102，具体的工艺次数可以根据第一堆叠结构102中的堆叠层数确定。当前工艺的刻蚀气体的比例可以大于上一工艺的刻蚀气体的比例，以在进行当前工艺时进一步刻蚀上一工艺形成的沟道孔，使得上一工艺形成的沟道孔的尺寸变大，进而实现当前工艺的有效刻蚀。
实施例二
需要说明，实施例二在实施例一的基础上进行改进得到，该实施例中，3D NAND存储器件由至少两个堆叠结构堆叠在一起形成，以进一步增大器件的集成度。
参考图3和图4所示，本申请实施例提供的3D NAND存储器的制造方法包括以下步骤：
S201与S101相同，S202与S102相同，为了简要起见，在此不再详细描述。
在步骤S203中，在第一堆叠结构102上形成第二堆叠结构112，第二堆叠结构112包括交替层叠的第二绝缘层1121和第二牺牲层1122，部分第二牺牲层1122中掺杂有氧，参考图4所示。
本实施例中，可以在第一堆叠结构102上形成第二堆叠结构112之前，在第一沟道孔108中形成填充层，填充层的材料可以为多晶硅。第一沟道孔108的底部形成有外延结构106，外延结构106用于形成下选通器件，则填充层形成于第一沟道孔108的外延结构106上。具体的，可以在第一沟道孔108中进行多晶硅的填充，并进行平坦化工艺，从而在第一沟道孔108中形成填充层。
而后，在第一堆叠结构102上形成第二堆叠结构112，第二堆叠结构112和第一堆叠结构102采用相同的材料堆叠而成，第一堆叠结构102和第二堆叠结构112可以具有相同或不同的层数。第二堆叠结构112包括交替层叠的第二绝缘层1121和第二牺牲层1122，第二绝缘层1121和第一绝缘层1021可以为氧化硅，第二牺牲层1122和第一牺牲层1022可以为氮化硅。
在刻蚀第二堆叠结构112形成贯穿第二堆叠结构112的第二沟道孔114时，第二堆叠结构112中不同位置的第二牺牲层1122的损伤程度不同。因而对第二堆叠结构112中的部分第二牺牲层1122进行掺杂工艺，以使得该部分第二牺牲层1122中掺杂有氧，进而使得该部分第二牺牲层1122与第二绝缘层1121的刻蚀选择比减小，从而在刻蚀第二堆叠结构112形成第二沟道孔114的过程中，掺杂有氧的第二牺牲层1122与第二绝缘层1121的刻蚀速率相近，以减小对牺牲层的损伤。
与刻蚀第一堆叠结构102具有相似之处，在刻蚀第二堆叠结构112的过程中，刻蚀气体从第二堆叠结构112的顶部至底部对第二绝缘层1121和第二牺牲层1122进行刻蚀，在刻蚀第二堆叠结构112底部的第二绝缘层1121和第二牺牲层1122的过程中会对第二堆叠结构112顶部的第二绝缘层1121和第二牺牲层1122造成损伤，从而导致第二堆叠结构112顶部的第二牺牲层1122的损伤程度大于第二堆叠结构112底部的第二牺牲层1122的损伤程度。因而，对靠近第二堆叠结构112上方的部分第二牺牲层1122进行氧掺杂，且掺杂有氧的第二牺牲层1122的层数小于或等于第二堆叠结构112中第二牺牲层1122的层数的30％，即掺杂氧的第二牺牲层1122的层数小于或等于第二堆叠结构112中所有的第二牺牲层1122的层数的一半。例如，第二堆叠结构112中第二牺牲层1122的数量为90层，从第二堆叠结构112的顶部至底部对第二牺牲层1122进行排序标记，可以对第8～30层第二牺牲层1122进行氧的掺杂。
在具体的应用中，在对第一堆叠结构102以及对第一堆叠结构102上方的第二堆叠结构112进行刻蚀时，第二堆叠结构112与第一堆叠结构102中相同位置的牺牲层的损伤程度也不相同，例如第二堆叠结构112中第5层牺牲层和第一堆叠结构102中第5层牺牲层的损伤程度不同，可以使得第一堆叠结构102中掺杂有氧的第一牺牲层1022的层数大于第二堆叠结构112中掺杂有氧的第二牺牲层1122的层数。
在部分第二牺牲层1122中掺杂氧的方法可以为，在形成该部分第二牺牲层1122时，向用于形成该部分第二牺牲层1122的反应腔体内通入含氧气体，以使得该部分第二牺牲层1122中掺杂有氧。例如，需要对8～30层第二牺牲层1122进行氧的掺杂，可以将反应腔体连通多个进气管，多个进气管分别用于向反应腔体内通入反应气体和含氧气体，当形成第1～7层第二牺牲层1122时，仅向反应腔体内通入反应气体，当形成第8～30层第二牺牲层1122时，向反应腔体内通入反应气体和含氧气体，以使得第8～30层第二牺牲层1122中掺杂有氧。
在步骤S204中，进行第二堆叠结构112的刻蚀，以在第一沟道孔108上形成贯穿第二堆叠结构112的第二沟道孔114。
本申请实施例中，进行第二堆叠结构112的刻蚀，使得第一沟道孔108和第二沟道孔114贯穿，从而形成整体贯通的沟道孔，第一堆叠结构102和第二堆叠结构112形成复合的堆叠层，参考图4所示。并且，由于第二堆叠结构112中的部分第二牺牲层1122中掺杂有氧，使得该部分第二牺牲层1122与第二绝缘层1121的刻蚀选择比减小，从而在刻蚀第二堆叠结构112形成第二沟道孔114的过程中，掺杂有氧的第二牺牲层1122与第二绝缘层1121的刻蚀速率相近，以减小对第二牺牲层1122的损伤。
本实施例中，可以在第一堆叠结构102和填充层上形成刻蚀停止层111，刻蚀停止层111可以为刻蚀第二堆叠结构112形成贯穿第二堆叠结构112的第二沟道孔114的刻蚀停止层，从而避免损伤在刻蚀第二堆叠结构112的过程中损伤第一堆叠结构102。由于第一堆叠结构102和第二堆叠结构112之间形成有刻蚀停止层111，则在第一沟道孔108和第二沟道孔114之间也存在有刻蚀停止层，因此在刻蚀第二堆叠结构112的过程中需要将第一沟道孔108和第二沟道孔114之间的刻蚀停止层111去除。具体的，在去除第一沟道孔108和第二沟道孔114之间的刻蚀停止层111之后，去除第一沟道孔108中的填充层，使得第一沟道孔108和第二沟道孔114贯穿，从而形成整体贯通的沟道孔，第一堆叠结构102和第二堆叠结构112形成复合的堆叠层。
本实施例中，可以在第一沟道孔108和第二沟道孔114内形成沟道结构，参考图5所示，沟道结构为沿沟道孔的轴向的存储单元层，存储结构包括依次形成于第一沟道孔108和第二沟道孔114中的存储功能层和沟道层(图未示出)，存储功能层起到电荷存储的作用，包括依次层叠的阻挡层131、电荷存储层132以及隧穿层133，沟道层形成于存储功能层的侧壁以及沟道孔的底部上，沟道层之间还可以形成有绝缘材料的填充层。在本实施例中，阻挡层131、电荷存储层132以及遂穿层133具体可以为ONO叠层，ONO(Oxide-Ntride-Oxide)即氧化物、氮化物和氧化物，沟道层形成于遂穿层133上且与沟道孔底部的外延结构106相接。
而后，将第一牺牲层1022替换为第一栅极层1022’，将第二牺牲层1122替换为第二栅极层1122’。复合的堆叠层中的每一个牺牲层将会被替换为栅极层，其中的每一层的栅极层与存储单元串构成一个存储单元，参考图5所示。
发明人经过进一步研究发现，牺牲层中掺杂有氧时，能够使得掺杂有氧的牺牲层与绝缘层的刻蚀选择比减小，在刻蚀堆叠层形成沟道孔的过程中减小对该部分牺牲层的损伤。但是牺牲层中氧的含量过多时会阻碍牺牲层的去除，进而影响栅极层的形成。
参考图6所示，曲线610表示不同氧含量下，牺牲层的干法刻蚀速率，曲线620表示不同氧含量下，牺牲层的湿法刻蚀速率。可以理解的是，牺牲层的干法刻蚀速率即在刻蚀堆叠层的过程中牺牲层的刻蚀速率，牺牲层的湿法刻蚀速率即利用栅线缝隙去除堆叠层中的牺牲层的刻蚀速率。其中，A为未进行氧掺杂时牺牲层的刻蚀速率，B～E分别表示不同氧含量下牺牲层的刻蚀速率，具体的，从B至E，氧含量不断增加。根据曲线610和620所示，随着氧含量的增加，干法刻蚀速率不断增大，但是当氧含量达到一定程度后，湿法刻蚀速率不断减小。因而，可以根据具体需要调节牺牲层中氧含量，以调节干法刻蚀速率和湿法刻蚀速率。例如，当需要增大干法刻蚀速率时，可以增加牺牲层中氧的含量，当需要增大湿法刻蚀速率时，可以减小牺牲层中氧的含量。在形成3D NAND存储器件的过程中，为了平衡干法刻蚀速率和湿法刻蚀速率，可以选择部分所述第一牺牲层中掺杂有氧的含量和所述部分所述第二牺牲层中掺杂有氧的含量小于1500sccm，例如为800～1300sccm，此时能够在增大刻蚀堆叠层的过程中牺牲层的刻蚀速率的同时，保证堆叠层中的牺牲层被去除。
发明人还发现，牺牲层中掺杂有氧时，可以影响沟道孔的尺寸(CD)和椭圆度(distortion)，参考表1所示，表1示出了不同氧含量下，沟道孔1和沟道孔2分别对应的尺寸和椭圆度，沟道孔1和沟道孔2分别表示不同位置的沟道孔，第一氧含量至第四氧含量表示氧的含量不断增加，第一氧含量最小，第四氧含量最大。从表1中可知，随着氧含量的增加，沟道孔1和沟道孔2的尺寸均不断增大，椭圆度不断减小，因而可以根据具体需要的尺寸或椭圆度调整牺牲层中的氧含量。例如，当需要沟道孔的尺寸较大时，可以增大牺牲层中氧的含量，当需要沟道孔的椭圆度较大时，可以减小牺牲层中氧的含量。当需要平衡沟道孔的尺寸和椭圆度时，可以选择氧的含量为800～1000sccm。
表1不同氧含量对应的沟道孔尺寸和椭圆度
Figure BDA0002836878270000111
以上对本申请实施例提供的一种3D NAND存储器件的制造方法，包括：提供衬底，在衬底上形成第一堆叠结构，第一堆叠结构包括交替层叠的第一绝缘层和第一牺牲层，部分第一牺牲层中掺杂有氧；在第一堆叠结构中形成贯穿第一堆叠结构的第一沟道孔。由于部分第一牺牲层中掺杂有氧，使得该部分第一牺牲层与第一绝缘层的刻蚀选择比减小，从而在刻蚀第一堆叠结构形成第一沟道孔的过程中，掺杂有氧的第一牺牲层与第一绝缘层的刻蚀速率相近，以减小对该部分第一牺牲层的损伤。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种3D NAND存储器件的制造方法，其特征在于，包括：
提供衬底，在所述衬底上形成第一堆叠结构，所述第一堆叠结构包括交替层叠的第一绝缘层和第一牺牲层，部分所述第一牺牲层中掺杂有氧，所述掺杂有氧的第一牺牲层靠近所述第一堆叠结构的上方，且所述掺杂有氧的第一牺牲层的层数小于或等于所述第一堆叠结构中所述第一牺牲层的层数的50％；
在所述第一堆叠结构中形成贯穿所述第一堆叠结构的第一沟道孔。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述第一堆叠结构上形成第二堆叠结构，所述第二堆叠结构包括交替层叠的第二绝缘层和第二牺牲层，部分所述第二牺牲层中掺杂有氧；
进行所述第二堆叠结构的刻蚀，以在所述第一沟道孔上形成贯穿所述第二堆叠结构的第二沟道孔。
3.根据权利要求2所述的方法，其特征在于，还包括：
在所述第一沟道孔和所述第二沟道孔内形成沟道结构；
将所述第一牺牲层替换为第一栅极层，所述第二牺牲层替换为第二栅极层。
4.根据权利要求2或3所述的方法，其特征在于，掺杂有氧的第二牺牲层靠近所述第二堆叠结构的上方，且所述掺杂有氧的第二牺牲层的层数小于或等于所述第二堆叠结构中所述第二牺牲层的层数的30％。
5.根据权利要求2或3所述的方法，其特征在于，所述第一堆叠结构中掺杂有氧的第一牺牲层的层数大于所述第二堆叠结构中掺杂有氧的第二牺牲层的层数。
6.根据权利要求2或3所述的方法，其特征在于，所述部分所述第一牺牲层中掺杂有氧的方法包括：
在形成所述部分所述第一牺牲层时，向用于形成所述部分所述第一牺牲层的反应腔室内通入含氧气体，以使所述部分所述第一牺牲层中掺杂有氧；
所述部分所述第二牺牲层中掺杂有氧的方法包括：
在形成所述部分所述第二牺牲层时，向用于形成所述部分所述第二牺牲层的反应腔室内通入含氧气体，以使所述部分所述第一牺牲层中掺杂有氧。
7.根据权利要求6所述的方法，其特征在于，所述含氧气体为N2O。
8.根据权利要求2或3所述的方法，其特征在于，所述部分所述第一牺牲层中掺杂有氧的含量和所述部分所述第二牺牲层中掺杂有氧的含量小于1500sccm。
9.根据权利要求2或3所述的方法，其特征在于，所述第一绝缘层和所述第二绝缘层的材料为氧化硅，所述第一牺牲层和所述第二牺牲层的材料为氮化硅。
CN202011473708.0A 2020-12-15 2020-12-15 一种3d nand存储器件的制造方法 Active CN112599416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011473708.0A CN112599416B (zh) 2020-12-15 2020-12-15 一种3d nand存储器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011473708.0A CN112599416B (zh) 2020-12-15 2020-12-15 一种3d nand存储器件的制造方法

Publications (2)

Publication Number Publication Date
CN112599416A CN112599416A (zh) 2021-04-02
CN112599416B true CN112599416B (zh) 2021-10-15

Family

ID=75195458

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011473708.0A Active CN112599416B (zh) 2020-12-15 2020-12-15 一种3d nand存储器件的制造方法

Country Status (1)

Country Link
CN (1) CN112599416B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101209003B1 (ko) * 2010-10-14 2012-12-06 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
TWI653745B (zh) * 2016-09-13 2019-03-11 日商東芝記憶體股份有限公司 Semiconductor device and method of manufacturing same
CN109148458B (zh) * 2018-08-28 2020-07-24 长江存储科技有限责任公司 一种3d nand存储器件及其金属栅极制备方法
CN111162082B (zh) * 2020-01-02 2022-05-27 长江存储科技有限责任公司 半导体结构及其制备方法和三维存储器件

Also Published As

Publication number Publication date
CN112599416A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
US11889693B2 (en) Semiconductor devices including stack oxide materials having different densities or different oxide portions, and semiconductor devices including stack dielectric materials having different portions
US9576975B2 (en) Monolithic three-dimensional NAND strings and methods of fabrication thereof
US10121670B2 (en) Methods of fabricating semiconductor structures
US8877624B2 (en) Semiconductor structures
US20170062456A1 (en) Vertical division of three-dimensional memory device
CN108649034B (zh) 半导体结构及其形成方法
CN104254921B (zh) 具有分离氮化物存储层的sonos堆栈
CN103594423B (zh) 制造非易失性存储器件的方法
US8183623B2 (en) Dual charge storage node memory device and methods for fabricating such device
CN109768049B (zh) 一种3d nand存储器件及其制造方法
US7705390B2 (en) Dual bit flash memory devices and methods for fabricating the same
CN110265402B (zh) 一种3d nand存储器件及其制造方法
CN111463219A (zh) 一种3d nand存储器件及其制造方法
CN109273359B (zh) 一种刻蚀方法
CN111403403B (zh) 三维存储器及其制造方法
CN112599416B (zh) 一种3d nand存储器件的制造方法
CN107611134B (zh) 一种3d nand器件的形成方法
TWI792439B (zh) 半導體元件的製造方法
CN103531454B (zh) 半导体器件制造方法
CN112466890B (zh) 一种3d nand存储器件及其制造方法
CN107507772B (zh) 一种沟道孔底部刻蚀方法
CN109427808A (zh) 半导体存储元件及其制造方法
CN111463218A (zh) 一种3d nand存储器件及其制造方法
CN111613584A (zh) 一种半导体器件及其制造方法
CN111599760A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant