CN112599065A - 显示装置 - Google Patents

Abstract

本发明公开了一种显示装置，显示装置包括时序控制器、像素单元和信号处理模块，信号处理模块的一端与时序控制器连接，信号处理模块的另一端与至少两个子像素连接，时序控制器设置为当存在源极驱动数据输入至各子像素的源极时，依次输出至少两个控制信号至信号处理模块；信号处理模块设置为根据至少两个控制信号依次生成每个子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。本发明旨在减少源极驱动数据传输的数据通道，以降低显示装置的成本。

Description

显示装置

技术领域

本发明涉及显示装置技术领域，尤其涉及一种显示装置。

背景技术

显示装置(例如液晶显示器)的一个像素一般由红、绿、蓝三个子像素组成，每个子像素的发光结构一般具有源极和栅极，通过时序控制器控制源极驱动器将驱动数据输入至子像素的源极，配合源极驱动器发出的扫描信号打开栅极，便可以实现子像素的发光显示。

然而，目前一个像素内的三个子像素沿行方向排列，而源极驱动器发出的扫描信号一般会同时打开整行的栅极，这样的设置决定了每个子像素与源极驱动器之间都需设置单独的数据通道才能保证同时将源极驱动数据输入到源极，以实现源极和栅极的配合导通使子像素放光，例如三个子像素便需有三个数据通道。这导致整个显示装置上所有像素的驱动显示便需要设置大量独立的数据通道，大量数据通道会增大显示装置布线的难度和耗材，使显示装置的成本增加。

发明内容

本发明的主要目的在于提供一种显示装置，旨在减少源极驱动数据传输的数据通道，以降低显示装置的成本。

为实现上述目的，本发明提供一种显示装置，所述显示装置包括时序控制器、像素单元和信号处理模块，所述像素单元包括至少两个子像素，所述信号处理模块的一端与所述时序控制器连接，所述信号处理模块的另一端与至少两个所述子像素连接；

所述时序控制器设置为当存在源极驱动数据输入至各所述子像素的源极时，依次输出至少两个控制信号至所述信号处理模块；

所述信号处理模块设置为根据至少两个所述控制信号依次生成每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

可选地，定义至少两个所述子像素中任意两个驱动次序相邻的子像素为第一子像素和第二子像素；

所述时序控制器还设置为当存在源极驱动数据输入至所述第一子像素和所述第二子像素时，在第一信号周期输出第一控制信号至所述信号处理模块，在第二信号周期输出第二控制信号至所述信号处理模块；

其中，所述第一信号周期的起始时刻早于所述第二信号周期的起始时刻。

可选地，所述信号处理模块为电位提升模块，所述电位提升模块设置为将依次接收到的至少两个所述控制信号执行电位提升操作，获得每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

可选地，所述电位提升模块包括第一电位提升单元和第二电位提升单元；

所述时序控制器还设置为在所述第一信号周期输出所述第一控制信号至所述第一电位提升单元，在所述第二信号周期输出所述第二控制信号至所述第二电位提升单元；

所述第一电位提升单元的输入端与所述时序控制器连接，所述第一电位提升单元的输出端与所述第一子像素连接，所述第一电位提升单元设置为将所述第一控制信号的电位提升获得第一充电信号，并将所述第一充电信号输入至所述第一子像素；

所述第二电位提升单元的输入端与所述时序控制器连接，所述第二电位提升单元的输出端与所述第二子像素连接，所述第二电位提升单元设置为将所述第二控制信号的电位提升获得第二充电信号，并将所述第二充电信号输入至所述第二子像素。

可选地，所述信号处理模块为电平转换电路，所述电平转换电路设置为将依次接收到的至少两个所述控制信号执行电平转换操作，获得对应的高电平信号作为每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

可选地，所述显示装置还包括源极驱动器，所述像素单元具有源极信号输入端，每个所述子像素均与所述源极信号输入端连接，所述源极信号输入端与所述源极驱动器连接；

所述源极驱动器设置为将源极驱动数据通过所述源极信号输入端输入至对应的子像素的源极；且/或，

所述显示装置还包括显示面板封装结构，所述像素单元和所述信号处理模块设于所述显示面板封装结构内。

可选地，所述时序控制器还设置为将所述第一信号周期的结束时刻作为所述第二信号周期的起始时刻。

可选地，所述时序控制器还设置为执行以下步骤：

获取所述第一子像素对应的第一源极驱动数据和所述第二子像素对应的第二源极驱动数据；

根据所述第一源极驱动数据和所述第二源极驱动数据之间的数量关系确定时间间隔；

根据所述第一信号周期和所述时间间隔确定所述第二信号周期。

可选地，所述时序控制器还设置为确定所述第一源极驱动数据与所述第二源极驱动数据的数据偏差，根据所述数据偏差确定所述时间间隔。

可选地，所述时序控制器还设置为根据所述第一信号周期的结束时刻和所述时间间隔确定所述第二信号周期的起始时刻；

其中，所述第二信号周期的起始时刻早于所述第一信号周期的结束时刻。

本发明提出的一种显示装置，该显示装置通过在时序控制器与像素单元之间设置信号处理模块，通过时序控制器在源极驱动数据输入至像素单元中至少两个子像素的源极时，依次输出对应的至少两个控制信号到信号处理模块，信号处理模块基于至少两个控制信号依次生成每个子像素的充电信号并输入到对应的子像素的栅极，栅极的充电可使子像素的发光结构导通实现发光显示，此过程中，通过时序控制器与信号处理模块的配合实现像素单元中的各个子像素的栅极可分时先后打开，而不是同时打开，基于此，有利于像素单元中的各个子像素的源极可采用相同的数据通道进行数据传输，有效减少源极驱动数据传输的数据通道，降低显示装置布线的难度和减少数据线所需的耗材，从而实现显示装置成本的有效降低。

附图说明

图1为本发明显示装置一实施例的硬件结构示意图；

图2为本发明显示装置另一实施例的硬件结构示意图；

图3为本发明显示装置涉及的时序控制图。

附图标号说明：

标号	名称	标号	名称
				1	时序控制器	3	像素单元
2	信号处理模块	31	第一子像素
				201	第一电位提升单元	32	第二子像素
202	第二电位提升单元	33	第三子像素
				203	第三电位提升单元	4	源极驱动器

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提出一种显示装置。例如，液晶显示器、有机发光二极管显示器等包括具有源极和漏极的发光结构的显示装置。

在本发明实施例中，参照图1和图2，显示装置包括时序控制器1、像素单元3和信号处理模块2。

具体的，显示装置可包括有多个呈阵列排布的像素单元3，每个像素单元3包括至少两个子像素，一个像素单元3中的至少两个子像素沿行方向排列。在本实施例中，一个像素单元3包括三个子像素，分别为第一子像素31、第二子像素32和第三子像素33，例如红色像素、绿色像素和蓝色像素。在其他实施例中，一个像素单元3还可根据实际显示需求设置有2个子像素、4个子像素、甚至于更多个子像素，例如红色像素、绿色像素、蓝色像素和白色像素等。其中，每个子像素均具有一个发光结构，例如薄膜晶体管(TFT)，发光结构具有源极、漏极和栅极，源极用于接收子像素对应的显示驱动数据，在栅极加载大于阈值电压的正电压时，源极和漏极会导通给子像素对应的像素电极充电，充电后的像素电极与显示装置的公共电极之间形成像素电压时促使两个电极之间的发光分子发光。

在本发明实施例中，所述信号处理模块2的一端与所述时序控制器1连接，所述信号处理模块2的另一端与至少两个所述子像素连接。时序控制器1可基于连接的通道向信号处理模块2发送控制信号，信号处理模块2可对接收到的控制信号进行处理后输出相应的信号至对应的子像素中。

具体的，所述时序控制器1设置为当存在源极驱动数据输入至各所述子像素的源极时，依次输出至少两个控制信号至所述信号处理模块2；所述信号处理模块2设置为根据至少两个所述控制信号依次生成每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

这里的至少两个控制信号为用于对至少两个子像素的栅极打开进行控制的信号，至少两个控制信号的数量大于或等于一个像素单元3中子像素的数量。当时序控制器1基于设定时序逻辑识别到特定时刻或接收到源极驱动器4发送的指令时，可认为当前存在源极驱动数据输入至像素单元3内的各子像素的源极。此时，时序控制器1可依次输出至少两个控制信号至信号处理模块2，信号处理模块2基于控制信号的接收顺序对接收到的控制信号进行处理得到每个子像素所对应的充电信号，基于充电信号的生成顺序将充电信号依次输入至对应的子像素的栅极。充电信号具体为大于或等于栅极开启对应的阈值电压的电信号，基于此，充电信号输入至栅极可为栅极进行充电，以导致相应子像素中发光结构的源极和漏极。具体的，信号处理模块2可对接收到的控制信号进行实时处理，并实时将控制信号处理后形成的充电信号实时发送至对应的子像素的栅极，从而保证子像素的栅极可与时序控制器1的控制时序精准匹配，保证各个子像素的分时打开栅极，也可保证各个子像素栅极打开的及时性。

其中，控制信号与其所需打开的子像素之间的对应关系可预先设置并存储，信号处理模块2基于存储的对应关系可识别到所接收到的控制信号所对应的子像素，从而将控制信号所对应的充电信号发送至相应的子像素的栅极。此外，控制信号与其所需打开的子像素之间的对应关系也可通过硬件的结构实现，信号处理模块2可分别对应每个子像素对应设置一个子处理模块，每个子处理模块均与时序控制器1连接，时序控制器1可依次将至少两个控制信号分别发送至每个子处理模块，子处理模块对接收到控制信号后可实时对控制信号进行处理得到打开栅极的充电信号并输入至相应的子像素的栅极。

在本实施例中提出的一种显示装置，该显示装置通过在时序控制器1与像素单元3之间设置信号处理模块2，通过时序控制器1在源极驱动数据输入至像素单元3中至少两个子像素的源极时，依次输出对应的至少两个控制信号到信号处理模块2，信号处理模块2基于至少两个控制信号依次生成每个子像素的充电信号并输入到对应的子像素的栅极，栅极的充电可使子像素的发光结构导通实现发光显示，此过程中，通过时序控制器1与信号处理模块2的配合实现像素单元3中的各个子像素的栅极可分时先后打开，而不是同时打开，基于此，有利于像素单元3中的各个子像素的源极可采用相同的数据通道进行数据传输，有效减少源极驱动数据传输的数据通道，降低显示装置布线的难度和减少数据线所需的耗材，从而实现显示装置成本的有效降低。

在一实施例中，所述显示装置还包括源极驱动器4，所述像素单元3具有源极信号输入端，每个所述子像素均与所述源极信号输入端连接，所述源极信号输入端与所述源极驱动器4连接，所述源极驱动器4设置为将源极驱动数据通过所述源极信号输入端输入至对应的子像素的源极。具体的，源极驱动器4按照驱动次序将像素单元3中各个子像素对应的源极驱动数据依次输入到像素单元3的源极信号输入端，并通过源极信号输入端与子像素建立数据传输通道，并将相应的源极驱动数据输入到相应的子像素的源极。其中，驱动次序具体可通过获取时序控制器1发送的时序控制信号得到。在本实施例中，通过源极驱动器4与源极信号输入端连接，配合上述实施例中像素单元3中各个子像素的栅极的分时打开，从而实现源极驱动器4与像素单元3之间只需通过一条数据线，便可对像素单元3内的多个子像素实现驱动，而无需每个子像素分别通过独立的一条数据线与源极驱动器4连接，从而保证显示装置布线的难度的减低和布线所需的耗材减少，实现显示装置成本的有效降低。

在一实施例中，定义至少两个所述子像素中任意两个驱动次序相邻的子像素为第一子像素31和第二子像素32；所述时序控制器1还设置为当存在源极驱动数据输入至所述第一子像素31和所述第二子像素32时，在第一信号周期输出第一控制信号至所述信号处理模块2，在第二信号周期输出第二控制信号至所述信号处理模块2；其中，所述第一信号周期的起始时刻早于所述第二信号周期的起始时刻。

这里的驱动次序具体为预先设置的一个像素单元3中各个子像素的栅极打开的先后顺序。例如，一个像素单元3包括第一子像素31、第二子像素32和第三子像素33时，驱动次序可为先驱动第一子像素31、再驱动第二子像素32、最后驱动第三子像素33；驱动次序也可为先驱动第三子像素33、再驱动第二子像素32、最后驱动第三子像素33。

第二信号周期的起始时刻可根据实际需要设置为早于、等于或晚于第一信号周期的结束时刻。具体的，在本实施例中，所述时序控制器1还设置为将所述第一信号周期的结束时刻作为所述第二信号周期的起始时刻。

具体的，参照图3，图3的横向表示时间，纵向表示控制信号的信号值，凸出的地方表示有控制信号，下凹的地方表示无控制信号。在本实施例中，像素单元3包括第一子像素31、第二子像素32和第三子像素33。驱动次序为先驱动第一子像素31、再驱动第二子像素32、最后驱动第三子像素33。图2中L₁、L₂和L₃依次为第一子像素31、第二子像素32和第三子像素33所对应的时序控制曲线。基于此，T1时刻至T2时刻为第一信号周期，T2时刻至T3时刻为第二信号周期，T3时刻至T4时刻为第三信号周期，T5时刻至T6时刻为下一次需要驱动像素单元3时第一信号周期，T7时刻至T8时刻为下一次需要驱动像素单元3时第二信号周期，如此类推。基于此，信号时序控制器1可在T1时刻至T2时刻之间持续向信号处理模块2发送第一控制信号，在T2时刻至T5时刻之间停止发送第一控制信号，在T2时刻至T3时刻之间持续向信号处理模块2发送第二控制信号，在T4时刻至T7时刻之间停止发送第二控制信号，在T3时刻至T4时刻之间持续向信号处理模块2发送第三控制信号，T4时刻之后停止发送第三控制信号直至下一次需要驱动像素单元3时第三信号周期起始时刻。在此基础上，信号处理模块2在依次接收到第一控制信号、第二控制信号和第三控制信号后可实时进行处理，并产生相应的充电信号输入至相应的子像素的栅极，其中第一控制信号对应的充电信号输出至第一子像素31的栅极，第二控制信号对应的充电信号输出至第二子像素32的栅极，第三控制信号对应的充电信号输出至第三子像素33的栅极。而在信号处理模块2未接收到第一控制信号时，则无法生成对应的充电信号输入至第一子像素31的栅极，则第一子像素31的栅极关闭；在信号处理模块2未接收到第二控制信号时，则无法生成对应的充电信号输入至第二子像素32的栅极，则第二子像素32的栅极关闭；在信号处理模块2未接收到第三控制信号时，则无法生成对应的充电信号输入至第三子像素33的栅极，则第三子像素33的栅极关闭。

其中，在第一信号周期内源极驱动器4可通过源极信号输入端向第一子像素31输入其源极驱动数据，在第二信号周期内源极驱动器4可通过源极信号输入端向第二子像素32输入其源极驱动数据，在第三信号周期内源极驱动器4可通过源极信号输入端向第三子像素33输入其源极驱动数据。具体的，源极驱动器4发送各个子像素对应的源极驱动数据的起始时刻可比各个子像素对应的信号周期的起始时刻晚设定时长，避免栅极未打开源极驱动数据已输入至子像素，从而保证子像素基于输入的源极驱动数据进行驱动显示时的精准性，保证显示画面的显示质量。

在本实施例中，时序控制器1基于先后的不同信号周期输出控制信号，从而实现像素单元3中不同像素的栅极分时打开，并且在每个信号周期内持续输出相应的控制信号，有利于保证栅极的充电量，以确保成功打开相应的子像素的栅极。

在一实施例中，所述时序控制器1还设置为执行以下步骤：获取所述第一子像素31对应的第一源极驱动数据和所述第二子像素32对应的第二源极驱动数据；根据所述第一源极驱动数据和所述第二源极驱动数据之间的数量关系确定时间间隔；根据所述第一信号周期和所述时间间隔确定所述第二信号周期。

具体的，第一源极驱动数据和所述第二源极驱动数据之间的数量关系可具体包括第一源极驱动数据与第二源极驱动数据之间的大小关系、第一源极驱动数据与第二源极驱动数据之间的数据偏差、第一源极驱动数据与第二源极驱动数据之间的数据比值等。

在本实施例中的，第一子像素31和第二子像素32具体为空间排列上相邻的两个像素。

例如，第一源极驱动数据和所述第二源极驱动数据之间的数量关系为大小关系时，不同大小关系对应有不同的时间间隔。第一源极驱动数据大于第二源极驱动数据时，时间间隔为ΔT1，第一源极驱动数据小于第二源极驱动数据时，时间间隔为ΔT2，ΔT1<ΔT2。

具体的，在本实施例中，所述时序控制器1还设置为确定所述第一源极驱动数据与所述第二源极驱动数据的数据偏差，根据所述数据偏差确定所述时间间隔。也就是说，上述的第一源极驱动数据和所述第二源极驱动数据之间的数量关系为两个数据之间的数据偏差，不同数据偏差对应都有不同的时间间隔，数据偏差越大则对应的时间间隔可越小。

基于得到的时间间隔ΔT，可结合第一信号周期的结束时刻Ta对第二信号周期的起始时刻Tb进行计算，具体的，Tb＝Ta±ΔT。

在本实施例中，通过上述方式，基于先后驱动的子像素的源极驱动数据的之间的关系对后面所需驱动的子像素的栅极打开过程进行控制，从而保证后面的子像素栅极打开后可与其前面驱动的子像素的发光特性精准配合，两种光的融合效果可实现画面显示质量的有效提高。

具体的，在本实施例中，所述时序控制器1还设置为根据所述第一信号周期的结束时刻和所述时间间隔确定所述第二信号周期的起始时刻，其中，所述第二信号周期的起始时刻早于所述第一信号周期的结束时刻。这里通过此方式，在前一驱动的子像素的栅极未关闭时打开后一驱动的子像素的栅极，从而有利于提高先后驱动的两个子像素之间的光融合效果，进一步提高显示装置的画面显示质量。

进一步的，基于上述任一实施例中，参照图1，所述信号处理模块2为电位提升模块，所述电位提升模块设置为将依次接收到的至少两个所述控制信号执行电位提升操作，获得每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

电位提升模块可采用一个整体的模块对依次接收到的控制信号进行电位提升，也可采用多个分体的单元对依次接收到的控制信号分别进行电位提升。控制信号经过电位提升操作后，可从电位小于子像素对应的栅极开启的阈值电压的信号，变换成电位大于或等于子像素对应的栅极开启的阈值电压的信号。

具体的，在本实施例中，所述时序控制器1还设置为在所述第一信号周期输出所述第一控制信号至所述第一电位提升单元201，在所述第二信号周期输出所述第二控制信号至所述第二电位提升单元202；所述第一电位提升单元201的输入端与所述时序控制器1连接，所述第一电位提升单元201的输出端与所述第一子像素31连接，所述第一电位提升单元201设置为将所述第一控制信号的电位提升获得第一充电信号，并将所述第一充电信号输入至所述第一子像素31；所述第二电位提升单元202的输入端与所述时序控制器1连接，所述第二电位提升单元202的输出端与所述第二子像素32连接，所述第二电位提升单元202设置为将所述第二控制信号的电位提升获得第二充电信号，并将所述第二充电信号输入至所述第二子像素32。

具体的，在本实施例中，像素单元3包括第一子像素31、第二子像素32和第三子像素33。定义时序控制器1发送的控制信号为TP，则时序控制器1在第一信号周期发送TP1信号至第一电位提升单元201，第一电位提升单元201将TP1信号的电位提升后得到TP1’输入至第一子像素31的栅极，以配合第一子像素31的源极驱动数据实现第一子像素31的驱动显示；时序控制器1在第二信号周期发送TP2信号至第二电位提升单元202，第二电位提升单元202将TP2信号的电位提升后得到TP2’输入至第二子像素32的栅极，以配合第二子像素32的源极驱动数据实现第二子像素32的驱动显示；时序控制器1在第三信号周期发送TP3信号至第三电位提升单元203，第三电位提升单元203将TP3信号的电位提升后得到TP3’输入至第三子像素33的栅极，以配合第三子像素33的源极驱动数据实现第三子像素33的驱动显示。

在本实施例中，通过将电位提升模块作为信号处理模块2，从而实现通过电位提升实现将时序控制器1依次发送的控制信号转换成可满足打开其对应的子像素的栅极的充电信号，从而实现像素单元3中不同子像素栅极的分时打开，从而有利于源极驱动器4对应的数据通道的减少。

在一实施例中，参照图2，所述信号处理模块2为电平转换电路，所述电平转换电路设置为将依次接收到的至少两个所述控制信号执行电平转换操作，获得对应的高电平信号作为每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

在本实施例中，电平转换电路对应每个子像素设有一个信号输入口和信号输出口，时序控制器1与每个信号输入口连接，信号输出口与对应的子像素的栅极连接。具体的，像素单元3包括第一子像素31、第二子像素32和第三子像素33。定义时序控制器1发送的控制信号为TP，时序控制器1在第一信号周期将TP1信号通过第一子像素31对应的信号输入口发送至电平转换电路，电平转换电路接收到第一子像素31对应的信号输入口输入的TP1信号则将该信号进行电平转换得到高电平信号EN1，将EN1输入至第一子像素31的栅极，以配合第一子像素31的源极驱动数据实现第一子像素31的驱动显示；时序控制器1在第二信号周期将TP2信号通过第二子像素32对应的信号输入口发送至电平转换电路，电平转换电路接收到第二子像素32对应的信号输入口输入的TP2信号则将该信号进行电平转换得到高电平信号EN2，将EN2输入至第二子像素32的栅极，以配合第二子像素32的源极驱动数据实现第二子像素32的驱动显示；时序控制器1在第三信号周期将TP3信号通过第三子像素33对应的信号输入口发送至电平转换电路，电平转换电路接收到第三子像素33对应的信号输入口输入的TP3信号则将该信号进行电平转换得到高电平信号EN3，将EN3输入至第三子像素33的栅极，以配合第三子像素33的源极驱动数据实现第三子像素33的驱动显示。

在本实施例中，通过将电平转换电路作为信号处理模块2，从而实现通过电平转换实现将时序控制器1依次发送的控制信号转换成可满足打开其对应的子像素的栅极的充电信号，从而实现像素单元3中不同子像素栅极的分时打开，从而有利于源极驱动器4对应的数据通道的减少。

进一步的，基于上述任一实施例，所述显示装置还包括显示面板封装结构(未图示)，所述像素单元3和所述信号处理模块2设于所述显示面板封装结构(未图示)内。由于在显示装置的制作过程中，例如液晶显示面板，一般会将排布有像素单元3进行的面板封装后形成显示面板封装结构，再与外部的控制装置(例如上述的时序控制器1、源极驱动器4等)连接，基于此，信号处理模块2连同像素单元3内置于封装结构内，相较于现有的显示装置结构，有效的减少源极驱动器4与封装结构之间的数据通道，减少源极驱动器4与封装结构之间的布线难度和耗材需求。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括时序控制器、像素单元和信号处理模块，所述像素单元包括至少两个子像素，所述信号处理模块的一端与所述时序控制器连接，所述信号处理模块的另一端与至少两个所述子像素连接；

所述时序控制器设置为当存在源极驱动数据输入至各所述子像素的源极时，依次输出至少两个控制信号至所述信号处理模块；

所述信号处理模块设置为根据至少两个所述控制信号依次生成每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

2.如权利要求1所述的显示装置，其特征在于，定义至少两个所述子像素中任意两个驱动次序相邻的子像素为第一子像素和第二子像素；

所述时序控制器还设置为当存在源极驱动数据输入至所述第一子像素和所述第二子像素时，在第一信号周期输出第一控制信号至所述信号处理模块，在第二信号周期输出第二控制信号至所述信号处理模块；

其中，所述第一信号周期的起始时刻早于所述第二信号周期的起始时刻。

3.如权利要求2所述的显示装置，其特征在于，所述信号处理模块为电位提升模块，所述电位提升模块设置为将依次接收到的至少两个所述控制信号执行电位提升操作，获得每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

4.如权利要求3所述的显示装置，其特征在于，所述电位提升模块包括第一电位提升单元和第二电位提升单元；

所述时序控制器还设置为在所述第一信号周期输出所述第一控制信号至所述第一电位提升单元，在所述第二信号周期输出所述第二控制信号至所述第二电位提升单元；

所述第一电位提升单元的输入端与所述时序控制器连接，所述第一电位提升单元的输出端与所述第一子像素连接，所述第一电位提升单元设置为将所述第一控制信号的电位提升获得第一充电信号，并将所述第一充电信号输入至所述第一子像素；

所述第二电位提升单元的输入端与所述时序控制器连接，所述第二电位提升单元的输出端与所述第二子像素连接，所述第二电位提升单元设置为将所述第二控制信号的电位提升获得第二充电信号，并将所述第二充电信号输入至所述第二子像素。

5.如权利要求2所述的显示装置，其特征在于，所述信号处理模块为电平转换电路，所述电平转换电路设置为将依次接收到的至少两个所述控制信号执行电平转换操作，获得对应的高电平信号作为每个所述子像素对应的充电信号，并将生成的充电信号输入到对应的子像素的栅极。

6.如权利要求1所述的显示装置，其特征在于，所述显示装置还包括源极驱动器，所述像素单元具有源极信号输入端，每个所述子像素均与所述源极信号输入端连接，所述源极信号输入端与所述源极驱动器连接；

所述源极驱动器设置为将源极驱动数据通过所述源极信号输入端输入至对应的子像素的源极；且/或，

所述显示装置还包括显示面板封装结构，所述像素单元和所述信号处理模块设于所述显示面板封装结构内。

7.如权利要求2至6中任一项所述的显示装置，其特征在于，所述时序控制器还设置为将所述第一信号周期的结束时刻作为所述第二信号周期的起始时刻。

8.如权利要求2至6中任一项所述的显示装置，其特征在于，所述时序控制器还设置为执行以下步骤：

获取所述第一子像素对应的第一源极驱动数据和所述第二子像素对应的第二源极驱动数据；

根据所述第一源极驱动数据和所述第二源极驱动数据之间的数量关系确定时间间隔；

根据所述第一信号周期和所述时间间隔确定所述第二信号周期。

9.如权利要求8所述的显示装置，其特征在于，所述时序控制器还设置为确定所述第一源极驱动数据与所述第二源极驱动数据的数据偏差，根据所述数据偏差确定所述时间间隔。

10.如权利要求9所述的显示装置，其特征在于，所述时序控制器还设置为根据所述第一信号周期的结束时刻和所述时间间隔确定所述第二信号周期的起始时刻；

其中，所述第二信号周期的起始时刻早于所述第一信号周期的结束时刻。

Images