CN112583360A - 一种功放幅相一致性调试装置及方法 - Google Patents

Abstract

本发明公开了一种功放幅相一致性调试装置及方法，该装置包括：信号源，用于产生一基准信号；功分器，将基准信号等分为多路信号输出；幅相调制单元，根据幅度和时延修正因子对功分器各输出通道信号的信号进行调节；功放阵列，包括多个功率放大单元；合成器，合成功放阵列的多路输出信号；模数转换单元，分别采集功率放大单元的输出信号并实现模数转换；FPGA单元，根据模数转换单元输出信号确定各功率放大单元的幅度和时延修正因子。其基于对功放阵列各通道输出信号进行监测，以此确定各功率放大单元的幅度和时延修正因子，并根据各功率放大单元的幅度和时延修正因子对各通道的幅度和时延进行调节，提高其在宽输入动态范围下的幅相一致性。

Description

一种功放幅相一致性调试装置及方法

技术领域

本发明属于功率放大器技术领域，具体地涉及一种功放幅相一致性调试装置及方法。

背景技术

固定功率放大器组件是T/R组件中的关键组件之一，功率组件之间幅度、相位跟踪的偏移即幅相一致性直接影响T/R组件的性能。随着技术的发展和需求的增大，功率放大器组件的可批量生产性成为了关键技术。阵列功放由于生产工艺、芯片批量性等问题，易导致幅相不一致问题。

发明内容

为了解决现有功放阵列幅相不一致的问题，本发明提供一种功放幅相一致性调试装置及方法，其采用自动幅相控制***提高功放阵列幅相一致性的问题。

本发明通过以下技术方案实现：

一种功放幅相一致性调试装置，包括：

信号源，用于产生一基准信号；

功分器，以信号源的基准信号为输入，将该基准信号等分为多路信号输出；

功放阵列，包括多个功率放大单元以实现信号放大；

合成器，与功放阵列的输出端电连接，合成功放阵列的多路输出信号后输出；

模数转换单元，其输入端与功率放大单元的输出端电连接，输出端与功率放大单元输入端电连接，将功率放大单元输出信号模数转换；

FPGA单元，其输入端与模数转换单元输出端电连接，根据模数转换单元输出信号确定各功率放大单元的幅度和时延修正因子；

幅相调制单元，其输入端与功分器输出端、FPGA单元输出端电连接，输出端与功率放大单元输入端电连接，根据幅度和时延修正因子对功分器各输出通道的信号进行调节。

本方案利用信号源产生一基准信号，功分器将该基准信号等分为多路输出，模数转换单元采集功率放大单元的输出信号并作为FPGA单元的比对信号，FPGA单元根据功放阵列各路信号确定各通道的功率放大单元的幅度和时延修正因子，幅相调制单元根据该修正因子对各通道信息的幅度和时延进行调节。模数转换单元、FPGA单元、幅相调制单元构成自动幅相控制，基于软件实现各功率放大单元的幅相、时延的检测、修正，提高其在宽输入动态范围下的幅相一致性。

作为优选，所述幅相调制单元包括依次电性信号连接的第一90度混合器、单平衡双相调制器、第二90度混合器、IQ矢量调制器。

进一步的，所述单平衡双相调制器有两个，两单平衡双相调制器分别连接在第一90度混合器、第二90度混合器之间，单平衡双相调制器电性信号连接在FPGA单元的控制端上。

进一步的，所述IQ矢量调制器包括依次电性信号连接的调制支路和合路器，所述调制支路包括依次电性信号连接的同相组合器、双相调制器、衰减器。

进一步的，所述调制支路有两条，两条调制支路分别连接在第二90度混合器、合路器之间，所述调制支路的双相调制器、衰减器均电性信号连接在FPGA单元的控制端上。

作为优选，所述FPGA单元包括：

用于确定各功率放大单元的最大同向分量并计算各最大同向分量的平均值的计算模块，

将与该平均值最接近的最大同向分量对应的功率放大单元所在通道作为基准通道的基准选取模块，

根据基准通道确认各通道的幅度和时延修正因子的确认模块。

一种功放幅相一致性调试方法，包括以下步骤：

产生一基准信号并将该基准信号等分为多路信号；

将多路信号分别作为幅相调制单元的输入信号并经对应的功率放大单元进行放大输出；

获取各功率放大单元的输出信号；

对功率放大单元输出信号进行模数转换并确定各功率放大单元的幅度和时延修正因子；

幅相调制单元根据幅度和时延修正因子对各功率放大单元的输入信号进行调节；

各功率放大单元分别对调节后信号进行放大；

对各功率放大单元的输出信号进行合并输出。

作为优选，所述幅度和时延修正因子确定方法为：

选取一功率放大单元所在通道作为基准通道，

计算各通道与基准通道最大同向分量的差异；

所述基准通道的选取方法为：

确定各功率放大单元的最大同向分量，

计算最大同向分量的平均值，

将与该平均值最接近的最大同向分量对应的功率放大单元所在通道作为基准通道。

本发明与现有技术相比，至少具有以下优点和有益效果：

本方案的方法和设备基于对功放阵列各通道输出信号进行监测，以此确定各功率放大单元的幅度和时延修正因子，并根据各功率放大单元的幅度和时延修正因子对各通道的幅度和时延进行调节，提高其在宽输入动态范围下的幅相一致性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明的原理图。

图2是幅相调制单元的原理图。

具体实施方式

下面结合附图及具体实施例来对本发明作进一步阐述。在此需要说明的是，对于这些实施例方式的说明虽然是用于帮助理解本发明，但并不构成对本发明的限定。本文公开的特定结构和功能细节仅用于描述本发明的示例实施例。然而，可用很多备选的形式来体现本发明，并且不应当理解为本发明限制在本文阐述的实施例中。

应当理解，尽管本文可能使用术语第一、第二等等来描述各种单元，但是这些单元不应当受到这些术语的限制。这些术语仅用于区分一个单元和另一个单元。例如可以将第一单元称作第二单元,并且类似地可以将第二单元称作第一单元，同时不脱离本发明的示例实施例的范围。

应当理解，对于本文中可能出现的术语“和/或”，其仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，单独存在B，同时存在A和B三种情况；对于本文中可能出现的术语“/和”，其是描述另一种关联对象关系，表示可以存在两种关系，例如，A/和B，可以表示：单独存在A，单独存在A和B两种情况；另外，对于本文中可能出现的字符“/”，一般表示前后关联对象是一种“或”关系。

应当理解，在本文中若将单元称作与另一个单元“连接”、“相连”或“耦合”时，它可以与另一个单元直相连接或耦合，或中间单元可以存在。相対地，在本文中若将单元称作与另一个单元“直接相连”或“直接耦合”时，表示不存在中间单元。另外，应当以类似方式来解释用于描述单元之间的关系的其他单词（例如，“在……之间”对“直接在……之间”,“相邻”对“直接相邻”等等）。

应当理解，本文使用的术语仅用于描述特定实施例，并不意在限制本发明的示例实施例。若本文所使用的，单数形式“一”、“一个”以及“该”意在包括复数形式，除非上下文明确指示相反意思。还应当理解，若术语“包括”、“包括了”、“包含”和/或“包含了”在本文中被使用时,指定所声明的特征、整数、步骤、操作、单元和/或组件的存在性,并且不排除一个或多个其他特征、数量、步骤、操作、单元、组件和/或他们的组合存在性或增加。

应当理解，还应当注意到在一些备选可能设计中，所出现的功能/动作可能与附图出现的顺序不同。例如,取决于所涉及的功能/动作,实际上可以实质上并发地执行,或者有时可以以相反的顺序来执行连续示出的两个图。

应当理解，在下面的描述中提供了特定的细节,以便于对示例实施例的完全理解。然而,本领域普通技术人员应当理解可以在没有这些特定细节的情况下实现示例实施例。例如可以在框图中示出***，以避免用不必要的细节来使得示例不清楚。在其他实例中，可以不以非必要的细节来示出众所周知的过程、结构和技术，以避免使得示例实施例不清楚。

本实施例公开一种功放幅相一致性调试，包括以下步骤：

产生一基准信号并将该基准信号等分为多路信号；等分的信号为原信号，保证各功率放大单元最初接收到的信号均相同。

将多路信号分别作为幅相调制单元的输入信号并经对应的功率放大单元进行放大输出，此时获取各功率放大单元的输出信号。

对功率放大单元的输出信号进行模数转换并将该转换后的信号作为判断幅度和时延修正因子的判断集，根据判断集确定各功率放大单元的幅度和时延修正因子。具体的，确定各功率放大单元的最大同向分量，计算各功率放大单元最大同向分量的平均值，将最接近该平均值的功率放大单元所在通道作为基准通道，计算各通道的最大同向分量与基准通道最大同向分量的差异，以此确定幅度和时延修正因子。

幅相调制单元根据幅度和时延修正因子对各功率放大单元的输入信号进行调节，使各通道的幅度与基准通道的幅度一致，且保证各通道之间的延时与基准通道的延时保持一致。

各功率放大单元分别对调节后信号进行放大，对各功率放大单元的输出信号进行合并后输出。

基于上述方法，现公开一种实现上述方法的装置，如图1所示，该装置包括信号源、功分器、功放阵列、合成器、模数转换单元、FPGA单元、幅相调制单元。信号源用于产生一基准信号；功放阵列由多个功率放大单元构成，多个功率放大单元之间需要保持幅相一致性，功放阵列至少有2个功率放大单元；功分器将基准信号等分为多路信号输出，等分的多路输出信号分别作为各幅相调制单元的调节信号；合成器以合成功放阵列的多路输出信号；幅相调制单元置于功分器与功放阵列之间；模数转换单元分别采集功率放大单元的输出信号并实现模数转换，模数转换单元有多路，与功放阵列功率放大器的路数一一对应，实现输出信号采集；FPGA单元根据模数转换单元输出信号确定各功率放大单元的幅度和时延修正因子，幅相调制单元根据幅度和时延修正因子对功分器各输出通道的信号进行调节以保证功放阵列各通道的幅相一致性，具体的，FPGA单元的计算模块先计算各功率放大单元最大同向分量的平均值，FPGA单元的确认模块再将最接近该平均值的功率放大单元所在通道作为基准通道，FPGA单元的确认模块计算各通道的最大同向分量与基准通道最大同向分量的差异，以此确定幅度和时延修正因子。

具体的，参照图2，幅相调制单元包括依次连接的第一90度混合器、单平衡双相调制器、第二90度混合器、IQ矢量调制器。单平衡双相调制器有两个，即包括第一单平衡双相调制器、第二单平衡双相调制器，第一单平衡双相调制器、第二单平衡双相调制器分别连接在第一90度混合器、第二90度混合器之间，单平衡双相调制器均电性信号连接在FPGA单元的控制端上。基于单平衡双相调制器和IQ矢量调制器，实现对连续相位和振幅的调制，提高抗干扰能力。

IQ矢量调制器包括依次电性信号连接的调制支路和合路器，所述调制支路包括依次信号连接的同相组合器、双相调制器、衰减器。调制支路有两条，两条调制支路分别连接在第二90度混合器、合路器之间，所述调制支路的双相调制器、衰减器均电性信号连接在FPGA单元的控制端上。即调制支路包括第一同相组合器、第二同相组合器、第一双相调制器、第二双相调制器、第一衰减器、第二衰减器，第一同相组合器、第一双相调制器、第一衰减器构成第一调制支路，第二同相组合器、第二双相调制器、第二衰减器构成第二调制支路，两调制支路分别连接在第二90度混合器、合路器之间，两调制之路的双相调制器、衰减器均电性信号连接在FPGA单元的控制端上。采用上述幅相调制单元，可以实现复杂调制，实现设备在宽输入动态范围下的幅相一致性调节。

本方案通过FPGA单元对功放阵列的各功率放大器输出的幅度、延时一致性情况进行监测，并确定幅度和时延修正因子，以该幅度和时延修正因子对各功率放大单元的输入信号进行调节，通过不断反馈修正输出，直至各通道的幅度与基准通道的幅度一致，且保证各通道之间的延时与基准通道的延时保持一致，其可实现在宽输入动态范围下的幅相一致性调节。

以上所描述的实施例仅仅是示意性的，若涉及到作为分离部件说明的单元，其可以是或者也可以不是物理上分开的；若涉及到作为单元显示的部件，其可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。

最后应说明的是，本发明不局限于上述可选的实施方式，任何人在本发明的启示下都可得出其他各种形式的产品。上述具体实施方式不应理解成对本发明的保护范围的限制，本发明的保护范围应当以权利要求书中界定的为准，并且说明书可以用于解释权利要求书。

Claims (9)

1.一种功放幅相一致性调试装置，其特征在于，包括：

信号源，用于产生一基准信号；

功分器，以信号源的基准信号为输入，将该基准信号等分为多路信号输出；

功放阵列，包括多个功率放大单元以实现信号放大；

合成器，与功放阵列的输出端电连接，合成功放阵列的多路输出信号后输出；

模数转换单元，其输入端与功率放大单元的输出端电连接，将功率放大单元输出信号模数转换；

FPGA单元，其输入端与模数转换单元输出端电连接，根据模数转换单元输出信号确定各功率放大单元的幅度和时延修正因子；

幅相调制单元，其输入端与功分器输出端、FPGA单元输出端电连接，输出端与功率放大单元输入端电连接，根据幅度和时延修正因子对功分器各输出通道的信号进行调节。

2.根据权利要求1所述的一种功放幅相一致性调试装置，其特征在于，所述幅相调制单元包括依次电性信号连接的第一90度混合器、单平衡双相调制器、第二90度混合器、IQ矢量调制器。

3.根据权利要求2所述的一种功放幅相一致性调试装置，其特征在于，所述单平衡双相调制器有两个，两单平衡双相调制器分别连接在第一90度混合器、第二90度混合器之间，单平衡双相调制器电性信号连接在FPGA单元的控制端上。

4.根据权利要求2所述的一种功放幅相一致性调试装置，其特征在于，所述IQ矢量调制器包括依次电性信号连接的调制支路和合路器，所述调制支路包括依次电性信号连接的同相组合器、双相调制器、衰减器。

5.根据权利要求4所述的一种功放幅相一致性调试装置，其特征在于，所述调制支路有两条，两条调制支路分别连接在第二90度混合器、合路器之间，所述调制支路的双相调制器、衰减器均电性信号连接在FPGA单元的控制端上。

6.根据权利要求1所述的一种功放幅相一致性调试装置，其特征在于，所述FPGA单元包括：

用于确定各功率放大单元的最大同向分量并计算各最大同向分量的平均值的计算模块，

将与该平均值最接近的最大同向分量对应的功率放大单元所在通道作为基准通道的基准选取模块，

根据基准通道确认各通道的幅度和时延修正因子的确认模块。

7.根据权利要求1所述的一种功放幅相一致性调试装置，其特征在于，所述模数转换单元有多个且与功放阵列的功率放大单元相等。

8.一种功放幅相一致性调试方法，其特征在于，包括以下步骤：

产生一基准信号并将该基准信号等分为多路信号；

将多路信号分别作为幅相调制单元的输入信号并经对应的功率放大单元进行放大输出；

获取各功率放大单元的输出信号；

对功率放大单元输出信号进行模数转换并确定各功率放大单元的幅度和时延修正因子；

幅相调制单元根据幅度和时延修正因子对各功率放大单元的输入信号进行调节；

各功率放大单元分别对调节后信号进行放大；

对各功率放大单元的输出信号进行合并输出。

9.根据权利要求8所述的一种功放幅相一致性调试方法，其特征在于，所述幅度和时延修正因子确定方法为：

选取一功率放大单元所在通道作为基准通道，

计算各通道与基准通道最大同向分量的差异；

所述基准通道的选取方法为：

确定各功率放大单元的最大同向分量，

计算最大同向分量的平均值，

将与该平均值最接近的最大同向分量对应的功率放大单元所在通道作为基准通道。

Images