CN112563260B - 一种双向esd保护器件及电子装置 - Google Patents

一种双向esd保护器件及电子装置 Download PDF

Info

Publication number
CN112563260B
CN112563260B CN201910916709.9A CN201910916709A CN112563260B CN 112563260 B CN112563260 B CN 112563260B CN 201910916709 A CN201910916709 A CN 201910916709A CN 112563260 B CN112563260 B CN 112563260B
Authority
CN
China
Prior art keywords
region
well region
well
injection
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910916709.9A
Other languages
English (en)
Other versions
CN112563260A (zh
Inventor
梁旦业
汪广羊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN201910916709.9A priority Critical patent/CN112563260B/zh
Priority to US17/639,076 priority patent/US20220302104A1/en
Priority to PCT/CN2020/107324 priority patent/WO2021057275A1/zh
Publication of CN112563260A publication Critical patent/CN112563260A/zh
Application granted granted Critical
Publication of CN112563260B publication Critical patent/CN112563260B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种双向ESD保护器件及电子装置，该双向ESD保护器件包括：形成在半导体衬底中的第一阱区、第二阱区和第三阱区；在第一阱区和第二阱区的每一个中形成的至少两个第一注入区和至少两个第二注入区，至少两个第一注入区沿第一阱区/第二阱区的长度方向排列且间隔布置，至少两个第二注入区沿第一阱区/第二阱区的长度方向排列且间隔布置，第一注入区和第二注入区位于不同的直线上且彼此错开一定距离；形成在第一阱区和第三阱区的交界处以及第二阱区和第三阱区的交界处的第三注入区。该ESD保护器件可以在具有相对较高维持电压的同时，ESD鲁棒性对比之前的结构大大提高。该电子装置具有类似的优点。

Description

一种双向ESD保护器件及电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种双向ESD保护器件及电子装置。
背景技术
随着CMOS工艺连续按比例缩小，由静电放电(ESD)导致的IC芯片失效已经成为一个重大的可靠性问题，尤其是对于具有超薄栅极氧化层和薄介电层的小型器件而言呈现出更严重的ESD破坏趋势。ESD防护设计在纳米级的CMOS技术中变得越来越具有挑战性和难度。ESD放电常见有四种模式，分别为：1、PS模式：正ESD脉冲出现在IO口(例如输入端)，IO口对地放电；2、NS：负ESD脉冲出现在IO口，地对IO口放电；3、ND：负ESD脉冲出现在IO口，VDD对IO口放电；4、PD：正ESD脉冲出现在IO口，IO口对VDD放电。上述放电模式的ESD电流方向示意如图1所示。由图1可知，对于能够提供单向保护的器件，要满足完整的ESD防护设计需求，至少需要四个器件；而对于能够提供双向则最少需两个器件就可实现。
SCR(Silicon Controlled Rectifier，硅控整流器)作为一种常用的ESD(Electro-Static Discharge)防护器件，广泛用于各种ESD防护设计之中。然而，传统的ESD器件只能提供单向的保护，要设计完整保护方案需要大量的器件来实现，且占用过多的layout面积。因此能够提供多向保护的新器件越来越受到关注。通过改进SCR结构，使其能够提供双向保护是一个发展方向，但其传统双向结构因为靠P阱和N阱的结击穿触发，导致触发电压过高，触发之后，又因为SCR路径中的闩锁结构进入深度正反馈，导致其维持电压过低，这样ESD设计窗口过大，需要调整才能用来做防护。
因此，有必要对SCR构成的双向ESD保护器件进行改进，以使其具有相对较高维持电压的同时，ESD鲁棒性对比之前的结构大大提高。
发明内容
本发明提出一种双向ESD保护器件及电子装置，其可以在具有相对较高维持电压的同时，ESD鲁棒性对比之前的结构大大提高。
本发明一方面提供一种双向ESD保护器件，该双向ESD保护器件形成在半导体衬底上，该双向ESD保护器件包括：
形成在所述半导体衬底中的具有第一导电类型的第一阱区和第二阱区；
形成在所述半导体衬底中的具有第二导电类型的第三阱区，所述第三阱区位于所述第一阱区和第二阱区之间且与所述第一阱区和第二阱区位于同一直线上，所述第二导电类型与所述第一导电类型相反；
在所述第一阱区和第二阱区的每一个中形成的至少两个第一注入区和至少两个第二注入区，所述第一注入区具有第一导电类型，所述第二注入区具有第二导电类型，所述至少两个第一注入区沿所述第一阱区/第二阱区的长度方向排列且间隔布置，所述至少两个第二注入区沿所述第一阱区/第二阱区的长度方向排列且间隔布置，所述第一注入区和所述第二注入区位于不同的直线上且彼此错开一定距离；
形成在所述第一阱区和所述第三阱区的交界处以及所述第二阱区和所述第三阱区的交界处的第三注入区，所述第三注入区具有第一导电类型，所述第三注入区沿所述第一阱区/第二阱区的长度方向延伸；
所述第一注入区、第二注入区、第三注入区以及所述第一阱区、第二阱区和第三阱区构成双向SCR器件，所述第一阱区中的所述第一注入区和第二注入区用作所述SCR器件的阳极和阴极其中之一，所述第二阱区中的所述第一注入区和第二注入区用作所述SCR器件的阳极和阴极其中另一。
在本发明一实施例中，所述第一注入区与所述第二注入区相比更靠近所述第三阱区。
在本发明一实施例中，所述第二注入区与所述第一注入区相比更靠近所述第三阱区。
在本发明一实施例中，所述第三注入区形成在所述第一阱区和第二阱区中，并且紧邻所述第三阱区。
在本发明一实施例中，所述第三注入区形成在所述第三阱区中，并且紧邻所述第一阱区和第二阱区。
在本发明一实施例中，所述第三注入区横跨所述第一阱区和第三阱区或横跨所述第二阱区和第三阱区。
在本发明一实施例中，所述第一注入区和所述第二注入区在所述第一阱区/第二阱区的宽度方向上彼此错开。
在本发明一实施例中，还包括：形成在所述半导体衬底中的位于所述第一阱区和第二阱区之下的埋层，所述埋层具有第二导电类型。
在本发明一实施例中，所述第一导电类型为P型，所述第二导电类型为N型。
在本发明一实施例中，在所述第一注入区和第二注入区与所述第三注入区之间设置有隔离结构。
根据本发明的双向ESD保护器件，由于将用作阳极和阴极的第一注入区和第二注入区设置为多个沿阱区长度方向排列且间隔布置的第一注入区和多个沿阱区长度方向排列且间隔布置的第二注入区，并且第一注入区和第二注入区位于不同的直线上并彼此错开一定距离，且第一注入区和第二注入区在阱区的宽度方向上彼此错开，从而使得双向ESD保护器件在具有相对较高维持电压的同时，ESD鲁棒性对比之前的结构大大提高，可以提高一倍以上的ESD鲁棒性。
本发明再一方面提供一种电子装置，其包括如上所述的双向ESD保护器件以及与所述ESD保护器件相连接的电子组件。
本发明提出的电子装置，由于具有上述双向ESD保护器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出ESD防护器件放电电流示意图；
图2A示出目前一种单向SCR器件的示意性剖视图及等效电路图；
图2B示出目前一种双向SCR器件的示意性剖面图及等效电路图；
图3A示出一种双向SCR器件的示意性剖视图及等效电路图；
图3B示出图3A所示双向SCR器件的示意性俯视图；
图4A示出一种双向SCR器件的示意性剖视图及等效电路图；
图4B示出图4A所示双向SCR器件的示意性俯视图；
图5A示出一种双向SCR器件的示意性剖视图及等效电路图；
图5B示出图5A所示双向SCR器件的示意性俯视图；
图6A示出根据本发明实施例的一种双向ESD保护器件的示意性俯视图；
图6B示出图6A所示双向ESD保护器件示意性剖视图及等效电路图；
图6C示出根据本发明实施例的另一种双向ESD保护器件的示意性俯视图；
图7示出图5A、图6A和图6C所示的双向ESD保护器件的TLP测试结果图示；
图8示出根据本发明实施例的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
图2A示出目前一种单向SCR器件的示意性剖视图及等效电路图；图2B示出目前一种双向SCR器件的示意性剖面图及等效电路图。
如图2A所示，单向SCR器件200A形成在P型半导体衬底P-sub上，其包括形成在P型半导体衬底上的N型埋层BN，以及位于N型埋层BN之上的N阱(NW)和P阱(PW)，在N阱和P阱中形成P+注入区和N+注入区，N阱中的P+注入区和N+注入区用作阳极，与阳极端连接，P阱中的P+注入区和N+注入区用作阴极，与阴极端连接，N阱和P阱中的P+注入区和N+注入区以及N阱和P阱共同构成SCR器件，当施加在阳极端的ESD脉冲将N阱和P阱形成的结击穿后，SCR回路导通，形成ESD电流释放路径。
如图2B所示，双向SCR器件200B形成在P型半导体衬底P-sub上，其包括形成在P型半导体衬底上的N型埋层BN，以及位于N型埋层BN之上的第一P阱(PW1)、第二P阱(PW2)以及位于第一P阱和第二P阱之间的N阱(NW)，在第一P阱(PW1)和第二P阱(PW2)中形成P+注入区和N+注入区，第一P阱(PW1)和第二P阱(PW2)其中一个中的P+注入区和N+注入区用作阳极，与阳极端连接，第一P阱(PW1)和第二P阱(PW2)其中另一个中的P+注入区和N+注入区用作阴极，与阴极端连接，第一P阱(PW1)和第二P阱(PW2)中的P+注入区和N+注入区以及N阱、第一P阱(PW1)和第二P阱(PW2)共同构成双向SCR器件。双向SCR器件200B单边导通时工作原理与单向SCR200A相同。如图2B所示，双向SCR器件200B是一个对称结构，当正ESD脉冲出现在端点1时，Q3、Q2组成SCR回路泄放ESD电流；同理，当端点2出现正ESD脉冲时，Q1、Q3导通泄放ESD电流。这种双向SCR器件虽然可以实现双向保护，但是由于其是通过阱击穿触发，触发电压较大，对于低于该触发电压的ESD脉冲将无法实现泄放，可能造成ESD防护失效，导致器件损坏，因此需要对SCR器件进行改进，以降低其触发电压。
图3A示出一种双向SCR器件的示意性剖视图及等效电路图；图3B示出图3A所示双向SCR器件的示意性俯视图。
图3A和图3B所示的双向SCR器件300，在图2B所示SCR器件的基础进行改进，在第一P阱、第二P阱与N阱的交界处增加了P型注入区，这样SCR器件300的触发通过NW/P+的结击穿实现，使得触发电压降低，但是维持电压仍然较低，若电源电压大于维持电压，电源可以提供维持闩锁的能量，闩锁维持直到电源能量耗尽，这样ESD脉冲过后不能恢复ESD保护器件的常关状态，导致失效。
图4A示出一种双向SCR器件的示意性剖视图及等效电路图；图4B示出图4A所示双向SCR器件的示意性俯视图。
图4A和图4B所示的双向SCR器件400，在图3A和图3B所示SCR器件的基础上进行改进，第一P阱和第二P阱中的N+条注入区使用N+、P+岛注入区交替结构替代，由于N+条由P+、N+岛交替的结构替代，而N+、P+所接电位相同，所以存在像PN结那样的载流子移动，N+结构发出的用于NPN导电的电子数量减少，发射结注入效率降低，而发射结注入效率降低，NPN就越难导通，需要更大能量的ESD脉冲触发。由于闩锁是NPN、PNP相互促进导通形成的正反馈，NPN更难触发所以闩锁更难形成。即，图4A和图4B所示的双向SCR器件400通过降低NPN发射结注入效率，使其触发之后更难进入闩锁状态，从而提高了维持电压，但是通过测试发现这种结构的SCR器件ESD鲁棒性(电流能力的表征)较低。
图5A示出一种双向SCR器件的示意性剖视图及等效电路图；图5B示出图5A所示双向SCR器件的示意性俯视图。
图5A和图5B所示双向SCR器件500，在图4A和图4B所示SCR器件的基础上进行改进，其去掉了第一P阱和第二P阱中的P+注入区，阴阳极位置直接用N+、P+岛注入区交替结构代替，虽然维持电压较高，但是其同样存在ESD鲁棒性较低的问题。
因此，基于前述ESD器件的结构不足继续改进，提出一种既可增加维持电压又可提高ESD鲁棒性的双向ESD保护器件。
图6A示出根据本发明实施例的一种双向ESD保护器件的示意性俯视图；图6B示出图6A所示双向ESD保护器件示意性剖视图及等效电路图。
如图6A和图6B所示，本实施例提供的双向ESD包括器件600A形成在半导体衬底601上，该双向ESD保护器件600A包括形成在半导体衬底601之上的双向SCR器件。
其中，半导体衬底601可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。作为示例，在本实施例中，半导体衬底的构成材料选用单晶硅。示例性地，在本实施例中，半导体衬底601具有第一导电类型，所述第一导电类型例如为P型，即半导体衬底601为P型半导体衬底。应该理解，在其它实施例中，衬底也可以为N形成衬底。
该双向SCR器件包括形成在半导体衬底之上的埋层602、第一阱区603、第二阱区604、第三阱区605、第一注入区606、第二注入区607和第三注入区608。
埋层602形成在衬底601与第一阱区603、第二阱区604、第三阱区605之间，用于使上方的阱区与下方衬底隔离。示例性地，在本实施例中，埋层602具有第二导电类型，第二导电类型与第一导电类型相反，例如为N型。即埋层602例如为深N埋层。示例性地，埋层602可以通过扩散形成。
第一阱区603和第二阱区604具有第一导电类型，例如为P型，其形成在埋层602之上。第一阱区603和第二阱区604可以通过向衬底601注入相应导电类型的掺杂离子形成。掺杂离子的注入浓度和深度根据设计要求进行确定，在此不做具体限定。
第三阱区605具有第二导电类型，例如为N型。第三阱区605位于第一阱区603和第二阱区604之间且与第一阱区603和第二阱区604位于同一直线上。第三阱区605可以通过向衬底601注入相应导电类型的掺杂离子形成。掺杂离子的注入浓度和深度根据设计要求进行确定，在此不做具体限定。
第一注入区606和第二注入区607形成在第一阱区603和第二阱区604中，用作SCR器件的阳极和阴极。在本实施例中，在第一阱区603和第二阱区604的每一个中形成有至少两个第一注入区606和至少两个第二注入区607。第一注入区606具有第一导电类型，例如为P型，第二注入区607具有第二导电类型，例如为N型。所述至少两个第一注入区606沿第一阱区603/第二阱区604的长度方向排列且间隔布置，所述至少两个第二注入区607沿所述第一阱区603/第二阱区604的长度方向排列且间隔布置，即在本实施例中，第一注入区和第二注入区不再是条状注入区，而是间隔布置的岛状注入区。并且，在第一阱区603/第二阱区604的长度方向上第一注入区606和第二注入区607位于不同的直线上且彼此错开一定距离；在第一阱区603/第二阱区604的宽度方向上，第一注入区606和第二注入区607也彼此错开，不处于同一直线上。即本实施例的SCR器件相对图5A和图5B所示的SCR器件的改进在于，使岛状的P+注入区和N+注入区不处于同一直线上，而是彼此错开一定距离，从而增加其ESD鲁棒性。第一阱区603中的第一注入区606和第二注入区607连接至端点1，用作所述SCR器件的阳极和阴极其中之一，第二阱区604中的第一注入区606和第二注入区607连接至端点2，用作所述SCR器件的阳极和阴极其中另一。
第三注入区608形成在第一阱区603和第三阱区605的交界处以及第二阱区604和第三阱区605的交界处，第三注入区608具有第一导电类型，例如为P型。所述第三注入区608沿第一阱区603/第二阱区604的长度方向延伸，其长度与第一阱区603/第二阱区604的长度大致相同，也即第三注入区608为条状或带状注入区。示例性地，第三注入区608可以形成在第一阱区603和第二阱区604中，并且紧邻所述第三阱区605，或者形成在第三阱区605中，并且紧邻所述第一阱区603和第二阱区604，又或者第三注入区608横跨第一阱区603和第三阱区605以及横跨第二阱区604和第三阱区605(如图6B所示)。
示例性地，在本实施例中，第一注入区和第三注入区为P+注入区，其通过注入P型离子形成，P型离子的掺杂浓度高于第一阱区和第二阱区，注入深度小于第一阱区和第二阱区。第二注入区为N+注入区，其通过注入N型离子形成，N型离子的掺杂浓度高于第三阱区，注入深度小于第三阱区。
需要说明的是，在本文中，第一阱区603/第二阱区604的长度方向指的是图6B所示剖视图中垂直纸面的方向或图6A、图6C中的纵向，第一阱区603/第二阱区604的宽度方向指的是图6A、图6C中的横向。
此外，还需要说明的是，虽然图中未示，但是在相邻的电注入区之间，以及第三注入区与第一注入区或第二注入区之间可以形成隔离结构，以使第三注入区域彼此之间以及与第一注入区或第二注入区之间彼此隔离。
图6C示出根据本发明实施例的另一种双向ESD保护器件的示意性俯视图。图6C所示的双向ESD保护器件600B与图6A和图6B所示的双向ESD保护器件600A主要区别在于：在图6A和图6B所示的双向ESD保护器件600A中，第一注入区606比第二注入区607更靠近第三阱区605，而在图6C所示的双向ESD保护器件600B中，第二注入区607比第一注入区606更靠近第三阱区605。
图7示出图5A、图6A和图6C所示的双向ESD保护器件的TLP测试结果图示。在图7中，曲线1、2、3分别表示图5A、图6A和图6C所示的双向ESD保护器件的TLP测试结果。根据图7可知，与图5A所示的双向ESD保护器件相比，图6A和图6C所示的双向ESD保护器件的过电流能力都增加很多(即ESD鲁棒性增加)，其中图6A所示的双向ESD保护器件的维持电压更高，图6B所示的双向ESD保护器件的过电流能力更强。这是因为：首先，与图5A所示的双向ESD保护器件相比，图6A所示的双向ESD保护器件有较高触发电压是因为SCR路径的NPN(NW/PW/N+)结构的有效基区(base)增大，NPN更难触发，所以有较高的Vt1(Vt1为触发电压)，并且由于本身NPN的增益降低，导致SCR路径需要更高的能量来维持相互促进的正反馈，所以Vh(Vh为维持电压)增大。而图6A所示的双向ESD保护器件的It2(电流)较高的原因是因为图5A所示的双向ESD保护器件中N+、P+接触导致产生耗尽区，P+、N+的导电面积更小，图6A所示的双向ESD保护器件中N+、P+分开，N+，P+的导电面积更大，电流集中程度没有图5A所示的双向ESD保护器件那么高，所以电流能力更强。其次，图6C所示的双向ESD保护器件阴极端的P+地，距离右边的浮空P+更远，因为阱电阻的存在，所以图6C所示的双向ESD保护器件的右边浮空P+的电势更高，NPN的发射结压降更高，导致图6C所示的双向ESD保护器件的NPN更容易触发，所以图6C所示的双向ESD保护器件比图6A所示的双向ESD保护器件触发电压低。而更容易触发就不需要更高的能量来维持正反馈，Vh低，因此图6C所示的双向ESD保护器件的电流能力强。ESD释放的是能量，V和It2之间有一个平衡(trade off，Power＝Voltage X current)。假设两个器件都能承受相同的ESD能量，图6A所示的双向ESD保护器件在触发后电压都比图6C所示的双向ESD保护器件强，所以It2会较小。
根据本实施例的ESD保护器件，由于将用作阳极和阴极的第一注入区和第二注入区设置为多个沿阱区长度方向排列且间隔布置的第一注入区和多个沿阱区长度方向排列且间隔布置的第二注入区，并且第一注入区和第二注入区位于不同的直线上并彼此错开一定距离，且第一注入区和第二注入区在阱区的宽度方向上彼此错开，从而使得双向ESD保护器件在具有相对较高维持电压的同时，ESD鲁棒性对比之前的结构大大提高，可以提高一倍以上的ESD鲁棒性。
本发明的另一个方面还提供一种电子装置，包括用于IC芯片的双向ESD保护器件以及与所述双向ESD保护器件相连的电子组件。其中，该双向ESD保护器件位于半导体衬底上，包括：形成在所述半导体衬底中的具有第一导电类型的第一阱区和第二阱区；形成在所述半导体衬底中的具有第二导电类型的第三阱区，所述第三阱区位于所述第一阱区和第二阱区之间且与所述第一阱区和第二阱区位于同一直线上，所述第二导电类型与所述第一导电类型相反；在所述第一阱区和第二阱区的每一个中形成的至少两个第一注入区和至少两个第二注入区，所述第一注入区具有第一导电类型，所述第二注入区具有第二导电类型，所述至少两个第一注入区沿所述第一阱区/第二阱区的长度方向排列且间隔布置，所述至少两个第二注入区沿所述第一阱区/第二阱区的长度方向排列且间隔布置，所述第一注入区和所述第二注入区位于不同的直线上且彼此错开一定距离；形成在所述第一阱区和所述第三阱区的交界处以及所述第二阱区和所述第三阱区的交界处的第三注入区，所述第三注入区具有第一导电类型，所述第三注入区沿所述第一阱区/第二阱区的长度方向延伸；所述第一注入区、第二注入区、第三注入区以及所述第一阱区、第二阱区和第三阱区构成双向SCR器件，所述第一阱区中的所述第一注入区和第二注入区用作所述SCR器件的阳极和阴极其中之一，所述第二阱区中的所述第一注入区和第二注入区用作所述SCR器件的阳极和阴极其中另一。
其中，该电子组件，可以为分立器件、集成电路等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括该半导体器件的中间产品。
其中，图8示出手机的示例。手机800的外部设置有包括在外壳801中的显示部分802、操作按钮803、外部连接端口804、扬声器805、话筒806等。
本发明实施例的电子装置，由于所包含的ESD保护器件可以在增加维持电压同时增大ESD鲁棒性，增加了电流泄放能力，因此可以实现更好的ESD防护效果。因此该电子装置同样具有类似的优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种双向ESD保护器件，该双向ESD保护器件形成在半导体衬底上，其特征在于，该双向ESD保护器件包括：
形成在所述半导体衬底中的具有第一导电类型的第一阱区和第二阱区；
形成在所述半导体衬底中的具有第二导电类型的第三阱区，所述第三阱区位于所述第一阱区和第二阱区之间且与所述第一阱区和第二阱区位于同一直线上，所述第二导电类型与所述第一导电类型相反；
在所述第一阱区和第二阱区的每一个中形成的至少两个第一注入区和至少两个第二注入区，所述第一注入区具有第一导电类型，所述第二注入区具有第二导电类型，所述至少两个第一注入区沿所述第一阱区/第二阱区的长度方向排列且间隔布置，所述至少两个第二注入区沿所述第一阱区/第二阱区的长度方向排列且间隔布置，所述第一注入区和所述第二注入区位于不同的直线上且彼此错开一定距离，所述第一注入区和所述第二注入区在所述第一阱区/第二阱区的宽度方向上彼此错开；
形成在所述第一阱区和所述第三阱区的交界处以及所述第二阱区和所述第三阱区的交界处的第三注入区，所述第三注入区具有第一导电类型，所述第三注入区沿所述第一阱区/第二阱区的长度方向延伸；
所述第一注入区、第二注入区、第三注入区以及所述第一阱区、第二阱区和第三阱区构成双向SCR器件，所述第一阱区中的所述第一注入区和第二注入区用作所述SCR器件的阳极和阴极其中之一，所述第二阱区中的所述第一注入区和第二注入区用作所述SCR器件的阳极和阴极其中另一。
2.根据权利要求1所述的双向ESD保护器件，其特征在于，所述第一注入区与所述第二注入区相比更靠近所述第三阱区。
3.根据权利要求1所述的双向ESD保护器件，其特征在于，所述第二注入区与所述第一注入区相比更靠近所述第三阱区。
4.根据权利要求1所述的双向ESD保护器件，其特征在于，所述第三注入区形成在所述第一阱区和第二阱区中，并且紧邻所述第三阱区。
5.根据权利要求1所述的双向ESD保护器件，其特征在于，所述第三注入区形成在所述第三阱区中，并且紧邻所述第一阱区和第二阱区。
6.根据权利要求1所述的双向ESD保护器件，其特征在于，所述第三注入区横跨所述第一阱区和第三阱区或横跨所述第二阱区和第三阱区。
7.根据权利要求1所述的双向ESD保护器件，其特征在于，还包括：形成在所述半导体衬底中的位于所述第一阱区和第二阱区之下的埋层，所述埋层具有第二导电类型。
8.根据权利要求1所述的双向ESD保护器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
9.一种电子装置，其特征在于，包括如权利要求1-8的任意一项所述的双向ESD保护器件。
CN201910916709.9A 2019-09-26 2019-09-26 一种双向esd保护器件及电子装置 Active CN112563260B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910916709.9A CN112563260B (zh) 2019-09-26 2019-09-26 一种双向esd保护器件及电子装置
US17/639,076 US20220302104A1 (en) 2019-09-26 2020-08-06 Bidirectional esd protection device and electronic apparatus
PCT/CN2020/107324 WO2021057275A1 (zh) 2019-09-26 2020-08-06 一种双向esd保护器件及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910916709.9A CN112563260B (zh) 2019-09-26 2019-09-26 一种双向esd保护器件及电子装置

Publications (2)

Publication Number Publication Date
CN112563260A CN112563260A (zh) 2021-03-26
CN112563260B true CN112563260B (zh) 2022-09-20

Family

ID=75029755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910916709.9A Active CN112563260B (zh) 2019-09-26 2019-09-26 一种双向esd保护器件及电子装置

Country Status (3)

Country Link
US (1) US20220302104A1 (zh)
CN (1) CN112563260B (zh)
WO (1) WO2021057275A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298764A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
CN106328644A (zh) * 2015-06-18 2017-01-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120196A1 (en) * 2005-11-28 2007-05-31 Via Technologies, Inc. Of R.O.C. Prevention of latch-up among p-type semiconductor devices
TW200905860A (en) * 2007-07-31 2009-02-01 Amazing Microelectroing Corp Symmetric type bi-directional silicon control rectifier
CN102110686B (zh) * 2010-12-17 2012-11-28 无锡华润上华半导体有限公司 一种基于scr的集成电路静电保护器件
US8466489B2 (en) * 2011-02-04 2013-06-18 Analog Devices, Inc. Apparatus and method for transient electrical overstress protection
US8680620B2 (en) * 2011-08-04 2014-03-25 Analog Devices, Inc. Bi-directional blocking voltage protection devices and methods of forming the same
WO2014063276A1 (en) * 2012-10-22 2014-05-01 Csmc Technologies Fab1 Co.,Ltd. Semiconductor device for esd protection
US9130008B2 (en) * 2013-01-31 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Robust ESD protection with silicon-controlled rectifier
US9024354B2 (en) * 2013-08-06 2015-05-05 Amazing Microelectronics Corp. Silicon-controlled rectification device with high efficiency
KR102410020B1 (ko) * 2015-12-21 2022-06-22 에스케이하이닉스 주식회사 낮은 트리거전압을 갖는 정전기 방전 보호 소자
CN207183270U (zh) * 2017-09-07 2018-04-03 湖南静芯微电子技术有限公司 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件
US10141300B1 (en) * 2017-10-19 2018-11-27 Alpha And Omega Semiconductor (Cayman) Ltd. Low capacitance transient voltage suppressor
CN109037208B (zh) * 2018-08-02 2019-11-15 湖南师范大学 提高失效电压的双向假栅深阱静电保护器件及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298764A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
CN106328644A (zh) * 2015-06-18 2017-01-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置

Also Published As

Publication number Publication date
US20220302104A1 (en) 2022-09-22
CN112563260A (zh) 2021-03-26
WO2021057275A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
US9691753B2 (en) Zener triggered silicon controlled rectifier with small silicon area
US9368486B2 (en) Direct connected silicon controlled rectifier (SCR) having internal trigger
US9209265B2 (en) ESD devices comprising semiconductor fins
US8039899B2 (en) Electrostatic discharge protection device
US9318479B2 (en) Electrostatic discharge (ESD) silicon controlled rectifier (SCR) with lateral gated section
US8455949B2 (en) ESD protection element and ESD protection device for use in an electrical circuit
CN109599393B (zh) 侧向瞬时电压抑制器
US9613946B2 (en) Low voltage triggered silicon controlled rectifier with high holding voltage and small silicon area
US9343413B2 (en) ESD protection for high voltage applications
US9859271B2 (en) Electrostatic discharge protection circuit, ESD protection semiconductor device, and layout structure of ESD protection semiconductor device
TW201618272A (zh) 靜電放電保護電路、結構及其製造方法
US20130114173A1 (en) Electrostatic discharge protection device
CN102157519A (zh) 硅控整流器
CN110867482B (zh) 一种用于ic芯片的esd保护器件及电子装置
US9871031B2 (en) Semiconductor device and an electronic apparatus
CN112563260B (zh) 一种双向esd保护器件及电子装置
CN108346652B (zh) 一种静电放电防护器件
US11699696B2 (en) Silicon-controlled rectifier with back-to-back diodes
CN107785364B (zh) 有界栅极的硅控整流器
US11222886B2 (en) ESD protection device with low trigger voltage
US11145641B2 (en) Electrostatic discharge protection device
CN109979931B (zh) 一种双向静电放电保护器件
CN109216342B (zh) 半导体静电防护结构
CN111863803A (zh) 一种esd保护器件及电子装置
CN112466939A (zh) 一种具有静电放电保护功能的可控硅器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant