CN112563189A - 一种压应力goi的制作方法 - Google Patents

一种压应力goi的制作方法 Download PDF

Info

Publication number
CN112563189A
CN112563189A CN202011269591.4A CN202011269591A CN112563189A CN 112563189 A CN112563189 A CN 112563189A CN 202011269591 A CN202011269591 A CN 202011269591A CN 112563189 A CN112563189 A CN 112563189A
Authority
CN
China
Prior art keywords
layer
oxide layer
silicon oxide
substrate
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011269591.4A
Other languages
English (en)
Inventor
亨利·H·阿达姆松
杜勇
王桂磊
孔真真
徐步青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202011269591.4A priority Critical patent/CN112563189A/zh
Publication of CN112563189A publication Critical patent/CN112563189A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

本发明涉及一种压应力GOI的制作方法。一种压应力GOI的制作方法，包括：步骤a：在第一衬底上形成氧化硅层，然后对所述氧化硅层图形化刻蚀，形成多个沟道，并且所述沟道穿透所述氧化硅层；步骤b：在图形化的所述氧化硅层表面选择性外延生长第二锗层，然后化学机械抛光；步骤c：重复所述步骤a至b零次或至少一次，然后以最后的锗层为键合界面与第二衬底键合，之后刻蚀至仅保留所述第二衬底和所述最后的锗层，平坦化。本发明利用沟道可有效抑制锗Ge晶格表面缺陷而带来的界面缺陷，重复沟道形成和选择性外延Ge的方法，还可以将Ge的缺陷密度最小化。

Description

一种压应力GOI的制作方法
技术领域
本发明涉及半导体生产工艺领域，特别涉及一种压应力GOI的制作方法。
背景技术
绝缘体上的锗GOI(Germanium-On-Insulator)结合了Ge和SOI结构的优势，它已经成为制备p-沟道MOSFETs和MSM(Metal-Semiconductor-Metal)光电探测器的理想材料。GOI的结构与SOI相似，在顶层Ge和背衬底之间引入了一层埋氧化层。正是由于这层氧化层的引入使得GOI具有体锗所没有的优点，氧化层可以对器件起到介质隔离的作用，可以减小器件的寄生电容。
传统GOI的制作方法是：在衬底上直接生长Ge薄膜，晶格失配非常大(高达4.2％)，缺陷多，制备的光电器件暗电流大，噪声大。而晶格失配大，制备8英寸Ge外延层缺陷分布就广，无法满足大规模光电器件的制备，且器件良率偏低。
为此，提出本发明。
发明内容
本发明的主要目的在于提供一种压应力GOI的制作方法，该方法利用沟道可有效抑制锗Ge晶格表面缺陷而带来的界面缺陷，重复沟道形成和选择性外延Ge的方法，还可以将Ge的缺陷密度最小化。
为了实现以上目的，本发明提供了以下技术方案。
一种压应力GOI的制作方法，包括：
步骤a：在第一衬底上形成氧化硅层，然后对所述氧化硅层图形化刻蚀，形成多个沟道，并且所述沟道穿透所述氧化硅层；
步骤b：在图形化的所述氧化硅层表面选择性外延生长第二锗层，然后化学机械抛光；
步骤c：重复所述步骤a至b零次或至少一次，然后以最后的锗层为键合界面与第二衬底键合，之后刻蚀至仅保留所述第二衬底和所述最后的锗层，平坦化；其中，所述第二衬底为沉积有埋氧层的硅晶圆，并且所述键合时以埋氧层为键合界面；
若所述步骤c中重复所述步骤a至b零次时，则在所述步骤a中形成氧化硅层之前还包括：先在第一衬底上沉积第一锗层，并化学机械抛光至第一锗层呈弛豫状态。
与现有技术相比，本发明达到了以下技术效果：
(1)用氧化硅形成沟道，该沟道可有效抑制锗Ge晶格表面缺陷而带来的界面缺陷，从而获得一种压应力型GOI结构，提高器件良率；
(2)多次重复沟道形成和选择性外延Ge，还可以将Ge的缺陷密度最小化。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
图1至6为本发明提供的一种GOI结构制备过程中各步骤的形貌图；
图7为本发明提供的另一种GOI结构制备过程中的形貌图；
图8至15本发明提供的另一种GOI结构制备过程中各步骤的形貌图；
图16为本发明提供的另一种GOI结构制备过程中的形貌图。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明通过在沟道上选择性外延生长(SEG)锗抑制锗Ge晶格表面缺陷而带来的界面缺陷，具体工艺如下：
步骤a：在第一衬底上形成氧化硅层，然后对所述氧化硅层图形化刻蚀，形成多个沟道，并且所述沟道穿透所述氧化硅层；
步骤b：在图形化的所述氧化硅层表面选择性外延生长第二锗层，然后化学机械抛光；
步骤c：重复所述步骤a至b零次或至少一次，然后以最后的锗层为键合界面与第二衬底键合，之后刻蚀至仅保留所述第二衬底和所述最后的锗层，平坦化；其中，所述第二衬底为正面沉积有埋氧层的硅晶圆，并且所述键合时以埋氧层为键合界面；
若所述步骤c中重复所述步骤a至b零次时，则在所述步骤a中形成氧化硅层之前还包括：先在第一衬底上沉积第一锗层，并化学机械抛光至第一锗层呈弛豫状态。
在以上方法中，第一衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，SOI)、硅晶圆、锗、锗硅、砷化镓或者绝缘体上锗等；由于第一衬底是作为牺牲层，因此优选选择性价比高的硅晶圆。
待图形化的氧化硅层的形成手段可以是热氧化(干氧或湿氧)工艺、化学气相沉积、原子层沉积等工艺。
氧化硅层的图形化刻蚀手段可以是干法、湿法或等离子体等，结合光刻胶掩膜进行，多个沟道优选规则排列，例如等间距对称排列等。沟道之间的宽度根据需要调整。
化学机械抛光的目的主要是使锗层达到弛豫状态，一般控制在9秒以内。
所用的第二衬底中埋氧层为氧化硅SiO2等绝缘材料。
步骤c中重复所述步骤a至b的次数通常根据以下原则而定：重复至最后的锗层的缺陷密度不再减小。在重复所述步骤a至b的过程中，每次步骤a形成的沟道与前一次步骤a形成的沟道错缝排列，这样可以避免沟槽里的缺陷延伸至上层外延层的底部，能大大提高上层锗薄膜质量。
另外，增加第一锗层更利于抑制锗Ge晶格表面缺陷而带来的界面缺陷。所述第一锗层可采用任意手段形成，包括但不限于典型的全局性外延和选择性外延。
本发明的其中一个实施例如下。
实施例1
如图1至6所示的形貌变化，工艺流程如下：
第一步，在硅晶圆101上沉积第一锗层102，然后CMP至其呈弛豫状态，如图1所示的形貌。
第二步，采用PECVD手段沉积氧化硅层103，如图2所示的形貌。
第三步，对氧化硅层图形化刻蚀，形成多个沟道104，如图3所示的形貌。
第四步，在图形化的氧化硅层表面选择性外延第二锗层105，然后CMP，如图4所示的形貌。
第五步，选择另一个表面有氧化硅层的硅晶圆作为第二衬底106，以氧化硅层为键合界面，与上一步形成的半导体结构键合，第四步半导体结构的第二锗层为键合界面，如图5所示的形貌。
第六步，刻蚀去除牺牲层：刻蚀至仅保留第二衬底和最后的锗层，平坦化，得到GOI结构，如图6所示的形貌。
还可以在第五步键合之前重复第二步至第四步，重复一次或多次，直至最后的锗层的缺陷密度不再减小，本发明也包括这些实施例，并且相邻层的沟道之间优选错缝排列。例如当重复1次时，形成如图7所示的形貌，然后再与第二衬底键合、去除牺牲层。
本发明的另外一个实施例如下。
实施例2
如图8至15所示的形貌变化，工艺流程如下：
第一步，在硅晶圆201上，采用PECVD手段沉积氧化硅层202，然后CMP，如图8所示的形貌。
第二步，对氧化硅层图形化刻蚀，形成多个第一层沟道203，如图9所示的形貌。
第三步，在图形化的氧化硅层表面选择性外延第一层锗204，然后CMP至其呈弛豫状态，如图10所示的形貌。
第四步，重复第一步至第三步，依次形成第二层氧化硅205(如图11所示的形貌)、形成第二层沟道206(如图12所示的形貌，第二层沟道与第一层沟道错缝排列)、外延第二层锗207(如图13所示的形貌)。
第五步，选择另一个表面有氧化硅层的硅晶圆作为第二衬底208，以氧化硅层为键合界面，与上一步形成的半导体结构键合，第四步半导体结构中最后的锗层为键合界面，如图14所示的形貌。
第六步，刻蚀去除牺牲层：刻蚀至仅保留第二衬底和最后的锗层，平坦化，得到GOI结构，如图15所示的形貌。
本发明还可以在第四步中，多次第一步至第三步，直至最后的锗层的缺陷密度不再减小，本发明也包括这些实施例，并且相邻层的沟道之间优选错缝排列。例如当重复1次时，形成如图16所示的形貌，然后再与第二衬底键合、去除牺牲层。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种压应力GOI的制作方法，其特征在于，包括：
步骤a：在第一衬底上形成氧化硅层，然后对所述氧化硅层图形化刻蚀，形成多个沟道，并且所述沟道穿透所述氧化硅层；
步骤b：在图形化的所述氧化硅层表面选择性外延生长第二锗层，然后化学机械抛光；
步骤c：重复所述步骤a至b零次或至少一次，然后以最后的锗层为键合界面与第二衬底键合，之后刻蚀至仅保留所述第二衬底和所述最后的锗层，平坦化；其中，所述第二衬底为沉积有埋氧层的硅晶圆，并且所述键合时以埋氧层为键合界面；
若所述步骤c中重复所述步骤a至b零次时，则在所述步骤a中形成氧化硅层之前还包括：先在第一衬底上沉积第一锗层，并化学机械抛光至第一锗层呈弛豫状态。
2.根据权利要求1所述的压应力GOI的制作方法，其特征在于，所述第一锗层的沉积方法为全局性外延和选择性外延。
3.根据权利要求1所述的压应力GOI的制作方法，其特征在于，所述步骤b中的化学机械抛光为：抛光至第二锗层呈弛豫状态。
4.根据权利要求3所述的压应力GOI的制作方法，其特征在于，所述化学机械抛光的时长为9秒以内。
5.根据权利要求1所述的压应力GOI的制作方法，其特征在于，重复所述步骤a至b的次数为：重复至最后的锗层的缺陷密度不再减小。
6.根据权利要求1所述的压应力GOI的制作方法，其特征在于，在重复所述步骤a至b的过程中，每次步骤a形成的沟道与前一次步骤a形成的沟道错缝排列。
7.根据权利要求1所述的压应力GOI的制作方法，其特征在于，所述步骤a中，所述多个沟道等间距分布。
8.根据权利要求1所述的压应力GOI的制作方法，其特征在于，所述埋氧层为氧化硅。
9.根据权利要求1所述的压应力GOI的制作方法，其特征在于，所述第一衬底为硅晶圆。
10.根据权利要求1所述的压应力GOI的制作方法，其特征在于，在第一衬底上形成氧化硅层的方法为PECVD。
CN202011269591.4A 2020-11-13 2020-11-13 一种压应力goi的制作方法 Pending CN112563189A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011269591.4A CN112563189A (zh) 2020-11-13 2020-11-13 一种压应力goi的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011269591.4A CN112563189A (zh) 2020-11-13 2020-11-13 一种压应力goi的制作方法

Publications (1)

Publication Number Publication Date
CN112563189A true CN112563189A (zh) 2021-03-26

Family

ID=75042289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011269591.4A Pending CN112563189A (zh) 2020-11-13 2020-11-13 一种压应力goi的制作方法

Country Status (1)

Country Link
CN (1) CN112563189A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314395A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法
CN113314396A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法
CN113314394A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
US20170271201A1 (en) * 2014-05-23 2017-09-21 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
CN111668090A (zh) * 2020-07-31 2020-09-15 广东省大湾区集成电路与***应用研究院 一种半导体结构及其制造方法
CN111681951A (zh) * 2020-07-31 2020-09-18 广东省大湾区集成电路与***应用研究院 一种半导体结构及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
CN102201364A (zh) * 2011-05-26 2011-09-28 北京大学 一种绝缘体上锗衬底的制备方法
US20170271201A1 (en) * 2014-05-23 2017-09-21 Massachusetts Institute Of Technology Method of manufacturing a germanium-on-insulator substrate
CN111668090A (zh) * 2020-07-31 2020-09-15 广东省大湾区集成电路与***应用研究院 一种半导体结构及其制造方法
CN111681951A (zh) * 2020-07-31 2020-09-18 广东省大湾区集成电路与***应用研究院 一种半导体结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314395A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法
CN113314396A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法
CN113314394A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法

Similar Documents

Publication Publication Date Title
CN112563189A (zh) 一种压应力goi的制作方法
US7928436B2 (en) Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods
CN106910716B (zh) Si基高迁移率CMOS装置的制造方法及所得装置
US9520285B2 (en) Silicon carbide epitaxy
US8759169B2 (en) Method for producing silicon semiconductor wafers comprising a layer for integrating III-V semiconductor components
CN102388448B (zh) 半导体材料薄层的形成
JP7074393B2 (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
JP6207170B2 (ja) 欠陥の無いヘテロエピタキシャルのためのマスク構造および方法
US9245965B2 (en) Uniform finFET gate height
TW201344758A (zh) 半導體裝置及其製造方法
US20170040209A1 (en) Methods of Forming Nanosheets on Lattice Mismatched Substrates
US8507332B2 (en) Method for manufacturing components
CN102107852B (zh) 半导体纳米结构和制造方法及其应用
US7749817B2 (en) Single-crystal layer on a dielectric layer
CN101944538B (zh) 半导体结构及其制造方法
CN111668090B (zh) 一种半导体结构及其制造方法
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
CN100477153C (zh) 浅沟隔离方法及结构
US7507643B2 (en) Method for manufacturing semiconductor substrate, method for manufacturing semiconductor device, and semiconductor device
KR20140040624A (ko) 헤테로에피택셜 단결정의 제조 방법, 헤테로 접합 태양 전지의 제조 방법, 헤테로에피택셜 단결정, 헤테로 접합 태양 전지
US8932942B2 (en) Method of forming an electrical contact between a support wafer and the surface of a top silicon layer of a silicon-on-insulator wafer and an electrical device including such an electrical contact
US7625784B2 (en) Semiconductor device and method for manufacturing thereof
KR101729699B1 (ko) Soi 기판 형성 방법
KR101547535B1 (ko) Soi(001) 기판 상에 다종의 반도체 에피층 성장방법
US8921208B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination