CN112542381A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112542381A
CN112542381A CN201910892724.4A CN201910892724A CN112542381A CN 112542381 A CN112542381 A CN 112542381A CN 201910892724 A CN201910892724 A CN 201910892724A CN 112542381 A CN112542381 A CN 112542381A
Authority
CN
China
Prior art keywords
layer
forming
etched
mask layer
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910892724.4A
Other languages
English (en)
Inventor
张前江
苏波
窦涛
孙林林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910892724.4A priority Critical patent/CN112542381A/zh
Priority to US17/023,940 priority patent/US11664227B2/en
Publication of CN112542381A publication Critical patent/CN112542381A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体结构及其形成方法，包括：提供待刻蚀层；在所述待刻蚀层上形成初始掩膜层；在初始掩膜层上形成暴露出部分初始掩膜层的图形化结构；在图形化结构侧壁表面形成阻挡层；以图形化结构和阻挡层为掩膜，对初始掩膜层进行离子掺杂处理，在初始掩膜层内形成掺杂区与未掺杂区。去除图形化结构与阻挡层；在去除图形化结构与阻挡层之后，去除未掺杂区，在所述待刻蚀层表面形成掩膜层，掩膜层内具有暴露出待刻蚀层的顶部表面的第一开口，通过在图形化结构侧壁表面形成阻挡层，能够有效阻挡掺杂离子进入到图形化结构内，进而扩散至未掺杂区，使未掺杂区减小，利用阻挡层有效提升了未掺杂区与图形化结构一致性，进而提升了图案转移的精准度。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体集成电路制造工艺中，通过一系列的工序，例如淀积、光刻、刻蚀等，在半导体衬底上形成半导体结构。其中，光刻工艺是为了在光刻胶中形成所需图案，得到图形化的光刻胶，定义出待刻蚀区域。刻蚀工艺用于将图形化的光刻胶中的图案转移至待刻蚀层中。
然而，在现有技术形成半导体结构的过程中，图案转移的精准性还有待提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够有效提升图案转移的精准性。
为解决上述问题，本发明提供一种半导体结构形成的方法，其特征在于，包括：提供待刻蚀层；在所述待刻蚀层上形成初始掩膜层；在所述初始掩膜层上形成暴露出部分所述初始掩膜层的图形化结构；在所述图形化结构侧壁表面形成阻挡层；以所述图形化结构和所述阻挡层为掩膜，对所述初始掩膜层进行离子掺杂处理，在所述初始掩膜层内形成掺杂区以及位于所述掺杂区之间的未掺杂区。去除所述图形化结构与所述阻挡层；在去除所述图形化结构与所述阻挡层之后，去除所述未掺杂区，在所述待刻蚀层表面形成掩膜层，所述掩膜层内具有暴露出所述待刻蚀层的顶部表面的第一开口。
可选的，所述待刻蚀层包括单层结构或多层结构。
可选的，当所述待刻蚀层为多层结构时，所述待刻蚀层包括衬底以及位于所述衬底上的介质层。
可选的，所述衬底包括基底以及位于所述基底上的器件层；所述介质层位于所述器件层上。
可选的，所述图形化结构形成的方法包括：在所述初始掩膜层表面形成图形化层；在所述图形化层表面形成光刻胶层；以所述光刻胶层为掩膜刻蚀所述图形化层，直至暴露出所述初始掩膜层顶部表面为止，形成所述图形化结构；在形成所述图形化结构之后，去除所述光刻胶层。
可选的，所述初始掩膜层与所述图形化层的材料不同。
可选的，所述初始掩膜层的材料包括非晶硅、多晶硅或掺杂硅。
可选的，所述图形化结构的高度为10nm～30nm，所述高度的方向为垂直于所述初始掩膜层顶部表面的方向。
可选的，所述阻挡层的形成方法包括：在所述图形化结构表面以及暴露出的所述初始掩膜层的顶部表面形成初始阻挡层；去除所述图形化结构顶部表面以及所述初始掩膜层顶部表面的初始阻挡层，形成所述阻挡层。
可选的，所述阻挡层的材料包括氧化硅、氮化硅或氮氧化硅。
可选的，所述初始阻挡层的形成工艺采用原子层沉积工艺。
可选的，去除所述图形化结构顶部表面以及所述初始掩膜层顶部表面的初始阻挡层的工艺采用第一湿法刻蚀工艺；所述第一湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液与双氧水溶液。
可选的，所述阻挡层的厚度为1nm～10nm，所述厚度的方向为垂直于所述图形化结构侧壁的方向。
可选的，所述离子掺杂处理采用的掺杂离子包括硼离子、磷离子或氮离子。
可选的，所述离子掺杂处理的参数包括：掺杂能量为10KeV～30KeV，掺杂剂量为1E7atoms/cm2～3E7atoms/cm2，掺杂时间为30s～120s。
可选的，去除所述图形化结构与所述阻挡层采用的工艺包括第二湿法刻蚀工艺；所述第二湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液与双氧水溶液。
可选的，去除所述未掺杂区采用的工艺包括第三湿法刻蚀工艺；所述第三湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液、双氧水溶液与氨水。
可选的，在形成所述第一开口之后，还包括：以所述掩膜层为掩膜对所述待刻蚀层进行刻蚀，在所述待刻蚀层内形成第二开口；在形成所述第二开口之后，去除所述掩膜层。
相应的，本发明还提供了一种由上述方法所形成的半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的掩膜层所述掩膜层内具有暴露出所述待刻蚀层顶部表面的第一开口。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，通过在所述图形化结构侧壁表面形成阻挡层，所述阻挡层具有较强的隔离性，能够有效阻挡掺杂离子进入到所述图形化结构的侧壁，进而扩散至所述未掺杂区，使所述未掺杂区减小。利用所述阻挡层有效提升了所述未掺杂区与所述图形化结构一致性，进而提升了图案转移的精准度。
进一步的，本发明的技术方案中，所述图形化结构的高度为10nm～30nm，该高度范围的所述图形化结构，既能避免因所述图形化结构高度较低时，所述掺杂离子从所述图形化结构的顶部表面扩散进入至所述未掺杂区；又能够避免图形化结构高度较高时容易造成所述图形化结构的坍塌。
进一步的，本发明的技术方案中，所述阻挡层厚度为1nm～10nm，该厚度范围的所述阻挡层，既能够避免因所述阻挡层厚度较小时，所述掺杂离子击穿所述阻挡层进入到所述图形化结构内；又能够避免因所述阻挡层厚度较大时所带来的资源浪费与生产效率的降低。
进一步的，本发明的技术方案中，所述离子掺杂处理的掺杂能量为10KeV～30KeV，掺杂剂量为1E7atoms/cm2～3E7atoms/cm2，掺杂时间为30s～120s，通过该范围参数的离子掺杂处理，能够保证所述掺杂区充分的进行离子掺杂，避免因所述掺杂区掺杂不充分而影响所述第一开口的形貌。
附图说明
图1至图4是一种半导体结构的结构示意图；
图5至图20是本发明半导体结构形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术形成半导体结构的过程中，图案转移的精准性还有待提升。以下将结合图1至图4进行说明，图1至图4是一种半导体结构的形成过程的各步骤结构示意图。
请参考图1与图2，图2是图1沿A-A线的截面示意图，提供待刻蚀层100；在所述待刻蚀层100上形成初始掩膜层101；在所述初始掩膜层101上形成暴露出部分所述初始掩膜层101的图形化结构102。
请参考图3与图4，图4是图3沿A-A线的截面示意图，以所述图形化结构102为掩膜，对所述初始掩膜层101进行离子掺杂处理形成掩膜层(未标示)，所述掩膜层内包括掺杂区A与未掺杂区B。
在上述实施例中，通过对所述初始掩膜层101进行离子掺杂处理形成掩膜层，所述掩膜层内包括掺杂区A与未掺杂区B，理想状态下，所述图形化结构102所述覆盖的所述掩膜层的区域为未掺杂区B，后续再通过对所述掩膜层进行湿法刻蚀，利用所述掺杂区A与所述未掺杂区B对刻蚀溶液的刻蚀选择比不同的特性，将所述未掺杂区B进行刻蚀去除，以此实现图案转移。
然而，在实际操作过程中，注入的掺杂离子有一部分会注入到所述图形化结构102侧壁，由于所述图形化结构102侧壁距离所述未掺杂区B较近，部分所述掺杂离子会经过扩散进入到所述未掺杂区B，使所述未掺杂区B变小，使所述掺杂区A变大，后续再通过对所述掩膜层进行刻蚀时，形成的开口图案较所述图形化结构102相比就会减小，图案转移的精准度就会降低。
在此基础上，本发明提供一种半导体结构及其形成方法，通过在所述图形化结构侧壁表面形成阻挡层，所述阻挡层能够有效阻挡掺杂离子进入到所述图形化结构的侧壁，进而扩散至所述未掺杂区，提升了所述未掺杂区与所述图形化结构一致性，进而提升了图案转移的精准度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图5至图20，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图5与图6，图6是图5沿A-A线的截面示意图，提供待刻蚀层。
在本实施例中，所述待刻蚀层包括多层结构，所述待刻蚀层包括衬底以及位于所述衬底上的介质层202；在其他实施例中，所述待刻蚀层还可以为单层结构。
所述衬底包括基底200以及位于所述基底200上的器件层201。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述器件层201包括器件结构、与所述器件结构电连接的电互连结构、以及包围所述器件结构以及所述电互连结构的器件介质层(未图示)。
所述器件结构包括PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器和电感器中的一种或多种。
所述电互连结构包括形成于所述基底200表面或器件结构表面的导电插塞、以及形成于所述导电插塞顶部的导电层，所述导电层用于使导电插塞之间实现电连接。
所述电互连结构的材料包括金属或金属化合物，如铜、钨、铝、钛、镍、氮化钛和氮化钽中的一种或多种组合。
所述器件介质层的材料为氧化硅、氮化硅、碳化硅或氮氧化硅。
在本实施例中，所述介质层202位于所述器件层201上，所述介质层202为多层结构；在其他实施例中，所述介质层还可以采用单层结构。
请参考图7与图8，图8是图7沿A-A线的截面示意图，在所述待刻蚀层上形成初始掩膜层203。
所述初始掩膜层203的作用是作为所述待刻蚀层在后续形成第二开口的掩膜。
在本实施例中，所述初始掩膜层203的材料采用非晶硅；在其他实施例中，所述初始掩膜层的材料还可以为多晶硅或掺杂硅。
请参考图9与图10，图10图9沿A-A线的截面示意图，在所述初始掩膜层203上形成暴露出部分所述初始掩膜层203的图形化结构204。
在本实施例中，所述图形化结构204形成的方法包括：在所述初始掩膜层203表面形成图形化层；在所述图形化层表面形成光刻胶层；以所述光刻胶层为掩膜刻蚀所述图形化层，直至暴露出所述初始掩膜层顶部表面为止，形成所述图形化结构；在形成所述图形化结构之后，去除所述光刻胶层(未图示)。
在本实施例中，所述初始掩膜层203的材料与所述图形化层的材料不同，其目的是为了在刻蚀所述图形化层时，所述初始掩膜层与所述图形化层能够产生较大的刻蚀选择比，避免损伤所述初始掩膜层203。
所述光刻胶层的形成工艺包括光刻图形化工艺；去除所述图形化层的工艺包括湿法去胶工艺或灰化工艺，所述灰化工艺的气体为含氧气体，例如氧气或臭氧。
在本实施例中，形成的所述图形化结构204的高度为10nm～30nm，所述高度的方向为垂直于所述初始掩膜层203顶部表面的方向。
该高度范围的所述图形化结构204，既能避免因所述图形化结构204高度较低时，后续在进行离子掺杂处理过程中，所述掺杂离子从所述图形化结构204的顶部表面扩散进入至未掺杂区，进而影响图案转移时的精准度；又能够避免所述图形化结构204高度过高容易造成所述图形化结构的坍塌。
请参考图11与图12，图12图11沿A-A线的截面示意图，在所述图形化结构204侧壁表面形成阻挡层205。
在本实施例中，所述阻挡层205的形成方法包括：在所述图形化结构204表面以及暴露出的所述初始掩膜层203的顶部表面形成初始阻挡层(未图示)；去除所述图形化结构204顶部表面以及所述初始掩膜层203顶部表面的初始阻挡层，形成所述阻挡层205。
通过在所述图形化结构204侧壁表面形成阻挡层205，利用所述阻挡层205具有较强的隔离性，能够有效阻挡在后续离子掺杂处理过程中，掺杂离子进入到所述图形化结构204的侧壁，进而扩散至未掺杂区，使所述未掺杂区减小。利用所述阻挡层205有效提升了所述未掺杂区与所述图形化结构204一致性，进而提升了图案转移的精准度。
所述阻挡层205需要具备的特性包括：具有较强的硬度，目的是能够防止掺杂离子击穿，从而使掺杂离子进入到所述图形化结构204的侧壁；能够进行清洗去除，在离子掺杂之后需要将所述阻挡层205与所述图形化结构204进行去除，进而实现后续的图案转移。
在本实施例中，所述阻挡层205的材料采用氧化硅；在其他实施例中，所述阻挡层的材料还可以为氮化硅或氮氧化硅。
在本实施例中，所述初始阻挡层的形成工艺采用原子层沉积工艺，采用原子层沉积工艺形成的所述初始阻挡层具有较好的均匀性、阶梯覆盖率以及厚度控制能力。
由于后续需要向所述初始掩膜层203内进行离子掺杂处理，因此需要将所述初始掩膜层203顶部表面的初始阻挡层进行去除。
在本实施例中，去除所述图形化结构204顶部表面以及所述初始掩膜层203顶部表面的初始阻挡层的工艺采用第一湿法刻蚀工艺；所述第一湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液与双氧水溶液。
在本实施例中，所述阻挡层205的厚度为1nm～10nm，所述厚度的方向为垂直于所述图形化结构204侧壁的方向。
该厚度范围的所述阻挡层205，既能够避免因所述阻挡层205厚度较小时，在后续进行离子掺杂处理时，所述掺杂离子击穿所述阻挡层205进入到所述图形化结构204内；又能够避免因所述阻挡层205厚度较大时所带来的资源浪费与生产效率的降低。
请参考图13与图14，图14图13沿A-A线的截面示意图，以所述图形化结构204和所述阻挡层205为掩膜，对所述初始掩膜层203进行离子掺杂处理，在所述初始掩膜层203内形成掺杂区A以及位于掺杂区A之间的未掺杂区B。
通过离子掺杂处理，使所述初始掩膜层203内形成所述掺杂区A与所述未掺杂区B，在后续对所述未掺杂区B进行刻蚀时，目的使所述未掺杂区B与所述掺杂区A之间会形成较大的刻蚀选择比，在后续对所述未掺杂区B进行刻蚀去除时，避免损伤所述掺杂区A，保证图案转移的精准性。
在本实施例中，所述离子掺杂处理采用的掺杂离子采用硼离子；在其他实施例中，所述掺杂离子还可以采用磷离子或氮离子。
在本实施例中，所述离子掺杂处理的参数包括：掺杂能量为10KeV～30KeV，掺杂剂量为1E7atoms/cm2～3E7atoms/cm2，掺杂时间为30s～120s。
通过该范围参数的离子掺杂处理，能够保证所述掺杂区A充分的进行离子掺杂，避免因所述掺杂区A掺杂不充分而影响所述第一开口的形貌。
请参考图15与图16，图16图15沿A-A线的截面示意图，去除所述图形化结构204与所述阻挡层205。
通过将所述图形化结构204与所述阻挡层205进行去除，暴露出所述未掺杂区B的顶部表面，后续通过对所述未掺杂区B进行刻蚀去除，实现所述图形化结构204到所述初始掩膜层203之间的图案转移。
在本实施例中，去除所述图形化结构204与所述阻挡层205采用的工艺包括第二湿法刻蚀工艺；所述第二湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液与双氧水溶液。
请参考图17与图18，图18图17沿A-A线的截面示意图，在去除所述图形化结构204与所述阻挡层205之后，去除所述未掺杂区B，在所述待刻蚀层表面形成掩膜层206，所述掩膜层206内具有暴露出所述待刻蚀层的顶部表面的第一开口207。
所述第一开口207的形貌便是根据所述图形化结构204与所述阻挡层205进行图案转移获得。
在本实施例中，去除所述未掺杂区B采用的工艺包括第三湿法刻蚀工艺；所述第三湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液、双氧水溶液与氨水。
请参考图19与图20，图20图19沿A-A线的截面示意图，在形成所述第一开口207之后，以所述掩膜层206为掩膜对所述待刻蚀层进行刻蚀，在所述待刻蚀层内形成第二开口208；在形成所述第二开口208之后，去除所述掩膜层206。
在本实施例中，所述第二开口208暴露出所述器件层201的顶部表面，所述第二开口208位于所述介质层202内，其作用是用于形成导电插塞结构，用于所述器件层201中的器件结构与外界进行电连接。
请继续参考图17与图18，图18图17沿A-A线的截面示意图，相应的，在本发明的实施例中还提供了一种由上述方法所形成的半导体结构，包括：待刻蚀层；位于所述待刻蚀层上的掩膜层206，所述掩膜层206内具有暴露出所述待刻蚀层顶部表面的第一开口207。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构形成的方法，其特征在于，包括：
提供待刻蚀层；
在所述待刻蚀层上形成初始掩膜层；
在所述初始掩膜层上形成暴露出部分所述初始掩膜层的图形化结构；
在所述图形化结构侧壁表面形成阻挡层；
以所述图形化结构和所述阻挡层为掩膜，对所述初始掩膜层进行离子掺杂处理，在所述初始掩膜层内形成掺杂区以及位于所述掺杂区之间的未掺杂区。
去除所述图形化结构与所述阻挡层；
在去除所述图形化结构与所述阻挡层之后，去除所述未掺杂区，在所述待刻蚀层表面形成掩膜层，所述掩膜层内具有暴露出所述待刻蚀层顶部表面的第一开口。
2.如权利要求1所述半导体结构形成的方法，其特征在于，所述待刻蚀层包括单层结构或多层结构。
3.如权利要求2所述半导体结构形成的方法，其特征在于，当所述待刻蚀层为多层结构时，所述待刻蚀层包括衬底以及位于所述衬底上的介质层。
4.如权利要求3所述半导体结构形成的方法，其特征在于，所述衬底包括基底以及位于所述基底上的器件层；所述介质层位于所述器件层上。
5.如权利要求1所述半导体结构形成的方法，其特征在于，所述图形化结构形成的方法包括：在所述初始掩膜层表面形成图形化层；在所述图形化层表面形成光刻胶层；以所述光刻胶层为掩膜刻蚀所述图形化层，直至暴露出所述初始掩膜层顶部表面为止，形成所述图形化结构；在形成所述图形化结构之后，去除所述光刻胶层。
6.如权利要求5所述半导体结构形成的方法，其特征在于，所述初始掩膜层与所述图形化层的材料不同。
7.如权利要求6所述半导体结构形成的方法，其特征在于，所述初始掩膜层的材料包括非晶硅、多晶硅或掺杂硅。
8.如权利要求1所述半导体结构形成的方法，其特征在于，所述图形化结构的高度为10nm～30nm，所述高度的方向为垂直于所述初始掩膜层顶部表面的方向。
9.如权利要求1所述半导体结构形成的方法，其特征在于，所述阻挡层的形成方法包括：在所述图形化结构表面以及暴露出的所述初始掩膜层的顶部表面形成初始阻挡层；去除所述图形化结构顶部表面以及所述初始掩膜层顶部表面的初始阻挡层，形成所述阻挡层。
10.如权利要求9所述半导体结构形成的方法，其特征在于，所述阻挡层的材料包括氧化硅、氮化硅或氮氧化硅。
11.如权利要求9所述半导体结构形成的方法，其特征在于，所述初始阻挡层的形成工艺采用原子层沉积工艺。
12.如权利要求9所述半导体结构形成的方法，其特征在于，去除所述图形化结构顶部表面以及所述初始掩膜层顶部表面的初始阻挡层的工艺采用第一湿法刻蚀工艺；所述第一湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液与双氧水溶液。
13.如权利要求1所述半导体结构形成的方法，其特征在于，所述阻挡层的厚度为1nm～10nm，所述厚度的方向为垂直于所述图形化结构侧壁的方向。
14.如权利要求1所述半导体结构形成的方法，其特征在于，所述离子掺杂处理采用的掺杂离子包括硼离子、磷离子或氮离子。
15.如权利要求1所述半导体结构形成的方法，其特征在于，所述离子掺杂处理的参数包括：掺杂能量为10KeV～30KeV，掺杂剂量为1E7atoms/cm2～3E7atoms/cm2，掺杂时间为30s～120s。
16.如权利要求1所述半导体结构形成的方法，其特征在于，去除所述图形化结构与所述阻挡层采用的工艺包括第二湿法刻蚀工艺；所述第二湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液与双氧水溶液。
17.如权利要求1所述半导体结构形成的方法，其特征在于，去除所述未掺杂区采用的工艺包括第三湿法刻蚀工艺；所述第三湿法刻蚀工艺采用的刻蚀溶液包括氢氟酸溶液、双氧水溶液与氨水。
18.如权利要求1所述半导体结构形成的方法，其特征在于，在形成所述第一开口之后，还包括：以所述掩膜层为掩膜对所述待刻蚀层进行刻蚀，在所述待刻蚀层内形成第二开口；在形成所述第二开口之后，去除所述掩膜层。
19.一种如权利要求1至18任一项方法所形成的半导体结构，其特征在于，包括：
待刻蚀层；
位于所述待刻蚀层上的掩膜层，所述掩膜层内具有暴露出所述待刻蚀层顶部表面的第一开口。
CN201910892724.4A 2019-09-20 2019-09-20 半导体结构及其形成方法 Pending CN112542381A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910892724.4A CN112542381A (zh) 2019-09-20 2019-09-20 半导体结构及其形成方法
US17/023,940 US11664227B2 (en) 2019-09-20 2020-09-17 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910892724.4A CN112542381A (zh) 2019-09-20 2019-09-20 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN112542381A true CN112542381A (zh) 2021-03-23

Family

ID=74881213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910892724.4A Pending CN112542381A (zh) 2019-09-20 2019-09-20 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US11664227B2 (zh)
CN (1) CN112542381A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024011673A1 (zh) * 2022-07-12 2024-01-18 长鑫存储技术有限公司 半导体结构的制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768344B (zh) * 2019-11-05 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI346350B (en) * 2007-12-07 2011-08-01 Nanya Technology Corp Patterning method
US9087741B2 (en) * 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
FR3037712B1 (fr) * 2015-06-19 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Methode de realisation de motifs par implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024011673A1 (zh) * 2022-07-12 2024-01-18 长鑫存储技术有限公司 半导体结构的制造方法

Also Published As

Publication number Publication date
US20210090890A1 (en) 2021-03-25
US11664227B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US10269581B2 (en) Method of fabricating a semiconductor structure
TW201921534A (zh) 半導體裝置的製作方法
US11664227B2 (en) Semiconductor structure and fabrication method thereof
KR100759215B1 (ko) 반도체소자의 커패시터 및 그 제조방법
KR100876806B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 트랜지스터 형성방법
TWI821725B (zh) 半導體結構與其形成方法
CN108122824B (zh) 半导体结构及其形成方法
DE102021108017A1 (de) Strukturieren von material mit siliziumhaltiger schicht und verfahren zum herstellen von halbleitervorrichtungen
US8765548B2 (en) Capacitors and methods of manufacture thereof
CN111916452A (zh) 存储器结构及其制造方法
CN112951726B (zh) 半导体结构及其形成方法
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100325465B1 (ko) 반도체 소자의 제조방법
KR100265853B1 (ko) 반도체소자제조방법
CN113496944A (zh) 半导体结构的形成方法
KR100548594B1 (ko) 디램의 커패시터 노드 형성방법
CN112242347A (zh) 半导体结构及其形成方法
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100574931B1 (ko) 자기정합 구조를 갖는 반도체 메모리장치의 제조방법
CN115223944A (zh) 半导体器件的制造方法及半导体器件
CN114068400A (zh) 半导体结构的形成方法
KR100285699B1 (ko) 반도체장치의제조방법
TW202105609A (zh) 半導體結構的形成方法
KR0139575B1 (ko) 반도체 소자 제조방법
KR100386625B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination