CN112542193A - 一种高速读取数据的spi接口的flash存储器 - Google Patents

一种高速读取数据的spi接口的flash存储器 Download PDF

Info

Publication number
CN112542193A
CN112542193A CN202011604951.1A CN202011604951A CN112542193A CN 112542193 A CN112542193 A CN 112542193A CN 202011604951 A CN202011604951 A CN 202011604951A CN 112542193 A CN112542193 A CN 112542193A
Authority
CN
China
Prior art keywords
output
trigger
data
unit
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011604951.1A
Other languages
English (en)
Other versions
CN112542193B (zh
Inventor
刘佳庆
黎永健
蒋双泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XTX Technology Shenzhen Ltd
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202011604951.1A priority Critical patent/CN112542193B/zh
Publication of CN112542193A publication Critical patent/CN112542193A/zh
Application granted granted Critical
Publication of CN112542193B publication Critical patent/CN112542193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种高速读取数据的SPI接口的FLASH存储器，在传输时钟信号的上升沿和下降沿分别对输入的数据信号采样，可以在不改变外部时钟信号频率情况下，实现输入数据传输速率加倍，而且同时接受4线输入数据，两者结合输入速率可达SCK频率的8倍，同时，在芯片内部将数据速率降低，降低功耗同时也便于后续处理；通过输出上升沿同步单元和输出下降沿同步单元将两路数据同步，输出选择单元在传输时钟信号SCK为高电平时，选择输出下降沿同步单元的数据输出，当传输时钟信号SCK为低电平时，选择输出上升沿同步单元的数据输出，在不改变时钟频率情况下，实现数据输出的双倍速率。

Description

一种高速读取数据的SPI接口的FLASH存储器
技术领域
本发明涉及半导体存储技术领域，尤其涉及的是一种高速读取数据的SPI接口的FLASH存储器。
背景技术
FLASH一般采用SPI协议的指令，对FLASH的读指令的速度有比较高的要求，传统模式的电路采用多线传输来满足高速的要求，有些设计为了提高速度采用双沿输出的DTR模式进行数据输出，但很多设计不能完美的将多线传输和双沿输出的DTR模式结合，从而导致最终实现的读数据的速度并没有想象中的那么快：只是采用多线传输虽然可能是双倍或者四倍的速率传输，但没有利用传输时钟的下降沿传输，速度并没有达到最佳的情况；而采用双沿输出的模式却没有使用多线传输，也没有达到最佳的情况。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种高速读取数据的SPI接口的FLASH存储器，旨在解决现有的FLASH中不能将多线传输和双沿输出的DTR模式较好结合，导致读指令速度达不到要求的问题。
本发明的技术方案如下：一种高速读取数据的SPI接口的FLASH存储器，其中，包括：
SPI接口模块，用于接收外部的传输时钟信号SCK、输入数据信号，以及输出FLASH存储器内存储单元的数据；
输入上升沿同步单元，在传输时钟信号SCK的上升沿对所述输入数据信号采样，得到第一组数据；
输入下降沿同步单元，在传输时钟信号SCK的下降沿对所述输入数据信号采样，得到第二组数据；
组合单元，接收第一组数据和第二组数据，并对第一组数据和第二组数据进行组合；
同步单元，将组合后的第一组数据和第二组数据进行同步得到同步结果，将同步结果传输至存储单元；
存储单元，根据同步单元传输的同步结果输出对应的数据；
输出上升沿同步单元，在传输时钟信号SCK上升沿对存储单元输出的数据进行同步，并同时将同步后的存储单元输出的数据的高4位数据连接输出选择单元；以及将存储单元输出的数据的低4位数据连接输出输出下降沿同步单元；
输出下降沿同步单元，接收输出上升沿同步单元传输的存储单元输出的数据的低4位数据，在传输时钟信号SCK下降沿对低4位数据进行同步，并同时将同步后的低4位数据连接输出选择单元；
输出选择单元，用于根据所述传输时钟信号SCK在同步后的高4位数据和低4位数据中择一输出至SPI接口模块，通过SPI接口模块最终输出。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述同步单元在所述外部的传输时钟信号SCK 的上升沿将所述同步结果保存进所述存储单元中；或在所述外部的传输时钟信号SCK 的下降沿将所述同步结果保存进所述存储单元中。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述输入上升沿同步单元包括第一D触发器、第二D触发器、第三D触发器和第四D触发器，所述第一D触发器的D端连接SPI接口模块的HOLD端，第一D触发器的Q端连接组合单元，第一D触发器的CK端连接传输时钟信号SCK；第二D触发器的D端连接SPI接口模块的WP端，第二D触发器的Q端连接组合单元，第二D触发器的CK端连接传输时钟信号SCK；第三D触发器的D端连接SPI接口模块的SO端，第三D触发器的Q端连接组合单元，第三D触发器的CK端连接传输时钟信号SCK；第四D触发器的D端连接SPI接口模块的SI端，第四D触发器的Q端连接组合单元，第四D触发器的CK端连接传输时钟信号SCK。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述输入下降沿同步单元包括第五D触发器、第六D触发器、第七D触发器和第八D触发器，所述第五D触发器的D端连接SPI接口模块的HOLD端，第五D触发器的Q端连接组合单元，第五D触发器的CK端通过反相器连接传输时钟信号SCK；第六D触发器的D端连接SPI接口模块的WP端，第六D触发器的Q端连接组合单元，第六D触发器的CK端通过反相器连接传输时钟信号SCK；第七D触发器的D端连接SPI接口模块的SO端，第七D触发器的Q端连接组合单元，第七D触发器的CK端通过反相器连接传输时钟信号SCK；第八D触发器的D端连接SPI接口模块的SI端，第八D触发器的Q端连接组合单元，第八D触发器的CK端通过反相器连接传输时钟信号SCK。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述组合单元采用缓冲器。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述同步单元采用第九D触发器，第九D触发器的D端连接组合单元，第九D触发器的CK端连接传输时钟信号SCK，第九D触发器的Q端连接存储单元；所述同步单元的D 端通过组合单元的缓冲器连接所述输入上升沿同步单元和输入下降沿同步单元的Q 端，同步单元的的Q 端输出所述同步结果到存储单元。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述输出上升沿同步单元包括第十D触发器、第十一D触发器、第十二D触发器、第十三D触发器、第十四D触发器、第十五D触发器、第十六D触发器和第十七D触发器，所述第十D触发器的D端连接存储单元的数据输出端，第十D触发器的Q端连接输出选择单元，第十D触发器的CK端连接传输时钟信号SCK；第十一D触发器的D端连接存储单元的数据输出端，第十一D触发器的Q端连接输出选择单元，第十一D触发器的CK端连接传输时钟信号SCK；第十二D触发器的D端连接存储单元的数据输出端，第十二D触发器的Q端连接输出选择单元，第十二D触发器的CK端连接传输时钟信号SCK；第十三D触发器的D端连接存储单元的数据输出端，第十三D触发器的Q端连接输出选择单元，第十三D触发器的CK端连接传输时钟信号SCK；第十四D触发器的D端连接存储单元的数据输出端，第十四D触发器的Q端连接输出下降沿同步单元；第十五D触发器的D端连接存储单元的数据输出端，第十五D触发器的Q端连接输出下降沿同步单元；第十六D触发器的D端连接存储单元的数据输出端，第十六D触发器的Q端连接输出下降沿同步单元；第十七D触发器的D端连接存储单元的数据输出端，第十七D触发器的Q端连接输出下降沿同步单元。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述输出下降沿同步单元包括第十八D触发器、第十九D触发器、第二十D触发器和第二十一D触发器，所述第十八D触发器的D端连接输出上升沿同步单元，第十八D触发器的Q端连接输出选择单元，第十八D触发器的CK端通过反相器连接传输时钟信号SCK；第十九D触发器的D端连接输出上升沿同步单元，第十九D触发器的Q端连接输出选择单元，第十九D触发器的CK端通过反相器连接传输时钟信号SCK；第二十D触发器的D端连接输出上升沿同步单元，第二十D触发器的Q端连接输出选择单元，第二十D触发器的CK端通过反相器连接传输时钟信号SCK；第二十一D触发器的D端连接输出上升沿同步单元，第二十一D触发器的Q端连接输出选择单元，第二十一D触发器的CK端通过反相器连接传输时钟信号SCK。
所述的高速读取数据的SPI接口的FLASH存储器，其中，当所述外部的传输时钟信号SCK为高电平时，输出选择单元选择所述输出下降沿同步单元传输过来的数据输出；当所述外部的传输时钟信号SCK为低电平时，输出选择单元选择所述输出上升沿同步单元传输过来的数据输出。
所述的高速读取数据的SPI接口的FLASH存储器，其中，所述输出选择单元包括第一多路选择器、第二多路选择器、第三多路选择器和第四多路选择器，所述第一多路选择器的A输入端连接输出上升沿同步单元，第一多路选择器的B输入端连接输出下降沿同步单元，第一多路选择器的SEL端连接传输时钟信号SCK，第一多路选择器的输出端连接SPI接口模块的HOLD端；第二多路选择器的A输入端连接输出上升沿同步单元，第二多路选择器的B输入端连接输出下降沿同步单元，第二多路选择器的SEL端连接传输时钟信号SCK，第二多路选择器的输出端连接SPI接口模块的WP端；第三多路选择器的A输入端连接输出上升沿同步单元，第三多路选择器的B输入端连接输出下降沿同步单元，第三多路选择器的SEL端连接传输时钟信号SCK，第三多路选择器的输出端连接SPI接口模块的SO端；第四多路选择器的A输入端连接输出上升沿同步单元，第四多路选择器的B输入端连接输出下降沿同步单元，第四多路选择器的SEL端连接传输时钟信号SCK，第四多路选择器的输出端连接SPI接口模块的SI端。
本发明的有益效果：本发明通过提供一种高速读取数据的SPI接口的FLASH存储器，通过输入上升沿同步单元、输入下降沿同步单元、组合单元、同步单元以及双向的SPI接口模块，在外部的传输时钟信号SCK的上升沿和下降沿分别对输入的数据信号采样，可以在不改变所述外部时钟信号频率的情况下，实现了输入数据的传输速率加倍；而且同时接受4线输入的数据，两者结合输入速率可达SCK频率的8倍，同时，在芯片内部将数据速率降低，降低功耗的同时也便于后续处理；本技术方案中通过输出上升沿同步单元的D触发器和输出下降沿同步单元的D触发器将两路数据同步，输出选择单元的多路选择器MUX在传输时钟信号SCK为高电平时，选择输出下降沿同步单元的D触发器Q端的数据输出，当传输时钟信号SCK为低电平时，选择输出上升沿同步单元的D触发器Q端的数据输出，在不改变时钟频率的情况下，实现了数据输出的双倍速率。
附图说明
图1是本发明中高速读取数据的SPI接口的FLASH存储器的结构示意图。
图2是本发明中输入上升沿同步单元、输入下降沿同步单元、组合单元、同步单元、存储单元的结构示意图。
图3是本发明中存储单元、输出上升沿同步单元、输出下降沿同步单元、输出选择单元的结构示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1至图3所示，一种高速读取数据的SPI接口（一般指串行外设接口）的FLASH存储器，包括：
SPI接口模块1，用于接收外部的传输时钟信号SCK、输入数据信号，以及输出FLASH存储器内存储单元6的数据；
输入上升沿同步单元2，在传输时钟信号SCK的上升沿对所述输入数据信号采样，得到第一组数据；
输入下降沿同步单元3，在传输时钟信号SCK的下降沿对所述输入数据信号采样，得到第二组数据；
组合单元4，接收第一组数据和第二组数据，并对第一组数据和第二组数据进行组合；
同步单元5，将组合后的第一组数据和第二组数据进行同步得到同步结果，将同步结果传输至存储单元6；
存储单元6，根据同步单元5传输的同步结果输出对应的数据；
输出上升沿同步单元7，在传输时钟信号SCK上升沿对存储单元6输出的数据进行同步，并同时将同步后的存储单元6输出的数据的高4位数据连接输出选择单元9；以及将存储单元6输出的数据的低4位数据连接输出输出下降沿同步单元8；
输出下降沿同步单元8，接收输出上升沿同步单元7传输的存储单元6输出的数据的低4位数据，在传输时钟信号SCK下降沿对低4位数据进行同步，并同时将同步后的低4位数据连接输出选择单元9；
输出选择单元9，用于根据所述传输时钟信号SCK在同步后的高4位数据和低4位数据中择一输出至SPI接口模块1，通过SPI接口模块1最终输出。
在某些具体实施例中，所述同步单元5可以在所述外部的传输时钟信号SCK 的上升沿将所述同步结果保存进所述存储单元6中，也可以在所述外部的传输时钟信号SCK 的下降沿将所述同步结果保存进所述存储单元6中。
在某些具体实施例中，所述输入上升沿同步单元2包括第一D触发器、第二D触发器、第三D触发器和第四D触发器，所述第一D触发器的D端连接SPI接口模块1的HOLD端，第一D触发器的Q端连接组合单元4，第一D触发器的CK端连接传输时钟信号SCK；第二D触发器的D端连接SPI接口模块1的WP端，第二D触发器的Q端连接组合单元4，第二D触发器的CK端连接传输时钟信号SCK；第三D触发器的D端连接SPI接口模块1的SO端，第三D触发器的Q端连接组合单元4，第三D触发器的CK端连接传输时钟信号SCK；第四D触发器的D端连接SPI接口模块1的SI端，第四D触发器的Q端连接组合单元4，第四D触发器的CK端连接传输时钟信号SCK。
在某些具体实施例中，所述输入下降沿同步单元3包括第五D触发器、第六D触发器、第七D触发器和第八D触发器，所述第五D触发器的D端连接SPI接口模块1的HOLD端，第五D触发器的Q端连接组合单元4，第五D触发器的CK端通过反相器连接传输时钟信号SCK；第六D触发器的D端连接SPI接口模块1的WP端，第六D触发器的Q端连接组合单元4，第六D触发器的CK端通过反相器连接传输时钟信号SCK；第七D触发器的D端连接SPI接口模块1的SO端，第七D触发器的Q端连接组合单元4，第七D触发器的CK端通过反相器连接传输时钟信号SCK；第八D触发器的D端连接SPI接口模块1的SI端，第八D触发器的Q端连接组合单元4，第八D触发器的CK端通过反相器连接传输时钟信号SCK。
在某些具体实施例中，所述组合单元4采用缓冲器。
在某些具体实施例中，所述同步单元5采用第九D触发器，第九D触发器的D端连接组合单元4，第九D触发器的CK端连接传输时钟信号SCK，第九D触发器的Q端连接存储单元6；所述同步单元5的D 端通过组合单元4的缓冲器连接所述输入上升沿同步单元2和输入下降沿同步单元3的Q 端，同步单元5的的Q 端输出所述同步结果到存储单元6。
本技术方案中，通过输入上升沿同步单元2、输入下降沿同步单元3、组合单元4、同步单元5以及双向的SPI接口模块1，在外部的传输时钟信号SCK的上升沿和下降沿分别对输入的数据信号采样，实现较低频率时钟下8倍的数据输入速率。
本技术方案中，所述输入上升沿同步单元2的D 触发器在所述传输时钟信号SCK的上升沿采样数据，所述输入下降沿同步单元3的D 触发器在所述传输时钟信号SCK的下降沿采样数据，使得两组输入数据均在所述外部的传输时钟信号SCK的上升沿同步输出到存储单元6；因此，可以在不改变所述外部时钟信号频率的情况下，实现了输入数据的传输速率加倍；而且同时接受4线输入的数据，两者结合输入速率可达SCK频率的8倍，同时，在芯片内部将数据速率降低，降低功耗的同时也便于后续处理。
本技术方案中，通过对串行接口快闪存储器的I/O 接口进行了改进，从而可以采用双倍的速率与外界数据；双向I/O串行输出的快闪存储器的其它组成部分、各部分之间的传输、控制实现方案、以及与外部的连接方案(比如高电平Vcc、地GND、片选信号CS#、W# 及HOLD#) 可同现有技术，这里不再赘述。
在某些具体实施例中，所述输出上升沿同步单元7包括第十D触发器、第十一D触发器、第十二D触发器、第十三D触发器、第十四D触发器、第十五D触发器、第十六D触发器和第十七D触发器，所述第十D触发器的D端连接存储单元6的数据输出端，第十D触发器的Q端连接输出选择单元9，第十D触发器的CK端连接传输时钟信号SCK；第十一D触发器的D端连接存储单元6的数据输出端，第十一D触发器的Q端连接输出选择单元9，第十一D触发器的CK端连接传输时钟信号SCK；第十二D触发器的D端连接存储单元6的数据输出端，第十二D触发器的Q端连接输出选择单元9，第十二D触发器的CK端连接传输时钟信号SCK；第十三D触发器的D端连接存储单元6的数据输出端，第十三D触发器的Q端连接输出选择单元9，第十三D触发器的CK端连接传输时钟信号SCK；第十四D触发器的D端连接存储单元6的数据输出端，第十四D触发器的Q端连接输出下降沿同步单元8；第十五D触发器的D端连接存储单元6的数据输出端，第十五D触发器的Q端连接输出下降沿同步单元8；第十六D触发器的D端连接存储单元6的数据输出端，第十六D触发器的Q端连接输出下降沿同步单元8；第十七D触发器的D端连接存储单元6的数据输出端，第十七D触发器的Q端连接输出下降沿同步单元8。
在某些具体实施例中，所述输出下降沿同步单元8包括第十八D触发器、第十九D触发器、第二十D触发器和第二十一D触发器，所述第十八D触发器的D端连接输出上升沿同步单元7，第十八D触发器的Q端连接输出选择单元9，第十八D触发器的CK端通过反相器连接传输时钟信号SCK；第十九D触发器的D端连接输出上升沿同步单元7，第十九D触发器的Q端连接输出选择单元9，第十九D触发器的CK端通过反相器连接传输时钟信号SCK；第二十D触发器的D端连接输出上升沿同步单元7，第二十D触发器的Q端连接输出选择单元9，第二十D触发器的CK端通过反相器连接传输时钟信号SCK；第二十一D触发器的D端连接输出上升沿同步单元7，第二十一D触发器的Q端连接输出选择单元9，第二十一D触发器的CK端通过反相器连接传输时钟信号SCK。
在某些具体实施例中，所述输出选择单元9包括第一多路选择器、第二多路选择器、第三多路选择器和第四多路选择器，所述第一多路选择器的A输入端连接输出上升沿同步单元7，第一多路选择器的B输入端连接输出下降沿同步单元8，第一多路选择器的SEL端连接传输时钟信号SCK，第一多路选择器的输出端连接SPI接口模块1的HOLD端；第二多路选择器的A输入端连接输出上升沿同步单元7，第二多路选择器的B输入端连接输出下降沿同步单元8，第二多路选择器的SEL端连接传输时钟信号SCK，第二多路选择器的输出端连接SPI接口模块1的WP端；第三多路选择器的A输入端连接输出上升沿同步单元7，第三多路选择器的B输入端连接输出下降沿同步单元8，第三多路选择器的SEL端连接传输时钟信号SCK，第三多路选择器的输出端连接SPI接口模块1的SO端；第四多路选择器的A输入端连接输出上升沿同步单元7，第四多路选择器的B输入端连接输出下降沿同步单元8，第四多路选择器的SEL端连接传输时钟信号SCK，第四多路选择器的输出端连接SPI接口模块1的SI端。
其中，当所述外部的传输时钟信号SCK为高电平时，输出选择单元9选择所述输出下降沿同步单元8的D触发器Q端数据输出，当所述外部的传输时钟信号SCK为低电平时，选择所述输出上升沿同步单元7的最高4位D触发器Q端数据输出，分别将所述输出数据通过SPI接口模块1输出。
本技术方案中，所述输出上升沿同步单元7的D触发器和所述输出下降沿同步单元8的D触发器将两路数据同步；输出选择单元9的多路选择器MUX在所述传输时钟信号SCK为高电平时，选择所述输出下降沿同步单元8的D触发器Q端的数据输出，当所述传输时钟信号SCK为低电平时，选择所述输出上升沿同步单元7的D触发器Q端的数据输出；在不改变时钟频率的情况下，实现了数据输出的双倍速率。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种高速读取数据的SPI接口的FLASH存储器，其特征在于，包括：
SPI接口模块，用于接收外部的传输时钟信号SCK、输入数据信号，以及输出FLASH存储器内存储单元的数据；
输入上升沿同步单元，在传输时钟信号SCK的上升沿对所述输入数据信号采样，得到第一组数据；
输入下降沿同步单元，在传输时钟信号SCK的下降沿对所述输入数据信号采样，得到第二组数据；
组合单元，接收第一组数据和第二组数据，并对第一组数据和第二组数据进行组合；
同步单元，将组合后的第一组数据和第二组数据进行同步得到同步结果，将同步结果传输至存储单元；
存储单元，根据同步单元传输的同步结果输出对应的数据；
输出上升沿同步单元，在传输时钟信号SCK上升沿对存储单元输出的数据进行同步，并同时将同步后的存储单元输出的数据的高4位数据连接输出选择单元；以及将存储单元输出的数据的低4位数据连接输出输出下降沿同步单元；
输出下降沿同步单元，接收输出上升沿同步单元传输的存储单元输出的数据的低4位数据，在传输时钟信号SCK下降沿对低4位数据进行同步，并同时将同步后的低4位数据连接输出选择单元；
输出选择单元，用于根据所述传输时钟信号SCK在同步后的高4位数据和低4位数据中择一输出至SPI接口模块，通过SPI接口模块最终输出。
2.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述同步单元在所述外部的传输时钟信号SCK 的上升沿将所述同步结果保存进所述存储单元中；或在所述外部的传输时钟信号SCK 的下降沿将所述同步结果保存进所述存储单元中。
3.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述输入上升沿同步单元包括第一D触发器、第二D触发器、第三D触发器和第四D触发器，所述第一D触发器的D端连接SPI接口模块的HOLD端，第一D触发器的Q端连接组合单元，第一D触发器的CK端连接传输时钟信号SCK；第二D触发器的D端连接SPI接口模块的WP端，第二D触发器的Q端连接组合单元，第二D触发器的CK端连接传输时钟信号SCK；第三D触发器的D端连接SPI接口模块的SO端，第三D触发器的Q端连接组合单元，第三D触发器的CK端连接传输时钟信号SCK；第四D触发器的D端连接SPI接口模块的SI端，第四D触发器的Q端连接组合单元，第四D触发器的CK端连接传输时钟信号SCK。
4.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述输入下降沿同步单元包括第五D触发器、第六D触发器、第七D触发器和第八D触发器，所述第五D触发器的D端连接SPI接口模块的HOLD端，第五D触发器的Q端连接组合单元，第五D触发器的CK端通过反相器连接传输时钟信号SCK；第六D触发器的D端连接SPI接口模块的WP端，第六D触发器的Q端连接组合单元，第六D触发器的CK端通过反相器连接传输时钟信号SCK；第七D触发器的D端连接SPI接口模块的SO端，第七D触发器的Q端连接组合单元，第七D触发器的CK端通过反相器连接传输时钟信号SCK；第八D触发器的D端连接SPI接口模块的SI端，第八D触发器的Q端连接组合单元，第八D触发器的CK端通过反相器连接传输时钟信号SCK。
5.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述组合单元采用缓冲器。
6.根据权利要求1、2、5任一所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述同步单元采用第九D触发器，第九D触发器的D端连接组合单元，第九D触发器的CK端连接传输时钟信号SCK，第九D触发器的Q端连接存储单元；所述同步单元的D 端通过组合单元的缓冲器连接所述输入上升沿同步单元和输入下降沿同步单元的Q 端，同步单元的的Q端输出所述同步结果到存储单元。
7.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述输出上升沿同步单元包括第十D触发器、第十一D触发器、第十二D触发器、第十三D触发器、第十四D触发器、第十五D触发器、第十六D触发器和第十七D触发器，所述第十D触发器的D端连接存储单元的数据输出端，第十D触发器的Q端连接输出选择单元，第十D触发器的CK端连接传输时钟信号SCK；第十一D触发器的D端连接存储单元的数据输出端，第十一D触发器的Q端连接输出选择单元，第十一D触发器的CK端连接传输时钟信号SCK；第十二D触发器的D端连接存储单元的数据输出端，第十二D触发器的Q端连接输出选择单元，第十二D触发器的CK端连接传输时钟信号SCK；第十三D触发器的D端连接存储单元的数据输出端，第十三D触发器的Q端连接输出选择单元，第十三D触发器的CK端连接传输时钟信号SCK；第十四D触发器的D端连接存储单元的数据输出端，第十四D触发器的Q端连接输出下降沿同步单元；第十五D触发器的D端连接存储单元的数据输出端，第十五D触发器的Q端连接输出下降沿同步单元；第十六D触发器的D端连接存储单元的数据输出端，第十六D触发器的Q端连接输出下降沿同步单元；第十七D触发器的D端连接存储单元的数据输出端，第十七D触发器的Q端连接输出下降沿同步单元。
8.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述输出下降沿同步单元包括第十八D触发器、第十九D触发器、第二十D触发器和第二十一D触发器，所述第十八D触发器的D端连接输出上升沿同步单元，第十八D触发器的Q端连接输出选择单元，第十八D触发器的CK端通过反相器连接传输时钟信号SCK；第十九D触发器的D端连接输出上升沿同步单元，第十九D触发器的Q端连接输出选择单元，第十九D触发器的CK端通过反相器连接传输时钟信号SCK；第二十D触发器的D端连接输出上升沿同步单元，第二十D触发器的Q端连接输出选择单元，第二十D触发器的CK端通过反相器连接传输时钟信号SCK；第二十一D触发器的D端连接输出上升沿同步单元，第二十一D触发器的Q端连接输出选择单元，第二十一D触发器的CK端通过反相器连接传输时钟信号SCK。
9.根据权利要求1所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，当所述外部的传输时钟信号SCK为高电平时，输出选择单元选择所述输出下降沿同步单元传输过来的数据输出；当所述外部的传输时钟信号SCK为低电平时，输出选择单元选择所述输出上升沿同步单元传输过来的数据输出。
10.根据权利要求1或9任一所述的高速读取数据的SPI接口的FLASH存储器，其特征在于，所述输出选择单元包括第一多路选择器、第二多路选择器、第三多路选择器和第四多路选择器，所述第一多路选择器的A输入端连接输出上升沿同步单元，第一多路选择器的B输入端连接输出下降沿同步单元，第一多路选择器的SEL端连接传输时钟信号SCK，第一多路选择器的输出端连接SPI接口模块的HOLD端；第二多路选择器的A输入端连接输出上升沿同步单元，第二多路选择器的B输入端连接输出下降沿同步单元，第二多路选择器的SEL端连接传输时钟信号SCK，第二多路选择器的输出端连接SPI接口模块的WP端；第三多路选择器的A输入端连接输出上升沿同步单元，第三多路选择器的B输入端连接输出下降沿同步单元，第三多路选择器的SEL端连接传输时钟信号SCK，第三多路选择器的输出端连接SPI接口模块的SO端；第四多路选择器的A输入端连接输出上升沿同步单元，第四多路选择器的B输入端连接输出下降沿同步单元，第四多路选择器的SEL端连接传输时钟信号SCK，第四多路选择器的输出端连接SPI接口模块的SI端。
CN202011604951.1A 2020-12-30 2020-12-30 一种高速读取数据的spi接口的flash存储器 Active CN112542193B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011604951.1A CN112542193B (zh) 2020-12-30 2020-12-30 一种高速读取数据的spi接口的flash存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011604951.1A CN112542193B (zh) 2020-12-30 2020-12-30 一种高速读取数据的spi接口的flash存储器

Publications (2)

Publication Number Publication Date
CN112542193A true CN112542193A (zh) 2021-03-23
CN112542193B CN112542193B (zh) 2023-07-25

Family

ID=75017890

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011604951.1A Active CN112542193B (zh) 2020-12-30 2020-12-30 一种高速读取数据的spi接口的flash存储器

Country Status (1)

Country Link
CN (1) CN112542193B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116580742A (zh) * 2023-07-14 2023-08-11 芯天下技术股份有限公司 Nor flash的复位方法、装置、存储芯片及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524112A (en) * 1992-06-29 1996-06-04 Sharp Kabushiki Kaisha Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore
JPH09196983A (ja) * 1995-11-13 1997-07-31 Matsushita Electric Ind Co Ltd 時間計数回路、パルス変換回路及びｆｍ復調回路
GB9905513D0 (en) * 1998-09-01 1999-05-05 Samsung Electronics Co Ltd A high-speed dual port synchronous memory device
US20020031043A1 (en) * 2000-09-08 2002-03-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070058478A1 (en) * 2005-09-06 2007-03-15 Nec Electronics Corporation Interface circuit
US20100118624A1 (en) * 2008-11-12 2010-05-13 Tetsuya Kaneko Read circuit for semiconductor memory device and semiconductor memory device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524112A (en) * 1992-06-29 1996-06-04 Sharp Kabushiki Kaisha Interface apparatus for transferring k*n-bit data packets via transmission of K discrete n-bit parallel words and method therefore
JPH09196983A (ja) * 1995-11-13 1997-07-31 Matsushita Electric Ind Co Ltd 時間計数回路、パルス変換回路及びｆｍ復調回路
GB9905513D0 (en) * 1998-09-01 1999-05-05 Samsung Electronics Co Ltd A high-speed dual port synchronous memory device
US20020031043A1 (en) * 2000-09-08 2002-03-14 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070058478A1 (en) * 2005-09-06 2007-03-15 Nec Electronics Corporation Interface circuit
US20100118624A1 (en) * 2008-11-12 2010-05-13 Tetsuya Kaneko Read circuit for semiconductor memory device and semiconductor memory device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116580742A (zh) * 2023-07-14 2023-08-11 芯天下技术股份有限公司 Nor flash的复位方法、装置、存储芯片及设备
CN116580742B (zh) * 2023-07-14 2023-09-26 芯天下技术股份有限公司 Nor flash的复位方法、装置、存储芯片及设备

Also Published As

Publication number Publication date
CN112542193B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
CN111736517A (zh) 一种基于多通道adc和fpga的同步采集处理卡***
CN102340316A (zh) 基于fpga的微型空间过采样直流平衡串行解串器
CN106933772A (zh) 基于uart ip核的sci通讯方法
US6772251B1 (en) Bit interleaved data serial interface
EP1958404A2 (en) Alignment and deskew for multiple lanes of serial interconnect
CN104022775A (zh) 一种面向SerDes技术中基于FIFO协议的数字接口电路
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN112542193B (zh) 一种高速读取数据的spi接口的flash存储器
CN113468092B (zh) 高速spi通信装置
EP0334357A2 (en) Pulse insertion circuit
CN114116563B (zh) 基于pcie总线的高速同步串口模块
CN107832249B (zh) 三线实现和带有spi接口外设进行通讯的***及方法
CN107066419B (zh) 可扩展的自适应n×n通道数据通信***
CN115328845B (zh) 一种四线串行外设接口通信协议设计的方法
CN111210861B (zh) 一种快闪存储器
CN115809210A (zh) 一种基于fpga的lvds高速数据交换机
CN111506529B (zh) 一种应用于flash的高速spi指令应答电路
KR100355295B1 (ko) 기지국내 채널 카드와 ｉｆ 보드간 정합 장치 및 방법
CN203071936U (zh) 用于数据记录与回放的装置及***
KR100321981B1 (ko) 클럭지연 보상장치
US10042810B2 (en) Host controller of high-speed data interface with clock-domain crossing
CN220188983U (zh) 一种基于cpld的电平转换与切换装置
CN110661687B (zh) 一种全联通双总线交换平台
CN110012369A (zh) 一种fc光纤卡
CN117009276B (zh) 一种基于axi总线的信号压缩传输的方法、装置及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Applicant before: Paragon Technology (Shenzhen) Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant