CN112531103A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN112531103A
CN112531103A CN201910887712.2A CN201910887712A CN112531103A CN 112531103 A CN112531103 A CN 112531103A CN 201910887712 A CN201910887712 A CN 201910887712A CN 112531103 A CN112531103 A CN 112531103A
Authority
CN
China
Prior art keywords
layer
film
electromagnetic
forming
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910887712.2A
Other languages
English (en)
Other versions
CN112531103B (zh
Inventor
郑二虎
林熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910887712.2A priority Critical patent/CN112531103B/zh
Publication of CN112531103A publication Critical patent/CN112531103A/zh
Application granted granted Critical
Publication of CN112531103B publication Critical patent/CN112531103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体结构及其形成方法,其中方法包括:提供基底;在基底上形成第一电磁膜,部分第一电磁膜表面具有隧道层、以及位于隧道层表面的第二电磁层;在第一电磁膜表面、隧道层侧壁表面以及第二电磁层侧壁表面和顶部表面形成第一介质膜;在位于第二电磁层顶部的第一介质膜表面形成第二介质层;采用第一刻蚀工艺,回刻蚀第一介质膜,直至暴露出第一电磁膜表面,在隧道层侧壁表面、以及第二电磁层顶部表面和侧壁表面形成第一介质层,且第一刻蚀工艺对第一介质膜的刻蚀速率大于对第二介质层的刻蚀速率;以第一介质层和第二介质层为掩膜,刻蚀第一电磁膜,直至暴露出基底表面,形成第一电磁层。所述方法形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体结构及其形成方法。
背景技术
MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力,动态随机存储器(DRAM)的高集成度并且功耗远远的低于DRAM,相对于快闪存储器(Flash),随着使用时间的增加性能不会发生退化。由于MRAM具有的上述特征,其被称为通用存储器(universal memory),被认为能够取代SRAM,DRAM,EEPROM和Flash。
与传统的随机存储器芯片制作技术不同,MRAM中的数据不是以电荷或者电流的形式存储,而是一种磁性状态存储,并且通过测量电阻来感应,不会干扰磁性状态。MRAM采用磁隧道结(MTJ)结构来进行数据存储,一般来说,MRAM单元由一个晶体管(1T)和一个磁性隧道结(MTJ)共同组成一个存储单元,所述的磁隧道结(MTJ)结构包括至少两个电磁层以及用于隔离所述的两个电磁层的绝缘层。电流垂直由一电磁层透过绝缘层流过或“穿过”另一电磁层。其中的一个电磁层是固定磁性层,透过强力固定场将电极固定在特定的方向。而另一电磁层为可自由转动磁性层,将电极保持在其中一方。
然而,现有技术制备的磁性隧道结的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法,以提高形成的半导体结构的性能。
为解决上述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供基底;在所述基底上形成第一电磁膜,部分所述第一电磁膜表面具有隧道层、以及位于隧道层表面的第二电磁层;在所述第一电磁膜表面、隧道层侧壁表面以及第二电磁层侧壁表面和顶部表面形成第一介质膜;在位于第二电磁层顶部的所述第一介质膜表面形成第二介质层,且所述第二介质层和第一介质膜的材料不同;采用第一刻蚀工艺,回刻蚀所述第一介质膜,直至暴露出第一电磁膜表面,在所述隧道层侧壁表面、以及第二电磁层顶部表面和侧壁表面形成第一介质层,且所述第一刻蚀工艺对第一介质膜的刻蚀速率大于对第二介质层的刻蚀速率;以所述第一介质层和第二介质层为掩膜,刻蚀所述第一电磁膜,直至暴露出基底表面,形成第一电磁层。
可选的,所述第二介质层的形成方法包括:在所述第一介质膜表面形成第二介质膜,且所述第二介质膜的材料和第一介质膜的材料不同;在所述第二介质膜表面形成牺牲层,且所述牺牲层暴露出第二介质膜顶部表面;对暴露出的第二介质膜进行改性处理,使位于第一介质膜顶部表面的第二介质膜形成第二介质层,所述第二介质层和位于第一介质膜侧壁表面的第二介质膜的材料不同;形成所述第二介质层之后,采用第二刻蚀工艺去除所述牺牲层;去除所述牺牲层之后,采用第三刻蚀工艺去除位于第一介质膜侧壁表面的第二介质膜。
可选的,所述改性处理的方法包括:对所述暴露出的第二介质膜顶部表面进行等离子体处理,形成所述第二介质层。
可选的,所述第二介质膜的材料包括:金属氮化物、金属氧化物或者金属碳化物。
可选的,所述金属氮化物包括:氮化铝、氮化镁或者氮化银;所述金属氧化物包括:氧化铝、氧化镁或者氧化银;所述金属碳化物包括:碳化钨。
可选的,所述等离子体处理的工艺参数包括:所述气体包括含氢气体或者氦气、一化氧碳或者一氧化硫。
可选的,所述第二介质层的材料包括:金属材料;所述金属材料包括:铝、钨、镁或者银。
可选的,形成所述第二介质膜的工艺包括:化学气相沉积、物理气相沉积或者原子层沉积;所述化学气相沉积、物理气相沉积或者原子层沉积的工艺参数包括:温度范围为20摄氏度~250摄氏度。
可选的,所述第一刻蚀工艺的包括:干法刻蚀工艺、湿法刻蚀工艺或者灰化工艺。
可选的,所述第三刻蚀工艺对第二介质层的刻蚀速率小于对第二介质膜的刻蚀速率。
可选的,所述第三刻蚀工艺为湿法刻蚀工艺;所述湿法刻蚀工艺的参数包括:采用的刻蚀溶液包括稀硫酸溶液或者稀氢氧化钾溶液。
可选的,所述牺牲层的形成方法包括:在所述第二介质膜表面形成牺牲膜,且所述牺牲膜的顶部表面高于第二介质膜顶部表面;平坦化所述牺牲膜,直至暴露出第二介质膜顶部表面,形成所述牺牲层。
可选的,所述牺牲膜的材料和第二介质膜的材料不同;所述牺牲膜的材料包括:无定形硅、无定形碳、多晶硅、氧化硅、含碳氧硅化物或者含碳氧氢硅化物。
可选的,所述第一电磁膜、隧道层以及第二电磁层的形成方法包括:在所述基底上形成第一电磁膜;在所述第一电磁膜表面形成隧道膜;在所述隧道膜表面形成第二电磁膜;刻蚀部分所述第二电磁膜和隧道膜,直至暴露出第一电磁膜表面,在所述基底上形成第一电磁膜、位于部分第一电磁膜表面的隧道层以及位于所述隧道层表面的第二电磁层。
可选的,所述第二电磁层表面还具有掩膜结构;刻蚀部分所述第二电磁膜和隧道膜的方法包括:在所述第二电磁膜表面形成掩膜材料层;在所述掩膜材料层表面形成图形化层,所述图形化层暴露出部分掩膜材料层表面;以所述图形化层为掩膜,刻蚀所述掩膜材料层、第二电磁膜以及隧道膜,直至暴露出第一电磁膜,在所述第一电磁膜表面形成所述隧道层、位于隧道层表面的第二电磁层以及位于第二电磁层表面掩膜结构。
可选的,所述掩膜材料层包括:位于第二电磁膜表面的硬掩膜材料层、位于所述硬掩膜材料层表面的的有机材料层以及位于有机材料层表面的抗反射层。
可选的,刻蚀部分所述第二电磁膜和隧道膜的工艺为反应离子刻蚀工艺;所述反应离子刻蚀工艺的参数包括:采用的气体包括一氧化碳、氨气或者羟基甲烷,流量为5标准毫升/分钟~100标准毫升/分钟,源功率为400瓦-1200瓦,偏置功率为0瓦~500瓦,时间为30秒~300秒。
可选的,刻蚀所述第一电磁膜的工艺为反应离子刻蚀工艺;所述反应离子刻蚀工艺的参数包括:采用的气体包括一氧化碳、氨气或者羟基甲烷,流量为5标准毫升/分钟~100标准毫升/分钟,源功率为400瓦-1200瓦,偏置功率为0瓦~500瓦,时间为30秒~300秒。
可选的,所述第一介质层的材料包括:氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅中的一种或者几种组合。
相应的,本发明技术方案还提供一种采用上述任一项方法形成的半导体结构。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
本发明技术方案提供的半导体结构的形成方法中,由于所述第二介质层位于第二电磁层上的第一介质膜表面,且所述第二介质层和第一介质膜的材料不同。在采用第一刻蚀工艺,回刻蚀所述第一介质膜的过程中,所述第一刻蚀工艺对第一介质膜的刻蚀速率大于对第二介质层的刻蚀速率,使得所述第二介质层能够保护位于第二电磁层上的第一介质膜,从而去除位于第一电磁膜表面的第一介质膜的同时,不会对位于第二电磁层上的第一介质膜造成刻蚀损伤,使得在垂直于基底表面方向上,所述第一介质膜顶部不会被刻蚀,从而形成的第一介质层的整个侧壁平整,即,所述第一介质层具有较好的垂直外形。进而以所述第一介质层和第二介质层为掩膜,刻蚀所述第一电磁膜的过程中,整个侧壁平整的第一介质层有利于图形转移的准确性,使得形成的第一电磁层的侧壁较好地垂直于基底表面。所述第一电磁层的侧壁较好地垂直于基底表面,有利于避免相邻磁隧道结之间的距离过小,能够有效降低对相邻磁隧道结造成干扰或者造成电短路,从而在高密度的情况下也能够满足工艺需要,有利于器件集成度的提高,使得形成的半导体结构的性能较好。
进一步,通过所述改性处理,能够使暴露出的第二介质膜的材料发生改变,从而在第二电磁层上形成第二介质层,且所述第二介质层和位于第一介质膜表面的第二介质膜的材料不同。进而,通过第三刻蚀工艺,能够去除第二介质膜的同时,不会对第二介质层造成刻蚀损伤,使得所述第二介质层有利于后续形成第一介质层的步骤,使得形成的半导体结构的性能较好。
附图说明
图1至图4是一种半导体结构的形成方法各步骤的结构示意图;
图5至图15是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述,现有半导体结构的性能较差。
以下结合附图进行详细说明,半导体结构的性能较差的原因,图1至图4是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1,提供基底100,所述基底100上具有第一电磁膜110、位于第一电磁膜110表面的隧道膜120、以及位于隧道膜120表面的第二电磁膜130。
请参考图2,在所述第二电磁膜130表面形成掩膜层140,且所述掩膜层140暴露出部分第二电磁膜表面130;以所述掩膜层140为掩膜,刻蚀所述第二电磁膜130和隧道膜120,直至暴露出第一电磁膜110表面,在所述基底100上形成隧道层121和第二电磁层131。
请参考图3,形成所述隧道层121和第二电磁层131之后,在所述隧道层121侧壁表面、第二电磁层131侧壁表面以及掩膜层140顶部表面和侧壁表面形成介质层150,且介质层150暴露出第一电磁膜110表面。
请参考图4,以所述掩膜层140和介质层150为掩膜,对所述第一电磁膜110进行刻蚀,直至暴露出基底100表面,在所述基底100上形成第一电磁层111。
上述方法中,通过形成所述隧道层121和第二电磁层131之后,在隧道层121侧壁表面、第二电磁层131侧壁表面以及掩膜层140侧壁表面形成介质层150,所述介质层150能够保护第二电磁层131和隧道层121,从而在后续刻蚀第一电磁膜110形成第一电磁层111的过程中,能够避免对第二电磁层131和隧道层121造成刻蚀损伤。并且,所述第一电磁层111、隧道层121以及第二电磁层131共同构成磁隧道结,进而使得形成的磁隧道结的性能较好。
然而,所述介质层150的形成方法包括:在隧道层121侧壁表面、第二电磁层131侧壁表面以及掩膜层140顶部表面和侧壁表面形成介质膜(图中未示出),且所述介质膜覆盖第一电磁膜110表面;回刻蚀所述介质膜,直至暴露出第一电磁膜110表面和掩膜层140顶部表面,形成所述介质层150。
通常所述第一电磁膜110和第二电磁膜130的材料的耐高温性较差,因此,需要在较低的温度下形成所述介质膜,以保证形成的第一电磁层111和第二电磁层131具有较好的磁性。然而,由于较低温度下形成的所述介质膜的致密性较差,导致所述介质膜的耐刻蚀性较差,使得回刻蚀所述介质膜后形成的介质层150的顶部较倾斜,形貌较差。进而,后续以所述介质层150和掩膜层140为掩膜,刻蚀所述第一电磁膜110,所述介质层150在刻蚀过程中越来越倾斜,使得形成的第一电磁层111的倾斜度较大,形貌较差,导致相邻隧道结之间的距离较小,容易使相邻磁隧道结之间发生干扰,甚至电短路,进而使形成的半导体结构的性能较差。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图15是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5,提供基底200。
在本实施例中,所述基底200包括衬底(图中未示出)以及位于衬底表面的器件层(图中未示出)。所述器件层可以包括器件结构,例如,PMOS晶体管、NMOS晶体管。所述器件层还可以包括与器件结构电连接的互联结构,以及包围所述器件结构与所述互联结构的绝缘层。
所述基底200的材料为半导体材料。在本实施例中,所述基底200的材料为硅。在其他实施例中,所述第一基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中,Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在所述基底上形成第一电磁膜,部分所述第一电磁膜表面具有隧道层、以及位于隧道层表面的第二电磁层,具体形成所述第一电磁膜、隧道层以及第二电磁层的过程请参考图6至图7。
请参考图6,在所述基底200上形成第一电磁膜210;在所述第一电磁膜210表面形成隧道膜220;在所述隧道膜220表面形成第二电磁膜230。
所述第一电磁膜210为后续形成第一电磁层提供材料,所述隧道膜220为后续形成隧道层提供材料,所述第二电磁膜230为后续形成第二电磁层提供材料。
所述第一电磁膜210的材料包括:铁、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中,所述第一电磁膜210的材料为钴铁硼。
所述隧道膜220的材料包括:氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。
在本实施例中,所述隧道层220的材料为氧化镁。
所述第二电磁膜230的材料包括:铁、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。
在本实施例中,所述第二电磁膜230的材料为钴铁硼。
在本实施例中,形成所述第二电磁膜230之后,还包括:在所述第二电磁膜230表面形成掩膜材料层240。
所述掩膜材料层240包括:位于第二电磁膜230表面的硬掩膜材料层241、位于所述硬掩膜材料层241表面的有机材料层242以及位于有机材料层242表面的抗反射层243。
在本实施例中,所述硬掩膜材料层241为单层结构;在其他实施例中,所述硬掩膜材料层还可以为堆叠结构。
所述硬掩膜材料层241的作用在于,一方面,作为刻蚀停止层;另一方面,所述硬掩膜材料层241的材料为硬掩膜材料,因此,所述硬掩膜材料层241的刻蚀损耗较小,有利于提高图形转移的稳定性。
所述有机材料层242的材料包括:含碳氧的有机材料。
所述抗反射层243能够减弱形成图形化层过程中发生的反射,以实现图***转移。
请参考图7,刻蚀部分所述第二电磁膜230和隧道膜220,直至暴露出第一电磁膜210表面,在所述基底200上形成位于部分第一电磁膜210表面的隧道层221以及位于所述隧道层221表面的第二电磁层231。
在本实施例中,具体的,刻蚀部分所述第二电磁膜230和隧道膜220的方法包括:在所述掩膜材料层240表面形成图形化层(图中未示出),所述图形化层暴露出部分掩膜材料层240表面;以所述图形化层为掩膜,刻蚀所述掩膜材料层240、第二电磁膜230以及隧道膜220,直至暴露出第一电磁膜210,在部分所述第一电磁膜210表面形成所述隧道层221、位于隧道层221表面的第二电磁层231以及位于第二电磁层表面掩膜结构244。
刻蚀部分所述第二电磁膜230和隧道膜220的工艺为反应离子刻蚀工艺;所述反应离子刻蚀工艺的参数包括:采用的气体包括一氧化碳、氨气或者羟基甲烷,流量为5标准毫升/分钟~100标准毫升/分钟,源功率为400瓦-1200瓦,偏置功率为0瓦~500瓦,时间为30秒~300秒。
请参考图8,在所述第一电磁膜210表面、隧道层221侧壁表面以及第二电磁层231侧壁表面和顶部表面形成第一介质膜250。
在本实施例中,所述第一介质膜250还位于掩膜结构244的顶部表面和侧壁表面。
所述第一介质膜250用于为后续形成第一介质层提供材料。
所述第一介质膜250的材料包括:氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅中的一种或者几种组合。
在本实施例中,第一介质膜250的材料为氮化硅。
形成所述第一介质膜250的工艺包括:化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺;所述化学气相沉积、物理气相沉积或者原子层沉积的工艺参数包括:温度范围为20摄氏度~250摄氏度。
选择所述温度范围形成所述第一介质膜250的原因在于:若所述温度低于20摄氏度,则温度太低的沉积工艺形成的第一介质膜250的致密性很差,使得所述第一介质膜250不能对已形成的隧道层221侧壁表面和第二磁隧道层231侧壁表面起到能较好的保护作用,另一方面,所述第一介质膜250的致密性较差,后续形成的第一介质层的致密性较差,因此,后续以第一介质层为掩膜刻蚀第一电磁膜210进行图形转移的过程中,不利于图形转移的准确性;若所述温度大于250摄氏度,则容易对第一电磁膜210和第二电磁层231的材料造成影响,导致后续形成的第一电磁层和第二电磁层231的磁性降低,使得形成的半导体结构的性能较差。
形成所述第一介质膜之后,在位于第二电磁层顶部的所述第一介质膜表面形成第二介质层,且所述第二介质层和第一介质膜的材料不同,具体形成所述第二介质层的过程请参考图9至图12。
请参考图9,在所述第一介质膜250表面形成第二介质膜260,且所述第二介质膜260的材料和第一介质膜250的材料不同。
所述第二介质膜260的材料包括:金属氮化物、金属氧化物或者金属碳化物。
所述金属氮化物包括:氮化铝、氮化镁或者氮化银;所述金属氧化物包括:氧化铝、氧化镁或者氧化银;所述金属碳化物包括:碳化钨。
在本实施例中,所述第二介质膜260的材料为氮化铝。
形成所述第二介质膜260的工艺包括:化学气相沉积、物理气相沉积或者原子层沉积。
所述化学气相沉积、物理气相沉积或者原子层沉积的工艺参数包括:温度范围为20摄氏度~250摄氏度。
在本实施例中,形成所述第二介质膜260的材料为原子层沉积工艺。
请参考图10,形成所述第二介质膜260之后,在所述第二介质膜260表面形成牺牲膜270,且所述牺牲膜270的顶部表面高于第二介质膜260顶部表面。
所述牺牲膜270的材料和第二介质膜260的材料不同;所述牺牲膜270的材料包括:无定形硅、无定形碳、多晶硅、氧化硅、含碳氧硅化物或者含碳氧氢硅化物。
在本实施例中,所述牺牲膜270的材料为无定形碳。
形成所述牺牲膜270的工艺包括:化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺;所述化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺的温度范围为20摄氏度~250摄氏度。
请参考图11,平坦化所述牺牲膜270,直至暴露出第二介质膜260顶部表面,形成所述牺牲层271。
所述牺牲层271用于保护第二介质膜260的侧壁表面,使得后续只对第二介质膜260的顶部进行改性处理。
平坦化所述牺牲膜270的工艺包括:化学机械研磨工艺或者回刻蚀工艺。
在本实施例中,平坦化所述牺牲膜270的工艺为化学机械研磨工艺。
所述牺牲层271由平坦化所述牺牲膜270而形成,相应的,所述牺牲层271的材料包括:无定形硅、无定形碳、多晶硅、氧化硅、含碳氧硅化物或者含碳氧氢硅化物。在本实施例中,所述牺牲层271的材料为无定形碳。
请参考图12,形成所述牺牲层271之后,对暴露出的第二介质膜260进行改性处理,使位于第一介质膜250顶部表面的第二介质膜260形成第二介质层261,所述第二介质层261和位于第一介质膜250侧壁表面的第二介质膜260的材料不同。
所述改性处理的方法包括:对所述暴露出的第二介质膜260顶部表面进行等离子体处理,形成所述第二介质层261。
所述等离子体处理的工艺参数包括:采用的气体具有还原性;所述气体包括含氢气体或者氦气、一化氧碳或者一氧化硫。
在本实施例中,所述等离子体处理的工艺参数包括:采用的气体包括氢气,所述氢气的流量为10标准毫升/分钟~200标准毫升/分钟,温度为200摄氏度~600摄氏度,压强为3毫托~20毫托,源功率为100瓦~1500瓦,偏置功率为0瓦~200瓦,时间为6秒~60秒。
由于位于所述第一介质膜250侧壁表面的第二介质膜260被牺牲层271所覆盖,所述改性处理不会对其造成影响,因此,位于第一介质膜260侧壁表面的第二介质膜260的材料不变。
在本实施例中,所述改性处理之后,位于第一介质膜250侧壁表面的第二介质膜260的材料为氮化铝,位于第一介质膜250顶部的第二介质层261的材料为铝,即所述第二介质层261和第二介质膜260的材料不同,使得后续的刻蚀工艺能够对所述第二介质层261和第二介质膜260具有刻蚀选择性。
请参考图13,形成所述第二介质层261之后,采用第二刻蚀工艺去除所述牺牲层271;去除所述牺牲层271之后,采用第三刻蚀工艺去除位于第一介质膜250侧壁表面的第二介质膜260。
所述第二刻蚀工艺包括:干法刻蚀工艺、湿法刻蚀工艺或者灰化工艺。
在本实施例中,所述牺牲层271的材料为无定形碳,因此采用灰化工艺去除所述牺牲层271。所述灰化工艺操作简易,易于节省时间。
通过所述改性处理,能够使暴露出的第二介质膜260的材料发生改变,从而在第二电磁层231上形成第二介质层261,且所述第二介质层261和位于第一介质膜250侧壁表面的第二介质膜260的材料不同。进而,通过第三刻蚀工艺,能够去除第二介质膜的260同时,不会对第二介质层261造成刻蚀损伤,使得所述第二介质层261有利于后续形成第一介质层的步骤,使得形成的半导体结构的性能较好。
所述第三刻蚀工艺对第二介质层261的刻蚀速率小于对第二介质膜260的刻蚀速率,使得去除第二介质膜260的同时,所述第二介质层261不会受到较大刻蚀损伤,使得所述第二介质层261能够对位于第二介质层261底部表面的第一介质膜250起到保护作用。
所述第三刻蚀工艺包括:干法刻蚀工艺或者湿法刻蚀工艺中的一种或者两种组合。
在本实施例中,所述第三刻蚀工艺的为湿法刻蚀工艺;所述湿法刻蚀工艺的参数包括:采用的刻蚀溶液包括稀硫酸溶液或者稀氢氧化钾溶液。
请参考图14,去除位于第一介质膜250侧壁表面的第二介质膜260之后,采用第一刻蚀工艺,回刻蚀所述第一介质膜250,直至暴露出第一电磁膜210表面,在所述隧道层221侧壁表面、以及第二电磁层231顶部表面和侧壁表面形成第一介质层251,且所述第一刻蚀工艺对第一介质膜250的刻蚀速率大于对第二介质层261的刻蚀速率。
所述第一刻蚀工艺包括:干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中,所述第一刻蚀工艺为各向异性的干法刻蚀工艺;所述各向异性的干法刻蚀的工艺参数包括:采用的气体包括氩气、氦气、氮气或者CxHyFz,且x+y+z=5,(x大于1的自然数,y为大于1的自然数,z为大于1的自然数)。
由于所述第二介质层261位于第二电磁层231上的第一介质膜250表面,且所述第二介质层261和第一介质膜250的材料不同。在采用第一刻蚀工艺,回刻蚀所述第一介质膜250的过程中,所述第一刻蚀工艺对第一介质膜250的刻蚀速率大于对第二介质层261的刻蚀速率,使得所述第二介质层261能够保护位于第二电磁层231上的第一介质膜250,从而去除位于第一电磁膜230表面的第一介质膜250的同时,不会对位于第二电磁层231上的第一介质膜250造成刻蚀损伤,使得在垂直于基底200表面方向上,所述第一介质膜250顶部不容易被刻蚀,从而形成的第一介质层251的整个侧壁平整,即,所述第一介质层251具有较好的垂直外形。进而后续以所述第一介质层251和第二介质层261为掩膜,刻蚀所述第一电磁膜210的过程中,整个侧壁平整的第一介质层251有利于图形转移的准确性,使得形成的第一电磁层211的侧壁较好地垂直于基底表面,使得形成的半导体结构的性能较好。
请参考图15,以所述第一介质层251和第二介质层261为掩膜,刻蚀所述第一电磁膜210,直至暴露出基底200表面,形成第一电磁层211。
刻蚀所述第一电磁膜210的工艺为反应离子刻蚀工艺;所述反应离子刻蚀工艺的参数包括:采用的气体包括一氧化碳、氨气或者羟基甲烷,气体流量为5标准毫升/分钟~100标准毫升/分钟,源功率为400瓦~1200瓦,偏置功率为0瓦~500瓦,时间为30秒~300秒。
由于所述第一介质层251的整个侧壁平整,即,所述第一介质层251具有较好的垂直外形。进而以所述第一介质层251和第二介质层261为掩膜,刻蚀所述第一电磁膜210的过程中,整个侧壁平整的第一介质层251有利于图形转移的准确性,使得形成的第一电磁层211的侧壁较好地垂直于基底200表面,使得形成的半导体结构的性能较好。
由于所述第一电磁层211、隧道层221以及第二电磁层231形成磁隧道结,当第一电磁层211的侧壁较好地垂直于基底200表面时,有利于避免相邻磁隧道结之间的距离过小,能够有效降低对相邻磁隧道结造成干扰或者造成电短路,从而在高密度的情况下也能够满足工艺需要,有利于器件集成度的提高,使得形成的半导体结构的性能较好。
相应的,本发明实施例还提供一种采用上述方法形成的半导体结构。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法,其特征在于,包括:
提供基底;
在所述基底上形成第一电磁膜,部分所述第一电磁膜表面具有隧道层、以及位于隧道层表面的第二电磁层;
在所述第一电磁膜表面、隧道层侧壁表面以及第二电磁层侧壁表面和顶部表面形成第一介质膜;
在位于第二电磁层顶部的所述第一介质膜表面形成第二介质层,且所述第二介质层和第一介质膜的材料不同;
采用第一刻蚀工艺,回刻蚀所述第一介质膜,直至暴露出第一电磁膜表面,在所述隧道层侧壁表面、以及第二电磁层顶部表面和侧壁表面形成第一介质层,且所述第一刻蚀工艺对第一介质膜的刻蚀速率大于对第二介质层的刻蚀速率;
以所述第一介质层和第二介质层为掩膜,刻蚀所述第一电磁膜,直至暴露出基底表面,形成第一电磁层。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第二介质层的形成方法包括:在所述第一介质膜表面形成第二介质膜,且所述第二介质膜的材料和第一介质膜的材料不同;在所述第二介质膜表面形成牺牲层,且所述牺牲层暴露出第二介质膜顶部表面;对暴露出的第二介质膜进行改性处理,使位于第一介质膜顶部表面的第二介质膜形成第二介质层,所述第二介质层和位于第一介质膜侧壁表面的第二介质膜的材料不同;形成所述第二介质层之后,采用第二刻蚀工艺去除所述牺牲层;去除所述牺牲层之后,采用第三刻蚀工艺去除位于第一介质膜侧壁表面的第二介质膜。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述改性处理的方法包括:对所述暴露出的第二介质膜顶部表面进行等离子体处理,形成所述第二介质层。
4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第二介质膜的材料包括:金属氮化物、金属氧化物或者金属碳化物。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,所述金属氮化物包括:氮化铝、氮化镁或者氮化银;所述金属氧化物包括:氧化铝、氧化镁或者氧化银;所述金属碳化物包括:碳化钨。
6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述等离子体处理的工艺参数包括:采用的气体具有还原性;所述气体包括含氢气体或者氦气、一化氧碳或者一氧化硫。
7.如权利要求1或者6所述的半导体结构的形成方法,其特征在于,所述第二介质层的材料包括:金属材料;所述金属材料包括:铝、钨、镁或者银。
8.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述第二介质膜的工艺包括:化学气相沉积、物理气相沉积或者原子层沉积;所述化学气相沉积、物理气相沉积或者原子层沉积的工艺参数包括:温度范围为20摄氏度~250摄氏度。
9.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第二刻蚀工艺的包括:干法刻蚀工艺、湿法刻蚀工艺或者灰化工艺。
10.如权利要求2所述的半导体结构的形成方法,其特征在于,所述第三刻蚀工艺对第二介质层的刻蚀速率小于对第二介质膜的刻蚀速率。
11.如权利要求10述的半导体结构的形成方法,其特征在于,所述第三刻蚀工艺为湿法刻蚀工艺;所述湿法刻蚀工艺的参数包括:采用的刻蚀溶液包括稀硫酸溶液或者稀氢氧化钾溶液。
12.如权利要求2所述的半导体结构的形成方法,其特征在于,所述牺牲层的形成方法包括:在所述第二介质膜表面形成牺牲膜,且所述牺牲膜的顶部表面高于第二介质膜顶部表面;平坦化所述牺牲膜,直至暴露出第二介质膜顶部表面,形成所述牺牲层。
13.如权利要求12所述的半导体结构的形成方法,其特征在于,所述牺牲膜的材料和第二介质膜的材料不同;所述牺牲膜的材料包括:无定形硅、无定形碳、多晶硅、氧化硅、含碳氧硅化物或者含碳氢氧硅化物。
14.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一电磁膜、隧道层以及第二电磁层的形成方法包括:在所述基底上形成第一电磁膜;在所述第一电磁膜表面形成隧道膜;在所述隧道膜表面形成第二电磁膜;刻蚀部分所述第二电磁膜和隧道膜,直至暴露出第一电磁膜表面,在所述基底上形成第一电磁膜、位于部分第一电磁膜表面的隧道层以及位于所述隧道层表面的第二电磁层。
15.如权利要求14所述的半导体结构的形成方法,其特征在于,所述第二电磁层表面还具有掩膜结构;刻蚀部分所述第二电磁膜和隧道膜的方法包括:在所述第二电磁膜表面形成掩膜材料层;在所述掩膜材料层表面形成图形化层,所述图形化层暴露出部分掩膜材料层表面;以所述图形化层为掩膜,刻蚀所述掩膜材料层、第二电磁膜以及隧道膜,直至暴露出第一电磁膜,在所述第一电磁膜表面形成所述隧道层、位于隧道层表面的第二电磁层以及位于第二电磁层表面掩膜结构。
16.如权利要求15所述的半导体结构的形成方法,其特征在于,所述掩膜材料层包括:位于第二电磁膜表面的硬掩膜材料层、位于所述硬掩膜材料层表面的有机材料层以及位于有机材料层表面的抗反射层。
17.如权利要求14所述的半导体结构的形成方法,其特征在于,刻蚀部分所述第二电磁膜和隧道膜的工艺为反应离子刻蚀工艺;所述反应离子刻蚀工艺的参数包括:采用的气体包括一氧化碳、氨气或者羟基甲烷,流量为5标准毫升/分钟~100标准毫升/分钟,源功率为400瓦-1200瓦,偏置功率为0瓦~500瓦,时间为30秒~300秒。
18.如权利要求1所述的半导体结构的形成方法,其特征在于,刻蚀所述第一电磁膜的工艺为反应离子刻蚀工艺;采用的气体包括一氧化碳、氨气或者羟基甲烷,气体流量为5标准毫升/分钟~100标准毫升/分钟,源功率为400瓦~1200瓦,偏置功率为0瓦~500瓦,时间为30秒~300秒。
19.如权利要求1所述的半导体结构的形成方法,其特征在于,所述第一介质层的材料包括:氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅中的一种或者几种组合。
20.一种采用上述权利要求1至19任一项方法形成的半导体结构。
CN201910887712.2A 2019-09-19 2019-09-19 半导体结构及其形成方法 Active CN112531103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910887712.2A CN112531103B (zh) 2019-09-19 2019-09-19 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910887712.2A CN112531103B (zh) 2019-09-19 2019-09-19 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN112531103A true CN112531103A (zh) 2021-03-19
CN112531103B CN112531103B (zh) 2023-05-26

Family

ID=74974196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910887712.2A Active CN112531103B (zh) 2019-09-19 2019-09-19 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN112531103B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090130779A1 (en) * 2007-11-20 2009-05-21 Qualcomm Incorporated Method of Forming a Magnetic Tunnel Junction Structure
US20130052752A1 (en) * 2011-08-30 2013-02-28 Kimihiro Satoh Mram etching processes
US20130069184A1 (en) * 2011-09-20 2013-03-21 Kabushiki Kaisha Toshiba Magnetoresistive element and producing method thereof
US20140284736A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Magnetoresistive effect element and method of manufacturing magnetoresistive effect element
CN104518081A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 磁性隧道结的形成方法
US20150102006A1 (en) * 2013-10-15 2015-04-16 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US20150287910A1 (en) * 2014-04-02 2015-10-08 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (mtj) etch
US20160225981A1 (en) * 2015-02-04 2016-08-04 Everspin Technologies, Inc. Magnetoresistive Stack/Structure and Method of Manufacturing Same
US20170084828A1 (en) * 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive Random Access Memory Cell And Fabricating The Same
US20170148976A1 (en) * 2015-11-24 2017-05-25 International Business Machines Corporation Structure and method to reduce shorting and process degradation in stt-mram devices
US20170324031A1 (en) * 2014-11-27 2017-11-09 Samsung Electronics Co., Ltd. Magnetic random access memory devices and methods of manufacturing the same
US20180033957A1 (en) * 2016-07-26 2018-02-01 Shanghai CiYu Information Technologies Co., LTD Method to make magnetic ramdom accesss memroy array with small footprint
CN109065480A (zh) * 2018-08-03 2018-12-21 江苏鲁汶仪器有限公司 一种磁隧道结刻蚀方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090130779A1 (en) * 2007-11-20 2009-05-21 Qualcomm Incorporated Method of Forming a Magnetic Tunnel Junction Structure
US20130052752A1 (en) * 2011-08-30 2013-02-28 Kimihiro Satoh Mram etching processes
US20130069184A1 (en) * 2011-09-20 2013-03-21 Kabushiki Kaisha Toshiba Magnetoresistive element and producing method thereof
US20140284736A1 (en) * 2013-03-22 2014-09-25 Kabushiki Kaisha Toshiba Magnetoresistive effect element and method of manufacturing magnetoresistive effect element
CN104518081A (zh) * 2013-09-29 2015-04-15 中芯国际集成电路制造(上海)有限公司 磁性隧道结的形成方法
US20150102006A1 (en) * 2013-10-15 2015-04-16 Everspin Technologies, Inc. Isolation of magnetic layers during etch in a magnetoresistive device
US20150287910A1 (en) * 2014-04-02 2015-10-08 Qualcomm Incorporated Replacement conductive hard mask for multi-step magnetic tunnel junction (mtj) etch
US20170324031A1 (en) * 2014-11-27 2017-11-09 Samsung Electronics Co., Ltd. Magnetic random access memory devices and methods of manufacturing the same
US20160225981A1 (en) * 2015-02-04 2016-08-04 Everspin Technologies, Inc. Magnetoresistive Stack/Structure and Method of Manufacturing Same
US20170084828A1 (en) * 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive Random Access Memory Cell And Fabricating The Same
CN106549102A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 磁阻式随机存取存储器单元及其制造方法
US20170148976A1 (en) * 2015-11-24 2017-05-25 International Business Machines Corporation Structure and method to reduce shorting and process degradation in stt-mram devices
US20180033957A1 (en) * 2016-07-26 2018-02-01 Shanghai CiYu Information Technologies Co., LTD Method to make magnetic ramdom accesss memroy array with small footprint
CN109065480A (zh) * 2018-08-03 2018-12-21 江苏鲁汶仪器有限公司 一种磁隧道结刻蚀方法

Also Published As

Publication number Publication date
CN112531103B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
US9559294B2 (en) Self-aligned magnetoresistive random-access memory (MRAM) structure for process damage minimization
US9362490B1 (en) Method of patterning MTJ cell without sidewall damage
CN108232009B (zh) 一种制作磁性随机存储器的方法
CN108242502B (zh) 一种制备磁性隧道结的方法
US11856866B2 (en) Magnetic tunnel junction devices
KR20060009862A (ko) Mram 장치들의 전자기 소자들의 상부의 도전 층들을접촉하는 방법
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
CN109713006B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
US20130277778A1 (en) Magnetoresistive random access memory device and method of making same
CN109545744B (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
US20210104663A1 (en) Novel Integration Scheme for Three Terminal Spin-Orbit-Torque (SOT) Switching Devices
US8574927B2 (en) Magnetic tunnel junction device and its fabricating method
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN105762114B (zh) 半导体结构的形成方法
CN112635659B (zh) 半导体结构及其形成方法
CN107437581B (zh) 一种以氧化钽为硬掩模的磁性隧道结的制备方法
CN112951985A (zh) 半导体结构及其形成方法
CN112531103B (zh) 半导体结构及其形成方法
US8477531B2 (en) Spin torque transfer magnetoresistive random access memory in disk base with reduced threshold current
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN113838883A (zh) 半导体结构及半导体结构的形成方法
CN108735893B (zh) 一种磁性随机存储器底电极接触及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant