CN112531013B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112531013B
CN112531013B CN202010961813.2A CN202010961813A CN112531013B CN 112531013 B CN112531013 B CN 112531013B CN 202010961813 A CN202010961813 A CN 202010961813A CN 112531013 B CN112531013 B CN 112531013B
Authority
CN
China
Prior art keywords
trench
current sensing
layer
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010961813.2A
Other languages
English (en)
Other versions
CN112531013A (zh
Inventor
菅原胜俊
香川泰宏
福井裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112531013A publication Critical patent/CN112531013A/zh
Application granted granted Critical
Publication of CN112531013B publication Critical patent/CN112531013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提高具有沟槽型的开关元件以及电流感测元件的半导体装置的耐压能力。半导体装置具有在有源区域(101)形成的沟槽型的开关元件和在电流感测区域(102)形成的沟槽型的电流感测元件。在埋入了开关元件的栅极电极(7a)的沟槽(5a)、埋入了电流感测元件的栅极电极(7b)的沟槽(5b)以及形成于有源区域(101)与电流感测区域(102)的边界部分处的沟槽(5c)的下方，分别形成有保护层(8a)、(8b)、(8c)。有源区域(101)与电流感测区域(102)的边界部分的保护层(8c)具有在从有源区域(101)朝向电流感测区域(102)的方向将保护层(8c)截断的截断部(15)。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，特别涉及具有沟槽型的开关元件以及电流感测元件的半导体装置。
背景技术
在功率电子设备中，作为对向电动机等负载的电力供给进行控制的开关元件，广泛使用IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal OxideSemiconductor Field Effect Transistor)等绝缘栅型半导体装置。作为功率控制用纵型MOSFET之一，存在具有将栅极电极埋入至半导体层的构造的沟槽型MOSFET。
功率控制用MOSFET以重复成为大电流小电压的导通状态和成为小电流大电压的截止状态的方式进行动作。MOSFET为导通状态时的损耗即导通损耗由漏极-源极间的电流和MOSFET的导通电阻决定。沟槽型MOSFET与平面型MOSFET相比，能够增大沟道宽度密度，因此能够减小每单位面积的导通电阻。并且，在使用SiC那样的六方晶系的材料形成沟槽型MOSFET的情况下，由于电流路径与载流子迁移率高的a轴方向一致，因此能够期待导通电阻的大幅降低。
但是，就沟槽型MOSFET而言，存在电场容易集中于沟槽底部、容易因电场集中而导致栅极氧化膜的损坏的问题。因此，就沟槽型MOSFET而言，抑制电场向沟槽底部集中是重要的。例如，在下述专利文献1中公开了在MOSFET的沟槽底部设置具有与漂移层相反的导电型的保护层的技术。通过在沟槽底部设置保护层，从而能够使耗尽层从保护层向漂移层扩展，降低施加于沟槽底部的电场。
通常的功率控制用MOSFET具有：有源区域，在该有源区域并联连接地配置多个MOSFET的单位元件即MOSFET单元，该有源区域承担导通状态下的电流导通；以及外周区域，其以将有源区域的周围包围的方式设置，在该外周区域配置保护环、金属配线等。在有源区域与外周区域的边界部分，电场分布变得异常，根据外周区域的形状，该异常的电场分布成为使MOSFET的耐压能力降低的原因。在专利文献1中还公开了如下技术，即，通过在外周区域也与有源区域同样地设置沟槽以及保护层，从而使MOSFET整体的电场分布平坦化，提高MOSFET的耐压能力。
另外，在由于某种原因，由MOSFET驱动的负载成为短路状态的情况下，MOSFET有时瞬间成为大电流大电压的状态。在该状态下，MOSFET有可能由于大功率所引起的发热而损坏。作为防止该MOSFET的损坏的方法，有对流过MOSFET的电流进行监视、在产生过电流时使MOSFET成为截止状态的方法。作为对流过MOSFET的电流进行监视的技术，广泛公知有使被称为电流感测的元件搭载于MOSFET的技术。
电流感测元件是通过将一部分MOSFET单元与有源区域电分离而得到的，通过使流过MOSFET的电流的一部分流向过电流检测电路，从而有助于过电流的检测。下面，将作为电流感测元件而使用的MOSFET单元称为“电流感测单元”，将配置电流感测单元的区域称为“电流感测区域”。此外，只要没有特别说明，“MOSFET单元”不是指电流感测单元，而是指有源区域的MOSFET单元。
通常，电流感测区域与有源区域一起设置于被外周区域包围的区域内。另外，电流感测单元和MOSFET单元共享漏极电极，但电流感测单元的源极电极与MOSFET单元的源极电极绝缘。其理由是，如果电流感测单元的源极电极与MOSFET单元的源极电极电连接，则流过有源区域的电流的一部分流入电流感测区域而成为噪声，不能正确地对过电流进行检测。
专利文献1：日本专利第6099749号公报
在将电流感测元件搭载于半导体装置的情况下，在配置电流感测单元的电流感测区域与配置MOSFET单元的有源区域的边界部分，与有源区域和外周区域的边界部分同样地，电场分布容易变得异常，该异常的电场分布有可能成为使MOSFET的耐压能力降低的原因。
发明内容
本发明就是为了解决以上那样的课题而提出的，其目的在于，提高具有沟槽型的开关元件以及电流感测元件的半导体装置的耐压能力。
本发明所涉及的半导体装置具有：半导体层，其形成有第1导电型的漂移层；沟槽型的开关元件，其在以到达所述漂移层的方式形成于所述半导体层的第1沟槽内埋入有栅极电极；沟槽型的电流感测元件，其在以到达所述漂移层的方式形成于所述半导体层的第2沟槽内埋入有栅极电极；第3沟槽，其在形成有所述开关元件的有源区域与形成有所述电流感测元件的电流感测区域的边界部分的所述半导体层形成，到达所述漂移层；第2导电型的第1保护层，其在所述漂移层的所述第1沟槽的下方形成；第2导电型的第2保护层，其在所述漂移层的所述第2沟槽的下方形成；以及第2导电型的第3保护层，其在所述漂移层的所述第3沟槽的下方形成，所述第3保护层具有在从所述有源区域朝向所述电流感测区域的第1方向将所述第3保护层截断的截断部。
发明的效果
根据本发明所涉及的半导体装置，通过在第1沟槽的下方设置第1保护层，在第2沟槽的下方设置第2保护层，从而能够抑制电场集中于第1沟槽以及第2沟槽的底部。另外，通过在有源区域与电流感测区域的边界部分设置第3沟槽以及第3保护层，从而能够抑制有源区域与电流感测区域的边界部分的电场分布变得异常。并且，第3保护层具有截断部，由此能够防止有源区域与电流感测区域之间通过第3保护层而短路。因此，能够抑制因设置电流感测区域而引起的电场集中，有助于半导体装置的耐压能力的提高。
附图说明
图1是表示实施方式1所涉及的半导体装置的结构的剖面图。
图2是用于说明实施方式1所涉及的半导体装置的制造中的保护层的形成方法的图。
图3是用于说明实施方式1所涉及的半导体装置的制造中的保护层的形成方法的图。
图4是表示实施方式2所涉及的半导体装置的结构的剖面图。
图5是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图6是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图7是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图8是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图9是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图10是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图11是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图12是用于说明实施方式2所涉及的半导体装置的制造中的保护层的形成方法的图。
图13是表示实施方式3所涉及的半导体装置的结构的剖面图。
图14是表示实施方式4所涉及的半导体装置的结构的剖面图。
图15是表示实施方式5所涉及的半导体装置的结构的俯视图。
图16是表示实施方式5所涉及的半导体装置的结构的剖面图。
图17是表示实施方式5所涉及的半导体装置的结构的剖面图。
标号的说明
1半导体基板，20半导体层，2漂移层，3a、3b基极区域，4a、4b源极区域，5a～5d沟槽，6a、6b栅极绝缘膜，7a、7栅极电极，8a～8d保护层，9层间绝缘膜，10a源极电极，10b电流感测电极，11漏极电极，13保护环，15截断部，16台面状半导体，91、92、93、95抗蚀层掩模，94氧化膜掩模，101有源区域，102电流感测区域，103外周区域。
具体实施方式
下面，对本发明的实施方式进行说明。在下面的说明中，将第1导电型设为N型，将第2导电型设为P型，但也可以与此相反，将第1导电型设为P型，将第2导电型设为N型。另外，在各实施方式中，半导体装置所具有的开关元件设为MOSFET，但开关元件只要是沟槽型的元件即可，例如也可以是IGBT等。
<实施方式1>
图1是表示实施方式1所涉及的半导体装置的结构的剖面图。如图1所示，实施方式1所涉及的半导体装置是使用第1导电型的半导体基板1形成的。在本实施方式中，作为半导体基板1，使用碳化硅(SiC)半导体基板。使用碳化硅(SiC)等宽带隙半导体形成的MOSFET、IGBT等开关元件作为下一代的开关元件而受到关注，被认为有希望应用于处理1kV左右或者更高的高电压的技术领域。作为宽带隙半导体，除了SiC之外，例如还有氮化镓(GaN)类材料、金刚石等。
在半导体基板1之上形成有碳化硅的外延生长层即半导体层20。如图1所示，在半导体基板1以及半导体层20，规定了形成MOSFET单元的有源区域101、形成电流感测元件的单元的电流感测区域102、以及在有源区域101及电流感测区域102的周围设置的外周区域103。在图1的剖面图中，从左起依次示出有源区域101、电流感测区域102、外周区域103，但各区域排列的顺序不限于此。根据各区域的布局、剖视时的位置，例如，如有源区域101、电流感测区域102、有源区域101、外周区域103那样，有时相同区域出现大于或等于2次。
在半导体层20，横跨有源区域101、电流感测区域102以及外周区域103而形成有作为第1导电型的区域的漂移层2。漂移层2的第1导电型的杂质浓度被设定得低于半导体基板1。
在有源区域101的漂移层2的表层部形成有作为MOSFET的基极区域起作用的第2导电型的基极区域3a。在电流感测区域102的漂移层2的表层部，形成有作为电流感测元件的基极区域起作用的第2导电型的基极区域3b。在本实施方式中，基极区域3a、3b在同一离子注入工序中同时形成。因此，基极区域3a、3b的深度以及杂质浓度彼此相同。
在有源区域101的基极区域3a的表层部形成有作为MOSFET的源极区域起作用的第1导电型的源极区域4a。在电流感测区域102的基极区域3b的表层部，形成有作为电流感测元件的源极区域起作用的第1导电型的源极区域4b。在本实施方式中，源极区域4a、4b在同一离子注入工序中同时形成。因此，源极区域4a、4b的深度以及杂质浓度相同。
在有源区域101的半导体层20，以到达基极区域3a之下的漂移层2的方式形成有第1沟槽即沟槽5a，在沟槽5a内埋入有MOSFET的栅极绝缘膜6a以及栅极电极7a。栅极绝缘膜6a形成于沟槽5a的内表面(侧面以及底面)，栅极电极7a以隔着栅极绝缘膜6a与源极区域4a以及基极区域3a相对的方式配置。
同样地，在电流感测区域102的半导体层20，以到达基极区域3b之下的漂移层2的方式形成有第2沟槽即沟槽5b，在沟槽5b内埋入有电流感测元件的栅极绝缘膜6b以及栅极电极7b。栅极绝缘膜6b形成于沟槽5b的内表面，栅极电极7b以隔着栅极绝缘膜6b与源极区域4b以及基极区域3b相对的方式配置。
在有源区域101与电流感测区域102的边界部分的半导体层20，以到达漂移层2的方式，以比沟槽5a、5b宽的宽度形成有第3沟槽即沟槽5c。该沟槽5c起到将有源区域101与电流感测区域102绝缘的作用。另外，在外周区域103的半导体层20，以到达漂移层2的方式形成有第4沟槽即沟槽5d。
在漂移层2内，在沟槽5a～5d各自的下方形成有第2导电型的保护层8a～8d。即，在MOSFET的埋入有栅极电极7a的沟槽5a的下方形成有第1保护层即保护层8a。在电流感测元件的埋入有栅极电极7b的沟槽5b的下方，形成有第2保护层即保护层8b。另外，在有源区域101与电流感测区域102的边界部分的沟槽5c的下方，形成有第3保护层即保护层8c。并且，在外周区域103的沟槽5d的下方，在外周区域103的内周部分(即，与有源区域101或者电流感测区域102邻接的部分)形成有第4保护层即保护层8d，在外周区域103的保护层8d的外侧形成有第2导电型的保护环13。优选保护层8a～8d的杂质浓度高于保护环13的杂质浓度。
这里，在保护层8c设置有在从有源区域101朝向电流感测区域102的第1方向将保护层8c截断的截断部15，该保护层8c形成于有源区域101与电流感测区域102的边界部分的沟槽5c的下方。如上所述，沟槽5c承担使有源区域101与电流感测区域102绝缘的作用，通过在保护层8c设置截断部15，防止有源区域101与电流感测区域102通过保护层8c而短路。
在本实施方式中，沟槽5a～5d在同一蚀刻工序中同时形成，沟槽5a～5d的深度都相同。另外，栅极绝缘膜6a、6b在同一绝缘膜形成工序中同时形成，栅极绝缘膜6a、6b的材料以及厚度彼此相同。另外，栅极电极7a、7b在同一电极形成工序中同时形成，栅极电极7a、7b的材料相同。另外，保护层8a～8d也在同一离子注入工序中同时形成，保护层8a～8d的深度以及杂质浓度都相同。此外，保护层8a～8d的形成工序的详情在后面叙述。
在半导体层20之上，以覆盖栅极电极7a、7b的方式形成有层间绝缘膜9。另外，在有源区域101的层间绝缘膜9之上形成有MOSFET的源极电极10a，在电流感测区域102的层间绝缘膜9之上形成有作为电流感测元件的源极电极起作用的电流感测电极10b。源极电极10a通过在层间绝缘膜9形成的接触孔与MOSFET的基极区域3a以及源极区域4a连接，电流感测电极10b通过在层间绝缘膜9形成的接触孔与电流感测元件的基极区域3b以及源极区域4b连接。源极电极10a以及电流感测电极10b在同一电极形成工序中同时形成，但以使源极电极10a与电流感测电极10b之间绝缘的方式进行图案化。
另外，在半导体基板1的背面形成有漏极电极11。漏极电极11横跨有源区域101以及电流感测区域102连续地形成，由MOSFET与电流感测元件共享。
从以上记载可知，就实施方式1所涉及的半导体装置而言，在有源区域101形成的MOSFET单元的结构与在电流感测区域102形成的电流感测单元的结构基本相同。另外，虽然省略图示，但在本实施方式中，MOSFET单元与电流感测单元在俯视观察时的结构也相同。在该情况下，流过电流感测区域102的电流相对于流过有源区域101的电流的分流比大致由在有源区域101配置的MOSFET单元的个数与在电流感测区域102配置的电流感测单元的个数之比决定。此外，为了得到所希望的分流比，也可以将在电流感测区域102配置的电流感测单元的一部分作为省略了源极区域4b或者栅极电极7b的哑单元。
此外，俯视观察时的有源区域101以及电流感测区域102的结构可以是任意的构造，例如可以是具有四边形、六边形或者圆形等俯视形状的MOSFET单元以及电流感测单元纵横排列的格子型，也可以是MOSFET单元以及电流感测单元配置成条带状的条带型。
就实施方式1所涉及的半导体装置而言，通过在埋入了MOSFET的栅极电极7a的沟槽5a的下方设置保护层8a，并且在埋入了电流感测元件的栅极电极7b的沟槽5b的下方设置保护层8b，从而抑制了电场集中于沟槽5a、5b的底部。另外，通过在有源区域101与电流感测区域102的边界部分设置沟槽5c以及保护层8c，抑制了有源区域101与电流感测区域102的边界部分的电场分布变得异常。同样地，通过在外周区域103设置沟槽5d以及保护层8d，抑制了有源区域101与外周区域103的边界部分的电场分布或者电流感测区域102与外周区域103的边界部分的电场分布变得异常。因此，根据实施方式1所涉及的半导体装置，抑制了因设置电流感测区域102而引起的电场集中，能够有助于耐压能力的提高。
如上所述，在保护层8c设置有在从有源区域101朝向电流感测区域102的第1方向将保护层8c截断的截断部15，该保护层8c形成于有源区域101与电流感测区域102的边界部分的沟槽5c的下方，由此，防止了有源区域101与电流感测区域102通过保护层8c而短路。但是，电场容易集中于保护层8c的截断部15，所以为了进一步提高耐压能力，优选适当地设定截断部15的宽度。具体而言，优选为，保护层8c的截断部15的宽度小于或等于埋入了MOSFET的栅极电极7a的沟槽5a彼此的间隔，且小于或等于埋入了电流感测元件的栅极电极7b的沟槽5b彼此的间隔。即，优选为，截断部15的宽度与在沟槽5a彼此之间或者沟槽5b彼此之间形成的台面状的半导体层的宽度相同，或者小于该台面状的半导体层的宽度。
在有源区域101，沟槽5a彼此的间隔与保护层8a彼此的间隔大致相等，在电流感测区域102，沟槽5b彼此的间隔与保护层8b彼此的间隔大致相等。保护层8a彼此的间隔对MOSFET的耐压能力影响大，该间隔越大则耐压能力越低。保护层8b彼此的间隔对电流感测元件的耐压能力影响大，该间隔越大则耐压能力越低。
因此，如果使截断部15的宽度比沟槽5a彼此的间隔或者沟槽5b彼此的间隔宽，则MOSFET以及电流感测元件的耐压能力有可能受到截断部15的影响而降低。反过来说，通过使截断部15的宽度与沟槽5a彼此的间隔以及沟槽5b彼此的间隔相同或者比它们小，能够使截断部15的耐压能力比有源区域101以及电流感测区域102高。由此，能够进一步抑制因设置电流感测区域102而引起的耐压能力的降低。
这里，说明实施方式1所涉及的半导体装置的制造方法。首先，在第1导电型的半导体基板1之上，通过外延生长形成杂质浓度比半导体基板1低的第1导电型的半导体层20。然后，通过使用了由光刻技术形成的掩模的选择性离子注入，在半导体层20的表层部形成第2导电型的基极区域3a、3b以及第1导电型的源极区域4a、4b。此时，未形成基极区域3a、3b以及源极区域4a、4b而残留下来的半导体层20的第1导电型的区域成为漂移层2。然后，通过使用了掩模的选择性蚀刻，在半导体层20形成沟槽5a～5d。
然后，如图2所示，在形成有沟槽5a～5d的半导体层20之上形成在保护层8a～8d的形成区域具有开口的抗蚀层掩模91，通过使用了该抗蚀层掩模91的选择性离子注入，如图3所示形成保护层8a～8d。此时，抗蚀层掩模91的一部分以使得在有源区域101与电流感测区域102的边界部分的沟槽5c的下方形成的保护层8c具有截断部15的方式形成于沟槽5c内。另外，抗蚀层掩模91的另一部分形成于外周区域103的沟槽5d内的保护环13的形成区域之上。
在去除了抗蚀层掩模91之后，通过使用了掩模的选择性离子注入，在沟槽5d下方形成第2导电型的保护环13。接着，在沟槽5a、5b内形成栅极绝缘膜6a、6b以及栅极电极7a、7b，以覆盖它们的方式形成层间绝缘膜9。然后，在层间绝缘膜9形成了到达基极区域3a、3b以及源极区域4a、4b的接触孔后，在层间绝缘膜9之上形成源极电极10a以及电流感测电极10b。然后，通过在半导体基板1的背面形成漏极电极11，完成图1所示的结构的半导体装置。
实施方式1所涉及的半导体装置的制造方法相对于现有的半导体装置的制造方法，是通过以在有源区域101与电流感测区域102的边界部分形成沟槽5c的方式对形成沟槽5a～5d时的掩模的形状进行变更，并且，以在沟槽5c下方形成具有截断部15的保护层8c的方式变更对保护层8a～8d的图案进行规定的抗蚀层掩模91的形状而得到的。即，相对于现有的半导体装置的制造方法，不需要增加掩模的个数、制造工时。由此，根据本实施方式所涉及的半导体装置的制造方法，能够不带来制造成本的增加以及耐压能力的降低就实现具有沟槽型的开关元件以及电流感测元件的半导体装置。
＜实施方式2＞
图4是表示实施方式2所涉及的半导体装置的结构的剖面图。在图4中，对于与图1所示的要素相同的要素，标注与其相同的标号。
如图4所示，就实施方式2所涉及的半导体装置而言，在有源区域101与电流感测区域102的边界部分的沟槽5c内，在保护层8c的截断部15之上竖立设置有由半导体层20的一部分构成的台面状的半导体层16。也可以在台面状的半导体层16的上层部形成与基极区域3a、3b同样的第2导电型的区域。下面，将台面状的半导体层16称为“台面状半导体16”。其他结构与图1相同，因此这里省略它们的说明。
这里，说明实施方式2所涉及的半导体装置的制造方法。首先，与实施方式1同样地，在第1导电型的半导体基板1之上形成第1导电型的半导体层20，通过选择性离子注入，在半导体层20的表层部形成第2导电型的基极区域3a、3b以及第1导电型的源极区域4a、4b。
接着，如图5所示，在半导体层20之上形成抗蚀层掩模92，该抗蚀层掩模92在沟槽5a～5d的形成区域具有开口。此时，台面状半导体16的形成区域之上通过抗蚀层掩模92覆盖。然后，通过将抗蚀层掩模92用作掩模的选择性蚀刻，如图6所示，在半导体层20形成沟槽5a～5d。此时，在有源区域101与电流感测区域102的边界部分的沟槽5c内，形成台面状半导体16。
在去除了抗蚀层掩模92之后，如图7所示，在形成有沟槽5a～5d的半导体层20之上形成抗蚀层掩模93，该抗蚀层掩模93在保护层8a～8d的形成区域具有开口。抗蚀层掩模93的一部分形成于外周区域103的沟槽5d内的保护环13的形成区域之上。然后，通过使用了抗蚀层掩模93的选择性离子注入，如图8所示形成保护层8a～8d。此时，在台面状半导体16的下方形成保护层8c的截断部15。由此，优选地，台面状半导体16的宽度小于或等于埋入了MOSFET的栅极电极7a的沟槽5a彼此的间隔，且小于或等于埋入了电流感测元件的栅极电极7b的沟槽5b彼此的间隔。
然后，与实施方式1同样地，在沟槽5d下方形成第2导电型的保护环13。接着，在沟槽5a、5b内形成栅极绝缘膜6a、6b以及栅极电极7a、7b，在其上形成层间绝缘膜9。然后，在层间绝缘膜9形成了到达基极区域3a、3b以及源极区域4a、4b的接触孔后，在层间绝缘膜9之上形成源极电极10a以及电流感测电极10b。然后，通过在半导体基板1的背面形成漏极电极11，完成图4所示的结构的半导体装置。
实施方式2所涉及的半导体装置的制造方法相对于现有的半导体装置的制造方法，是通过以在有源区域101与电流感测区域102的边界部分形成包含台面状半导体16的沟槽5c的方式对成为形成沟槽5a～5d时的掩模的抗蚀层掩模92的形状进行变更，并且，以在沟槽5c下方形成保护层8c的方式变更对保护层8a～8d的图案进行规定的抗蚀层掩模93的形状而得到的。即，相对于现有的半导体装置的制造方法，不需要增加掩模的个数、制造工时。由此，根据本实施方式所涉及的半导体装置的制造方法，能够不带来制造成本的增加以及耐压能力的降低就实现具有沟槽型的开关元件以及电流感测元件的半导体装置。
另外，比较图8与图4可知，在实施方式2中，由于在截断部15的形成区域之上竖立设置有台面状半导体16，因此在截断部15的形成区域之上形成的抗蚀层掩模93的厚度薄于实施方式1中在截断部15的形成区域之上形成的抗蚀层掩模91的厚度。反过来说，由于在实施方式1中使用的抗蚀层掩模91形成于沟槽5c的底部，所以比在实施方式2中使用的抗蚀层掩模93厚。
通常，光致抗蚀层的厚度越厚，加工控制性越低。因此，如果像实施方式1那样使用厚的抗蚀层掩模91对保护层8c的截断部15的形状进行规定，则有可能使截断部15的宽度产生偏差，产生半导体装置的耐压能力的偏差、有源区域101与电流感测区域102的隔离不良。另外，截断部15的宽度优选小于或等于埋入了MOSFET的栅极电极7a的沟槽5a彼此的间隔，且小于或等于埋入了电流感测元件的栅极电极7b的沟槽5b彼此的间隔，因此根据沟槽5c的深度与截断部15的宽度的组合，会预想到在截断部15的形成区域之上设置的抗蚀层掩模91的纵横比变大，在最差的情况下，抗蚀层掩模91倒伏。
与此相对，在实施方式2中，截断部15的形状是由台面状半导体16规定的。即，台面状半导体16起到作为用于形成截断部15的离子注入的掩模的作用。由于台面状半导体16的宽度的控制性高于光致抗蚀层的宽度的控制性，所以与实施方式1相比，能够使截断部15的宽度的控制性提高。由此，能够防止半导体装置的耐压能力的偏差、有源区域101与电流感测区域102的隔离不良。
在以上的说明中，作为用于形成沟槽5a～5d的蚀刻的掩模，使用了抗蚀层掩模92，但也可以取而代之，如图9所示，使用氧化膜掩模94。在该情况下，如图10所示，沟槽5a～5d通过将氧化膜掩模94用作掩模的选择性蚀刻而形成。此时，在有源区域101与电流感测区域102的边界部分的沟槽5c内，形成台面状半导体16。
然后，如图11所示，在残留了氧化膜掩模94的状态下在外周区域103的沟槽5d内形成将保护环13的形成区域覆盖的抗蚀层掩模95，通过将氧化膜掩模94以及抗蚀层掩模95用作掩模的选择性离子注入，如图12所示形成保护层8a～8d。此时，在台面状半导体16的下方形成保护层8c的截断部15。
根据该方法，由于作为形成沟槽5a～5d的蚀刻的掩模而使用的氧化膜掩模94也被用作形成沟槽5a～5d的离子注入的掩模，因此在沟槽5a～5d的底部自对准地形成保护层8a～8d。由此，能够提高沟槽5a～5d与保护层8a～8d的对位精度。
使用图9～图12说明的半导体装置的制造方法相对于现有的半导体装置的制造方法，是通过变更对沟槽5a～5d的图案进行规定的氧化膜掩模94以及对保护层8a～8d的图案进行规定的抗蚀层掩模95的形状而得到的。即，相对于现有的半导体装置的制造方法，不需要增加掩模的个数、制造工时。
<实施方式3>
图13是表示实施方式3所涉及的半导体装置的结构的剖面图。在图13中，对于与图1以及图4所示的要素相同的要素，标注与其相同的标号。
如图13所示，就实施方式3所涉及的半导体装置而言，在有源区域101与电流感测区域102的边界部分的沟槽5c内，沿从有源区域101朝向电流感测区域102的第1方向设置有多个保护层8c的截断部15以及其之上的台面状半导体16。其他结构与图4相同，因此这里省略它们的说明。
如实施方式2所述，台面状半导体16在加工控制性方面优于光致抗蚀层。但是，在有源区域101与电流感测区域102的边界的长度(与第1方向正交的第2方向的长度)长的情况下，台面状半导体16也同样变长，因此，在进行形成沟槽5a～5d的蚀刻时，担心台面状半导体16的宽度会局部地形成得窄、台面状半导体16会因异物等的影响而中断。在该情况下，截断部15的宽度局部地变窄，或者截断部15在第2方向中断，这是导致半导体装置的耐压能力的偏差、有源区域101与电流感测区域102的隔离不良的因素。
就实施方式3所涉及的半导体装置而言，沿从有源区域101朝向电流感测区域102的第1方向设置有多个保护层8c的截断部15以及其之上的台面状半导体16。由此，例如，即使多个截断部15中的一部分产生宽度的偏差、第2方向上的中断，也能够防止半导体装置的耐压能力的偏差、有源区域101与电流感测区域102的隔离不良。
此外，在台面状半导体16彼此之间的沟槽中，既可以如图13所示埋入层间绝缘膜9，或者也可以埋入与栅极绝缘膜6a、6b以及栅极电极7a、7b相同的绝缘膜以及电极。当在台面状半导体16彼此之间的沟槽中埋入绝缘膜以及电极的情况下，优选该电极与栅极电极7a、7b绝缘，设为浮动电位。另外，在该情况下，优选在台面状半导体16设置与基极区域3a、3b相同的第2导电型的区域，而不设置源极区域4a、4b那样的第1导电型的区域。这是为了防止在台面状半导体16形成MOSFET而引起意料之外的动作。
实施方式3所涉及的半导体装置的制造方法相对于实施方式2的半导体装置的制造方法，是通过变更对沟槽5a～5d的图案进行规定的抗蚀层掩模92(或者氧化膜掩模94)以及对保护层8a～8d的图案进行规定的抗蚀层掩模93(或者抗蚀层掩模95)的形状而得到的。即，相对于现有的半导体装置的制造方法，不需要增加掩模的个数、制造工时。
此外，在实施方式3中，示出了沿第1方向设置有多个保护层8c的截断部15以及台面状半导体16的结构，但也可以在例如实施方式1那样未在截断部15之上设置台面状半导体16的结构中，在第1方向设置多个截断部15。在该情况下，也得到了如下效果，即，在产生了截断部15的宽度偏差、第2方向上的中断时，防止半导体装置的耐压能力的偏差、有源区域101与电流感测区域102的隔离不良。
<实施方式4>
图14是表示实施方式4所涉及的半导体装置的结构的剖面图。在图14中，对于与图1以及图4所示的要素相同的要素，标注与其相同的标号。
如图14所示，就实施方式4所涉及的半导体装置而言，在有源区域101与电流感测区域102的边界部分的沟槽5c内，沿从有源区域101朝向电流感测区域102的第1方向设置有多个保护层8c的截断部15以及其之上的台面状半导体16，并且，它们在有源区域101与电流感测区域102之间等间隔地排列。其他结构与图4相同，因此这里省略它们的说明。
由于台面状半导体16具有与沟槽5c的深度相等的高度，所以在如实施方式2(图4)那样台面状半导体16的数量为1个的情况下、如实施方式3(图13)那样多个台面状半导体16的间隔大的情况下，在层间绝缘膜9等的表面形成与台面状半导体16的高度相同程度的台阶，该层间绝缘膜9形成在有源区域101与电流感测区域102的边界部分的沟槽5c之上。
与此相对，就实施方式4的半导体装置而言，如图14所示，从沟槽5c的有源区域101侧的端部至电流感测区域102侧的端部，以同样的形态设置多个台面状半导体16，台面状半导体16彼此的间隔变窄。这里，使台面状半导体16彼此的间隔与有源区域101的沟槽5a的宽度以及电流感测区域102的沟槽5b的宽度相等。其结果，在沟槽5c之上形成的层间绝缘膜9的表面变得平坦。
例如，当在半导体装置安装外部电极、封装于框体内而进行模块化时，如果是在框体内填充凝胶等柔软的绝缘材料，则没有问题。但是，在填充树脂等硬的绝缘材料的情况下，由于应力集中于半导体装置的表面的平坦性差的部分，所以半导体装置的表面的台阶成为产生裂纹的原因。本实施方式的半导体装置由于表面的平坦性高，因此能够抑制应力的集中，能够降低将半导体装置模块化时的不合格率。
实施方式4所涉及的半导体装置的制造方法相对于实施方式2的半导体装置的制造方法，是通过变更对沟槽5a～5d的图案进行规定的抗蚀层掩模92(或者氧化膜掩模94)以及对保护层8a～8d的图案进行规定的抗蚀层掩模93(或者抗蚀层掩模95)的形状而得到的。即，相对于现有的半导体装置的制造方法，不需要增加掩模的个数、制造工时。
<实施方式5>
图15～图17是表示实施方式5所涉及的半导体装置的结构的图。图15是该半导体装置的俯视图，图16是沿图15的A1-A2线的剖面图，图17是沿图15的B1-B2线的剖面图。在这些图中，对于与图1以及图4所示的要素相同的要素，标注与其相同的标号。此外，在图15中示出半导体层20的上表面的结构，省略了在半导体层20之上形成的层间绝缘膜9、源极电极10a以及电流感测电极10b等的图示。
就实施方式5所涉及的半导体装置而言，如图15～图17所示，在有源区域101与电流感测区域102的边界部分的沟槽5c内，在与从有源区域101朝向电流感测区域102的第1方向正交的第2方向排列形成有多个台面状半导体16。另外，各个台面状半导体16从沟槽5c的有源区域101侧的端部附近至电流感测区域102侧的端部附近连续地形成。即，台面状半导体16的第1方向的长度比沟槽5c的宽度短，但是为与沟槽5c的宽度接近的长度。
台面状半导体16的第1方向的长度比第2方向的长度长，台面状半导体16在第2方向以与MOSFET的单元的间隔相同的间隔设置。即，台面状半导体16的第2方向的长度与有源区域101的沟槽5a的间隔相等，台面状半导体16的第2方向的间隔与有源区域101的沟槽5a的宽度相等。
另外，如图15以及图17所示，保护层8c的截断部15以在第1方向将保护层8c截断的方式不仅形成于台面状半导体16之下，还形成于台面状半导体16彼此之间的区域，该保护层8c设置在有源区域101与电流感测区域102的边界部分的沟槽5c下方。其他结构与图4相同，因此这里省略它们的说明。
根据实施方式5所涉及的半导体装置，由于台面状半导体16从沟槽5c的有源区域101侧的端部附近至电流感测区域102侧的端部附近连续地形成，台面状半导体16的第2方向的间隔与有源区域101的沟槽5a的宽度同程度地窄，所以能够使在沟槽5c之上形成的层间绝缘膜9的表面平坦，得到与实施方式4相同的效果。
实施方式4所涉及的半导体装置的制造方法相对于实施方式2的半导体装置的制造方法，是通过变更对沟槽5a～5d的图案进行规定的抗蚀层掩模92以及对保护层8a～8d的图案进行规定的抗蚀层掩模93的形状而得到的。即，相对于现有的半导体装置的制造方法，不需要增加掩模的个数、制造工时。
此外，本发明在其发明范围内，能够自由地对各实施方式进行组合，或者适当地对各实施方式进行变形、省略。

Claims (9)

1.一种半导体装置，其具有：
半导体层，其形成有第1导电型的漂移层；
沟槽型的开关元件，其在以到达所述漂移层的方式形成于所述半导体层的第1沟槽内埋入有栅极电极；
沟槽型的电流感测元件，其在以到达所述漂移层的方式形成于所述半导体层的第2沟槽内埋入有栅极电极；
第3沟槽，其在形成有所述开关元件的有源区域与形成有所述电流感测元件的电流感测区域的边界部分的所述半导体层形成，到达所述漂移层；
第2导电型的第1保护层，其在所述漂移层的所述第1沟槽的下方形成；
第2导电型的第2保护层，其在所述漂移层的所述第2沟槽的下方形成；以及
第2导电型的第3保护层，其在所述漂移层的所述第3沟槽的下方形成，
所述第3保护层具有在从所述有源区域朝向所述电流感测区域的第1方向将所述第3保护层截断的截断部，
在所述第3沟槽内，在所述第3保护层的所述截断部之上形成有台面状的所述半导体层。
2.根据权利要求1所述的半导体装置，其中，
所述第3保护层的所述截断部的宽度小于或等于所述第1沟槽的间隔以及所述第2沟槽的间隔。
3.根据权利要求1或2所述的半导体装置，其中，
所述第3保护层的所述截断部沿所述第1方向设置有多个。
4.根据权利要求1或2所述的半导体装置，其中，
所述第3保护层的所述截断部以及所述台面状的所述半导体层沿所述第1方向设置有多个。
5.根据权利要求4所述的半导体装置，其中，
所述第3保护层的所述截断部以及所述台面状的所述半导体层沿所述第1方向以等间隔设置。
6.一种半导体装置，其具有：
半导体层，其形成有第1导电型的漂移层；
沟槽型的开关元件，其在以到达所述漂移层的方式形成于所述半导体层的第1沟槽内埋入有栅极电极；
沟槽型的电流感测元件，其在以到达所述漂移层的方式形成于所述半导体层的第2沟槽内埋入有栅极电极；
第3沟槽，其在形成有所述开关元件的有源区域与形成有所述电流感测元件的电流感测区域的边界部分的所述半导体层形成，到达所述漂移层；
第2导电型的第1保护层，其在所述漂移层的所述第1沟槽的下方形成；
第2导电型的第2保护层，其在所述漂移层的所述第2沟槽的下方形成；以及
第2导电型的第3保护层，其在所述漂移层的所述第3沟槽的下方形成，
所述第3保护层具有在从所述有源区域朝向所述电流感测区域的第1方向将所述第3保护层截断的截断部，
在所述第3沟槽内，台面状的所述半导体层在与所述第1方向正交的第2方向排列形成有多个。
7.根据权利要求6所述的半导体装置，其中，
所述台面状的所述半导体层的所述第1方向的长度比所述第2方向的长度长。
8.根据权利要求7所述的半导体装置，其中，
所述台面状的所述半导体层在所述第2方向以与所述开关元件的单元的间隔相同的间隔设置。
9.根据权利要求1、2、6至8中任一项所述的半导体装置，其中，
还具有：
第4沟槽，其形成于在所述有源区域以及所述电流感测区域的周围设置的外周区域的所述半导体层，到达所述漂移层；以及
第2导电型的第4保护层，其在所述漂移层的所述第4沟槽的下方形成。
CN202010961813.2A 2019-09-19 2020-09-14 半导体装置 Active CN112531013B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-170127 2019-09-19
JP2019170127A JP7257927B2 (ja) 2019-09-19 2019-09-19 半導体装置

Publications (2)

Publication Number Publication Date
CN112531013A CN112531013A (zh) 2021-03-19
CN112531013B true CN112531013B (zh) 2024-05-10

Family

ID=74846052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010961813.2A Active CN112531013B (zh) 2019-09-19 2020-09-14 半导体装置

Country Status (4)

Country Link
US (1) US11658238B2 (zh)
JP (1) JP7257927B2 (zh)
CN (1) CN112531013B (zh)
DE (1) DE102020122641A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11410990B1 (en) * 2020-08-25 2022-08-09 Semiq Incorporated Silicon carbide MOSFET with optional asymmetric gate clamp
JP7062143B1 (ja) * 2021-05-27 2022-05-02 三菱電機株式会社 半導体装置及び電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN107615492A (zh) * 2015-05-29 2018-01-19 株式会社电装 半导体装置及其制造方法
JP2018121020A (ja) * 2017-01-27 2018-08-02 株式会社デンソー 炭化珪素半導体装置
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082220A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp 半導体装置
JP5633135B2 (ja) 2009-10-15 2014-12-03 トヨタ自動車株式会社 半導体装置
JP5772842B2 (ja) * 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置
JP2016063107A (ja) 2014-09-19 2016-04-25 トヨタ自動車株式会社 半導体装置
JP6835241B2 (ja) 2017-10-05 2021-02-24 富士電機株式会社 半導体装置
JP7127279B2 (ja) * 2017-12-14 2022-08-30 富士電機株式会社 炭化シリコン半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN107615492A (zh) * 2015-05-29 2018-01-19 株式会社电装 半导体装置及其制造方法
JP2018121020A (ja) * 2017-01-27 2018-08-02 株式会社デンソー 炭化珪素半導体装置
JP2019102726A (ja) * 2017-12-06 2019-06-24 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US20210091220A1 (en) 2021-03-25
JP7257927B2 (ja) 2023-04-14
CN112531013A (zh) 2021-03-19
DE102020122641A1 (de) 2021-03-25
US11658238B2 (en) 2023-05-23
JP2021048276A (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
US7700971B2 (en) Insulated gate silicon carbide semiconductor device
US10374047B2 (en) Semiconductor device and manufacturing method thereof
JP7259215B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
US9576841B2 (en) Semiconductor device and manufacturing method
US7791135B2 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
US8563987B2 (en) Semiconductor device and method for fabricating the device
CN108140674B (zh) 半导体装置
CN106796955B (zh) 半导体装置
JP6747195B2 (ja) 半導体装置および半導体装置の製造方法
JP2018060923A (ja) 半導体装置および半導体装置の製造方法
CN112531013B (zh) 半导体装置
JP2023153392A (ja) 半導体装置
JP5017877B2 (ja) 半導体装置
CN111834448A (zh) 碳化硅半导体装置
KR20210009005A (ko) 반도체 소자 및 그 제조 방법
JP2019160901A (ja) 半導体装置
JP7329348B2 (ja) 半導体装置
KR102369049B1 (ko) 전력 반도체 소자 및 그 제조 방법
KR102369052B1 (ko) 전력 반도체 소자 및 그 제조 방법
US11538902B2 (en) Silicon carbide semiconductor device
JP2019003966A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN115917756A (zh) 绝缘栅型半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant